数字电路实验报告实验二PPT课件
数字电子技术实验ppt
根据逻辑门的功能和输入信号的变化，输出信号只会在特定的
输入组合下发生变化。
组合逻辑电路的优点
03
结构简单，易于分析和设计。
组合逻辑电路的设计
1 2 3
采用基本逻辑门进行设计
使用AND、OR、NOT三个基本逻辑门进行组 合和连接，实现所需的逻辑功能。
采用真值表描述逻辑功能
为每个输入端口定义一个二进制数代表的开关 状态，并列出所有可能的输入组合和对应的输 出结果。
转化为电路图
根据真值表，使用逻辑门将输入和输出端口连 接起来，构成组合逻辑电路的电路图。
组合逻辑电路的应用
实现基本运算功能
如加法器、比较器、多路选择器等。
用于数据传输
如译码器、编码器等。
用于故障检测与诊断
通过设计特定的组合逻辑电路，可以检测系统或设备的故障并 进行诊断。
03
实验三：时序逻辑电路
时序逻辑电路的原理
时序逻辑电路的基本结构
包含触发器、组合逻辑电路和反馈 回路。
触发器的种类及其特性
例如，JK触发器、D触发器等。
组合逻辑电路的功能
例如，编码器、译码器、比较器等 。
反馈回路的作用
例如，通过反馈实现数据的存储和 传递。
时序逻辑电路的设计
设计步骤
明确电路的功能需求→选 择合适的触发器和组合逻 辑电路→设计反馈回路→ 调整电路参数。
THANKS
谢谢您的观看
设计实例
例如，设计一个四进制计 数器。
设计工具
例如，Multisim、 Proteus等。
时序逻辑电路的应用
计数器
用于计数、分频等。
移位寄存器
用于数据移位、串/并转换等。
寄存器
【数字电子实验教程】---数电实验ppt课件
G——使能端，低电平有效； 接逻辑开关；
A——三态门的输入端，接逻 辑开关； Y——三态门的输出端，接逻 辑笔； Vcc——接电源；
GND——接地；
实验步骤：
1、测试74LS125三态门的逻辑功能
将三态门的输入端、控制端分别接逻辑开关，输出端接 逻辑笔的输入插口。逐个测试集成电路中的四个门的逻辑功 能，记录列表13.1。表中G为控制端，A为输入端，Y为输出 端。
实验步骤：
1、74LS译码器功能的测试 将译码器使能端S1 、S 2 、 S 3 及地址端〔输入变量〕
A0 、A1 、A2分别接到逻辑开关，八个输出端 Y 0 —— Y 7 依次衔接在0—1指示器的八个插口上，拨动逻辑开关，按照 74LS的功能表逐项测试其逻辑功能。
2、译码器的运用：利用译码器做数据分配器
输入
Di CP 1↑ 0↑ 0↑ 0↑
现态
Q0n Q1n Q2n Q3n
0000
次态
Q0n1 Q1n1 Q2n1 Q3n1
说明 输入 1
实验八 555集成电路及运用
实验目的 1熟习555集成电路的电路构造，任务原理及
其特点。 2 掌握555集成电路的根本运用。 实验器件
双踪示波器 数字实验箱 集成电路芯片：NE555 电阻、电容假设干
实验三 译码器及其运用
实验目的：1、掌握译码器的逻辑功能； 2、学习译码器的运用。
实验器材：数字电路实验箱，集成电路芯片74LS。
Vcc——接电源； GND——接地； A、B、C——地址线，分别为 A0、A1、A2；接逻辑开关；
G2A、G2B、G1——片选端； 接逻辑开关； Y1……Y7——输出端，接逻 辑显示器；
《数字电路实验》课件
体管数量越来越多。
02
低功耗设计
随着便携式电子设备的普及，低功耗设计成为数字电路发展的重要趋势
。
03
可编程逻辑器件的应用
可编程逻辑器件（PLD）如现场可编程门阵列（FPGA）和复杂可编程
逻辑器件（CPLD）的应用越来越广泛，使得数字电路设计更加灵活和
高效。
THANKS
感谢观看
03
认真观察实验现象，记录实验数据。
04
分析实验结果，总结实验经验，撰写实验 报告。
02
CATALOGUE
数字电路基础知识
数字电路概述
数字电路的定义
01
数字电路是处理离散信号的电路，其输入和输出信号通常为二
进制形式。
数字电路的特点
02
数字电路具有稳定性、可靠性、可重复性、易于大规模集成等
优点。
数字电路的应用
实验结果对比与分析
实验结果对比
将实验结果与理论值或预期结果进行 对比，找出差异和符合之处。
结果分析
对实验结果进行深入分析，探讨可能 的原因和影响因素，为实验总结提供 依据。
实验总结与建议
实验总结
根据实验过程和结果分析，总结实验的主要发现和结论，指出实验的局限性和不足之处 。
实验建议
针对实验中存在的问题和不足，提出改进和优化的建议，为后续的实验提供参考和借鉴 。
05
CATALOGUE
数字电路实验拓展
数字电路应用实例
01
02
03
数字钟
通过数字电路技术实现时 钟显示，包括时、分、秒 的计数和显示。
数字存储器
用于存储数据，如随机存 取存储器（RAM）、只读 存储器（ROM）等。
数字电子技术实验报告2
实验成绩实验日期指导教师批阅日期实验名称编码译码与显示1、实验目的掌握编码器、译码器与显示器的工作原理、测试方法以及应用。
2、实验原理编码器、译码器是数字系统中常用的逻辑部件，而且是一种组合逻辑电路。
1.编码器把状态或指令等转换为与其对应的二进制代码叫编码，例如可以用四位二进制所组成的编码表示十进制数0~9，把十进制数的0编成二进制数码0000，把十进制数的5编成二进制数码0101等。
完成编码工作的电路.通称为编码器。
2.译码器译码是编码的逆过程。
译码器的作用是将输入代码的原意“翻译”出来。
译码器的种类较多，如:最小项译码器(3线/8线、4线/16线译码器等)b、七段字形译码器等。
七段字形译码器，其作用是将输入的四位BCD码D、C、B、A翻译成与其对应的七段字形输出信号，用于显示字形。
常用的七段字形译码器有TTL的:T338(OC输出)，74LS48、74LS248(内部带有上拉电阻)CMOS的:CD4511、MC14543、MC14547等。
3.显示器(1)发光二极管(LED)。
把电能转换成可见光(光能)的一种特殊半导体器件，其构造与普通PN 结二极管相同。
(2)LED显示器。
用LED构成数字显示器件时，需将若干个LED按照数字显示的要求集成- -个图案，就构成LED显示器(俗称“数码管”)。
3、实验步骤(1)按图连线，按表顺序给8线/3线优先编码器CD4532的信号输入端送入相应电平，将结果填入表中，与CD4532的功能表相对照，检查是否符合优先顺序以及编码结果是否正确。
注意:输入由逻辑开关给定。
输出连接逻辑电平指示。
(2)根据CD4532和CD4511的管脚图和功能表，自行设计连线，将编码器CD4532的输出端接到译码器CD4511的数据输入端，将CD4511的输出接七段显示数码管。
检查编码器与数字显示是否一致，若不一致，分析原因，检查故障并排除之，将结果填表。
(3)将十进制计数器/脉冲分配器CD4017接成八进制，用单次脉冲或1Hz脉冲信号检查CD4017的逻辑功能是否正常。
数字电路实验报告实验二
2、利用六反相器CD4069测量逻辑门电路的时 利用六反相器CD4069 CD4069测量逻辑门电路的时
延参数。 CD4069中的六个非门依次串联连接， 延参数。将CD4069中的六个非门依次串联连接， 中的六个非门依次串联连接 在输入端输入250KHz TTL信号 250KHz的 信号， 在输入端输入250KHz的TTL信号，用双踪示波器 测总的延时， 测总的延时，计算每个门的平均传输延迟时间 的值。 的tpd的值。
&
&
&
&
74LS03（集电极开路门）引脚图
数字逻辑箱
三、实验内容
1、对CD4070的逻辑功能的测试 （1）用逻辑箱观测4070的逻辑功能并完成下表 逻辑开关 输 入 引脚 引脚 （ ）（ ） 0 0 1 1 0 1 0 1 指示灯 输 出 引脚 （ ）
(2)、对CD4069的逻辑功能的测试 、 的逻辑功能的测试 用逻辑箱观测4069的逻辑功能并完成下表 用逻辑箱观测 的逻辑功能并完成下表 逻辑开关 输 入 0 1 指示灯 输 出
二、实验原理
1. CMOS常用门电路 常用门电路
≥1
≥1
≥1
≥1
≥1
CD4001(四2输入或非门)引脚图
&
&
&
&
CD4011（四2输入与非门）引脚图
1
1
1
1
1
1
CD4069（六反相器）引脚图
=1 1=
1=
1=
CD4070（四异或门）引脚图
1
1 ▽
EN EN
1 ▽
EN EN
1 ▽
▽
74LS125(三态门)引脚图
数字电路实验报告 实验2
实验二 译码器及其应用一、 实验目的1、掌握译码器的测试方法。
2、了解中规模集成译码器的管脚分布，掌握其逻辑功能。
3、掌握用译码器构成组合电路的方法。
4、学习译码器的扩展。
二、 实验设备及器件1、数字逻辑电路实验板1块 2、74HC(LS)20（二四输入与非门） 1片 3、74HC(LS)138（3-8译码器）2片三、 实验原理74HC(LS)138是集成3线-8线译码器，在数字系统中应用比较广泛。
下图是其引脚排列，其中A 2、A 1、A 0为地址输入端，Y ̅0~Y ̅7为译码输出端，S 1、S ̅2、S ̅3为使能端。
下表为74HC(LS)138功能表。
74HC(LS)138工作原理为：当S 1=1，S ̅2+S ̅3=0时，电路完成译码功能，输出低电平有效。
其中：Y ̅0=A ̅2A ̅1A ̅0̅̅̅̅̅̅̅̅̅̅ Y ̅4=A 2A ̅1A ̅0̅̅̅̅̅̅̅̅̅̅ Y ̅1=A ̅2A ̅1A 0̅̅̅̅̅̅̅̅̅̅ Y ̅5=A 2A ̅1A 0̅̅̅̅̅̅̅̅̅̅ Y ̅2=A ̅2A 1A ̅0̅̅̅̅̅̅̅̅̅̅ Y ̅6=A 2A 1A ̅0̅̅̅̅̅̅̅̅̅̅ Y ̅3=A ̅2A 1A 0̅̅̅̅̅̅̅̅̅̅Y ̅7=A 2A 1A 0̅̅̅̅̅̅̅̅̅̅因为74HC(LS)138的输出包括了三变量数字信号的全部八种组合，每一个输出端表示一个最小项（的非），因此可以利用八条输出线组合构成三变量的任意组合电路。
实验用器件管脚介绍：1、74HC(LS)20（二四输入与非门）管脚如下图所示。
2、74HC(LS)138（3-8译码器）管脚如下图所示。
四、实验内容与步骤（四学时）1、逻辑功能测试（基本命题）m。
验证74HC(LS)138的逻辑功能，说明其输出确为最小项i注：将Y̅0~Y̅7输出端接到LED指示灯上，因低电平有效，所以当输入为000时，Y̅0所接的LED指示灯亮，其他同理。
数字电子技术实验 实验二 组合逻辑电路分析幻灯片PPT
工
电
子 1、半加器的逻辑功能
实
验 中
电路图
心 多
&C
媒 体
A
演 示
B
&
& D
E &S
课
&F
件
逻辑功能
C = AB = AB C为A、B相加的进位
S = EF = AD BD
= A AB B AB = A(A+B)+B(A+B) = AB+AB =A+B S为A、B相加的和
2、全加器的逻辑功能
电
&
&
工
电
子 实
下次实验：数字实验〔三〕—变量〔三—八〕译码器
验 中
预习要求：❖ 三—八译码器的逻辑功能
心 多
❖ 用三—八译码器设计组合逻辑电路的方法
媒
体
演
示
课
件
6、四位原码/反码转换器
电
工
电路图
电
子 实
A
=1 QA
验
中 心
B
=1 QB
多 媒
C
=1 QC
体 演
D
=1 QD
示
课 件
M
逻辑功能
QA=A + M M=0时
QA QB QC QD=ABCD 输出原码
M=1时 QA QB QC QD=A B C D 输出反码
电 四、实验内容
工
电
子 实
❖ 半加器逻辑功能测试
验 中
❖ 全加器逻辑功能测试
心 多
❖ 半减器逻辑功能测试
媒 ❖ 试
示 课
❖ 四位原码/反码转换器功能测试
数字电路实验报告 2
实验一组合逻辑电路分析1、74LS00集成电路2、74LS20集成电路实验内容实验1X1A BC D逻辑指示灯实验2密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”,将锁打开。
否则，报警信号为“1”，则接通警铃。
试分析密码锁的密码ABCD 是什么？ 答：由下表可知密码ABCD 是1001。
X1X2ABC D报警实验心得：1、 通过这次试验了解到了74LS00与非门及74LS20与非门的使用方法。
2、 熟悉了实验面板，及实验过程，为以后试验打下一个基础。
3、 熟悉了逻辑电平的接入方法。
4、 熟悉了基本逻辑电路的分析方法及步骤。
实验二 组合逻辑实验（一）半加器和全加器一、实验目的1.熟悉用门电路设计组合电路的原理和方法步骤。
二、预习内容1.复习用门电路设计组合电路的原理和方法步骤。
2.复习二进制的运算。
①用“与非“门设计半加器逻辑图。
②完成用“异或”门、“与或非”门、“与非”门设计全加器逻辑图。
③完成用“异或”门设计的3变量判奇电路的原理图。
三、参考元件74LS238 74LS00 74LS51 74LS136四、实验内容1.用与非门组成半加器，用异或门、与或非门、与非门组成全加器。
实验结果填入下表中：ABSCI半加器VCCABSCi2.实验结果填入下表中：ABL实验心得1.本实验主要使用74LS00与74LS51来设计半加器与全加器以及判奇电路，在实验中熟悉了这两个元件的使用方法。
加深了我对理论课知识的理解。
2.半加器不带前级进位，全加器带前级进位。
3.设计组合逻辑电路前先列写逻辑表达式，然后根据逻辑表达式连接电路。
实验三 组合逻辑实验（二）数据选择器和译码器的应用一、 实验目的熟悉数据选择器和数据分配器的逻辑功能和掌握其使用方法二、 预习内容1. 了解所有元器件的逻辑功能和管脚排列。
2. 复习有关数据选择器和译码器的内容。
3. 用八选一数据选择器产生逻辑函数L ABC ABC ABC ABC =+++和L A B C =⊕⊕4. 用3线-8线译码器和与非门构成一个全加器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
14
结束语
当你尽了自己的最大努力时，失败也是伟大的， 所以不要放弃，坚持就是正确的。
When You Do Your Best, Failure Is Great, So Don'T Give Up, Stick To The End 演讲人：XXXXXX 时 间：XX年XX月XX日
常用数字逻辑门电路的研究
实验目的 实验原理 实验内容 注意事项
1
一、实验目的
1． 熟悉数字电路实验系统的正确使 用方法； 2. 熟悉CMOS各种常用门电路的逻 辑符号及逻辑功能； 3. 测量逻辑门电路的时延参数；
2
二、实验原理
1. CMOS常用门电路
≥1
≥1
≥1
≥1
≥1
CD4001(四2输入或非门)引脚图
3
& &
& &
CD4011（四2输入与非门）引脚图
4
1
1
1
1
1
1
CD4069（六反相器）引脚图
5
=1 1=
1= 1=
CD4070（四异或门）引脚图
6
1
EN ▽
EN
▽ 1
1
EN ▽
EN
▽ 1
74LS125(三态门)引脚图
7
& &
& &
74LS03（集电极开路门）引脚图
8
数字逻辑箱
9
三、实验内容
延参数。将CD4069中的六个非门依次串联连接， 在输入端输入250KHz的TTL信号，用双踪示波器 测总的延时，计算每个门的平均传输延迟时间 的tpd的值。
CD4069引脚图
12
HEF4069UBP 器件资料中的时延参数
13
学习总结
经常不断地学习,你就什么都知道。你知道得越多,你就越有力量 Study Constantly, And You Will Know Everything. The More
15
1、对CD4070的逻辑功能的测试 （1）用逻辑箱观测4070的逻辑功能并完成下表
逻辑开关
输入
引脚 引脚 （）（）
指示灯 输出 引脚 （）
00
01
10
11
10
(2)、对CD4069的逻辑功能的测试 用逻辑箱观测4069的逻辑功能并完成下表
逻辑开关 输入 0 1来自指示灯 输出11
2、利用六反相器CD4069测量逻辑门电路的时