基于InPHBT工艺的12位8GSps超高速数模转换器设计
基于CPLD的8位400MSPS高速信号采集卡设计
基于CPLD的8位400MSPS高速信号采集卡设计
李南;陈以方;原可义
【期刊名称】《无损检测》
【年(卷),期】2009(031)004
【摘要】高频检测信号的采集复原情况直接决定了检测探伤所能达到的精度.介绍了一种基于CPLD的8位400MSPS采样频率的高速信号采集卡设计.其差动输入模块可有效提高共模抑制比,增强采集环境适应能力.模拟带宽70 MHz,采用双通道异相A/D转换,单通道A/D转换率200MSPS,四路100MSPS异步传输存储,可实现40 MHz以内高频信号的高精度采集还原,从而实现高精度的检测探伤.
【总页数】4页(P294-296,310)
【作者】李南;陈以方;原可义
【作者单位】清华大学机械工程系,北京,100084;清华大学机械工程系,北
京,100084;清华大学机械工程系,北京,100084
【正文语种】中文
【中图分类】TG115.28
【相关文献】
1.基于FMC的双通道高速信号采集卡的设计与实现 [J], 陈昌明;邵高平;汪洋;王韩
2.基于PCIe总线的超高速信号采集卡的设计 [J], 王伟;傅其祥
3.基于PCIe总线的专用高速信号采集卡设计 [J], 林连雷;易宇
4.基于CPLD高速信号存储测试系统的设计 [J], 魏明生;刘莹;訾斌;庞俊恒
5.基于PCI总线的高速信号采集卡设计 [J], 闫晟;侯朝焕;原建平
因版权原因，仅展示原文概要，查看原文内容请购买。
一个12bit 800MSPS电流舵结构的高速DAC的设计 2021年0507
一个12bit 800MSPS电流舵结构的高速DAC的设计 2021年050712bit 800MSPS电流舵结构的高速DAC设计关保贞深圳集成电路设计产业化基地管理中心摘要：本文设计了一个分辨率为12位，采样频率为800 MHz的高速电流舵结构DAC。
该设计基于TSMC 0.18 um CMOS工艺，采用了二进制码控制和温度计码译码控制相结合的方式，从而在降低DNL误差和减小毛刺的同时，又能实现较小的芯片面积和功耗。
为达到高的精度和高的转换速度，该设计在系统结构、电路结构以及芯片版图等方面都做了优化。
关键词：电流舵温度计译码高速DAC1引言随着通信、多媒体技术和计算机技术的快速发展，D/A转换器（Digital-to-Analog Converter，DAC）被广泛应用于国防、生活、工业自动化等各领域。
速度、精度、功耗和芯片面积是DAC设计中的4个重要约束条件。
传统的电压分配或电荷分配DAC，在输出端都需要电流/电压转换的放大器，从而限制了DAC的速度与精度。
此外，传统的电流分配DAC需要用一个很大的器件来分配电流，会占用很大的面积。
目前，可内嵌的高速、高精度、低功耗DAC是模拟集成电路领域中的研究热点之一。
电流舵DAC（CSDAC）作为一种能实现更高速、更高线性度、更小面积的DAC，获得了广泛的应用。
CSDAC有二进制权值型和温度计译码型两种实现方式。
其中，二进制权值型DAC电路结构简单，但总谐波失真（THD）较大，单调性很差。
温度计译码型DAC需要复杂的译码电路，芯片面积较大。
综合二进制和温度型结构的优点，本文采用TSMC 0.18 um CMOS工艺设计了一个分辨率为12位、采样频率为800 MHz的DAC。
达到了在保持高采样率基础上保证单调性及降低谐波失真的目的。
2 CSDAC的结构及设计指标CSDAC的结构如图1所示，包括以下几个主要部分：电流基准单元，电流源阵列(SCA)，电流舵开关，锁存器阵列，译码器和时钟驱动单元。
超高频RFID标签的数字电路设计
413 CRC 校验和产生模块 UHF RFID 系统采用循环冗余校验 (CRC 校验)
来判断数据的有效性和完整性 , CRC 校验可以保 护读写器发出的 R ] T ( reader to tag) 命令和标签 反向散射的 T ] R (tag to reader) 序列 。从数学角 度来看 , CRC 校验是用将被处理的数据字节当作 一个二进制多项式 A ( x) 的系数 , 该系数除以发 送方和接收方预先约定好的生成多项式 g ( x) 后 , 将求得的余数 P ( x) 作为 CRC 校验码 。CRC 的计 算包括了要计算其 CRC 值的数据字节以及所有前
Abstract : On the basis of research on the communication between reader and tag , a digital circuit applied in UHF RFID tag was designed by VHDL language according to the EPC C1G2 and ISO/ IEC1800026 protocols. The system architecture and the design of each module were performed. Based on 0118μm CMOS standard cell library , the front2end synthesis and back2end implementation were developed using the EDA tools. Results from simulations indicate that the function of the circuit matched the protocol . The chip after synthesizing is about 11000 gates with a power consumption of 35μW. The circuit can be applied into various
基于CCD图像识别的HCS12单片机智能车控制系统_刘建刚
光电 技术 应用
ELECT R O- OPT IC T ECHN OL OGY A PPL ICA T ION
Vol. 22, No. 6 December . 2007
文章编号: 1673- 1255( 2007) 06- 0052- 04
基于 CCD 图像识别的 H CS12 单片机智能车控制系统
的光电传感器识别路径方案, 该摄像头传感器 可以获取更多的路径信息, 使智能 车按任意 给定的黑色 引导线更 能以较快的 速
度平稳地运行.
关键词: 图像识别; 智能车; HCS12 单片机; CCD
中图分类号: TP212. 9
文献标识码: A
Design of Smartcar. s HCS12 MCU Control System Based on CCD Image Recognition
1 检测前瞻距离远 2 检测范围宽
3 检测道路参数多 4 占用 M CU 端口 资源少
1 电路相对设计复杂 2 检测信息更新速度慢 3 软件处理数据较多
2 主要电路模块设计
2. 1 CCD 路径识别电路
摄像 头的 主要 工作 原理 是[ 2] : 按一 定 的分 辨 率, 以隔行扫描的方式采样图像上的点, 当扫描到某 点时, 就通过图像传感芯片将该点处图像的灰度转 换成与灰度成一一对应关系的电压值, 然后将此电 压值通过视频信号端输出. 具体参见图 1. 当摄像头 扫描完一行, 视频信号端就输出有一个电压/ 凹槽0, 并保持一段时间, 此/ 凹槽0叫做行同步脉冲, 它是扫 描换行的标志. 然后, 跳过一行后, 开始扫描新的一 行, 如此下去, 直到扫描完该场的视频信号, 接着就 会出现一段场消隐区. 在这若干个消隐脉冲中, 有个 脉冲远宽于其他的消隐脉冲, 该消隐脉冲即称为场 同步脉冲, 它是扫描换 场的标志. 摄像头每秒 扫描 25 幅图像, 每幅又分奇、偶 2 场, 先奇场后偶场, 故 每秒扫描 50 场图像. 即扫描周期为 20 ms.
北京新超仁达数据采集卡产品型录
配套端子板 ADAM-3937 P-500 P-800 P-510 P-512 PCLD-789D
DB-37 针孔型接口接线端子 带 1 个 40 针排线接插件和一个 37 针 D-sub 插针通用端子板 带 16 路继电器输出通用端子板 带 8 路隔离数字量输入端子板 带 8 路隔离数字量输出端子板 放大及多路选通板
概述 PCL-812PG 是为 IBM 或其他兼容计算机设计的一款高性能、高速多功能数据采集卡。
PCL-812PG 具备所有数据采集卡的功能，例如，A/D ，D/A 转换，DIO 和定时/计数器，本 卡的高规格使其在需要高速采集的情况下得到广泛应用。PCL-812PG 为低电平输入(例如， 热耦合信号测量)提供专门的高增益可编程仪表放大器。
订货信息 PCL-711B
8 路 12 位 50KS /s 高性价比多功能数据采集
新超控制
3/65
ISA 总线（多功能）
PC-1204 ISA 总线 AD，DA，DIO，脉冲计数/定时中断多功能综合板
特性： AD 输入通道：12 位 100KHz ，*单端 16 路/差分 8 路 AD 输入量程：单极性：0～5V，0～10V* 双极性：±2.5V，±5V，±10V 输入阻抗：＞10MΩ；转换误差：＜0.20％ 输出码制：单极性为二进制原码 双极性为二进制偏移码 工作方式：软件查询、中断 最大差动输入值：20V 输出通道：12 位独立 4 路 输出信号范围： 电压方式：0～5V；0～10V*；±5V；±10V 电流方式：4～20mA 输出阻抗：≤2Ω D/A 转换码制：二进制原码（单极性） 二进制偏移码（双极性） D/A 转换时间：≤1μs D/A 转换综合误差： 电压方式：≤0.2﹪ FSR 电流方式：≤1﹪ FSR 电压输出方式负载能力：5mA/每路 16 路 TTL 电平开关量输入、输出 输出带锁存，输出电流≤2mA
基于SiGe HBT工艺的GNSS接收机混频器设计 (1)
数字信号处理；嵌入式系统；计算机应用；工业自动化；传感器技术；电源技术应用；信
息安全；电力控制；汽车电子；集成电路；移动商务技术；消费电子；新特器件应用等。
《电子设计工程》质优、实用、时效性强。敬请广大业界人士积极关注，踊跃投稿！
投稿信箱：ｅｄｉｔｏｒ＠ｉｅｅｃｈｉｎａ．ＣＯｒｎ
在线投稿：ｈｔｔｐ：／／ｍａｇ．ｉｅｅｃｈｉｎａ．ｃｏｒｎ
Ｌ０＋ Ｌ０一 ＲＦ＋ ＲＦ一
１电路设计
图１吉尔伯特单元
稿件编号：２删２５ 本文设计基于０．５斗ｍ ＳｉＧｅ ＨＢＴ工艺．该工艺晶体管的
收稿日期：２００９－０９栅
基金项目：天津市科技计划项目（０８ＺＣＫＦＧＸ００３００）
１．１混频器Ｉ 混频器Ｉ的原理电路如图２所示，Ｒ３－Ｒ９为偏置电阻，
见、比、尺，、风的值应取得较大些，以增大注入开关管和跨导
ＩＦ３和Ｐｌ皿的关系使用经验值，即ＩＰ３＝Ｐ．矿９．６。
在忙ｌ。５７５ ＧＨｚ，输入本振功率为一１０ ｄＢｍ的条件下，
各混频器的各项指标如表ｌ所示。
从表ｌ可以看出。通过优良指数比较其综合性能，结果 表明混频器Ⅲ最好．混频器Ⅱ次之。最后是混频器Ｉ。
３结论
本文介绍了３款基于Ｏ．５ ｐ．ｍ ＳｉＧｅ ＨＢＴ工艺．用于ＧＮＳＳ 接收机系统的低噪声混频器的实现．并分别对３个混频器的 优缺点进行了阐述．最后对通过优良指数ＦＯＭ对混频器进 行了综合性能比较，其结果对工程师在工程实践中进行混频 器设计具有重要参考价值。 参考文献： 【ｌ】彭光宇．ＧＰＳ接收机混频器的设计［Ｄ】．上海：上海交通大学
关键词：微电子学与固体电子学：射频集成电路（ＲＦＩＣ）；ＳｉＧｅ ＨＢＴ；混频器
中图分类号：ＴＮ７７３
文献标识码：Ａ
基于模拟自校准技术的12位高速DAC
摘
要 ：介 绍 了用以改善数 字模 拟 转换 器 线性 特 性 的模 拟 自校 准技 术 ，分析 其 相 对 于 动 态 器件
匹配的优 点 ，并应 用于一 个 高速 数模 转换 器 的设 计之 中，在 Ｉｆ ｅｎ０ ２ Ｉ ＭＯ ｎｉ ｏ ． ５ｘ Ｃ Ｓ工 艺下 ，４ ｎ ｍ ．
ｂｔ Ａ ｉＤ Ｃ，工作 电压 １ ８ 工作频 率 ４ ０ ｚ ． Ｖ， ０ ＭＨ ，其 Ｓ Ｄ Ｎ Ｒ达到 ７ ｄ （ ６ Ｂ 精度 超过 １ ｂｔ ，相 比未 采用 ２ｉ ） 自校 准技 术 时的 ６ ｄ ０ Ｂ提 高 了将近 ３ ｉ ｂｔ ，无杂散 动 态范 围达到 ８ ．６ Ｂ，毛刺 能量 小 于 ３Ａ Ｓ ４６ｄ ｆ —。
Ｄ Ｃ的单 调性 和线性 特性 。 Ａ
流舵 结构 的 Ｄ Ｃ能很好地实 现这样 的要求 。其原 因 Ａ
而要 进一 步提高 Ｄ Ｃ线性 特性 ， Ａ 必须 要有 其 他 的解 决方 法 。一 般而 言 ， 现今 的 Ｄ Ｃ线性 特性 改 善 Ａ
方 法有两 种 ： 态器件 匹配 （ Ｅ Ｄ ｎ ｍ ｃＥｅ ｅ ｔ 动 Ｄ Ｍ， ｙ ａ ｉ ｌ ｎ ｍ Ｍ ｔ ｉｇ 和 自校 准 技 术 （ ｅ － ａ ｂａ ｏ ） 由于 动 ａ ｈｎ ） ｃ Ｓ ｌ Ｃ ｌ ｒｔ ｎ 。 ｆ ｉ ｉ
２ １ 年 第４ ００ 期
中图分 类号： Ｎ １ ． Ｔ ９ ９６ 文献标识码 ： Ａ 文章编号 ：０９—２５ （ ００ ０ ０ １ —０ １０ ５ ２ ２ １ ）４— ０ ６ ４
基于模拟 自校准技术的 １ ２位高速 Ｄ Ｃ Ａ
冯之 因，戎蒙恬
（ 上海交通大学电子信息学 院，上海 ２ ０４ ） ０２ ０
有二： 该结构可以应用于标准 的 Ｃ Ｏ Ｍ Ｓ工艺 ， 可以显
基于PID算法的八路高精度温度控制系统
摘 要 ： 为 了使 多喷 头 多 色 ３ Ｄ打 印设 备 快 速 实 时 地
必 要．
进 行 温度 采 样 ， 确保 数 据 的 正 确 传 输 ， 并 对 所 测 温 度 场 精 确 控制 ， 研 发 了一 种 基 于 Ｐ Ｉ Ｄ 算法的八 路 高精度 温度 控制 系
统． 通 过硬 件 设 计 和 软 件 设 计 ， 完成 了 Ｐ Ｉ Ｄ 算 法 在 八 路 温 度 控 制 系统 中的 应 用． 对 八 路 温 度 控 制 系统 的 测 试 表 明 ， 基 于
尤 为重要 ．
在多 喷 头 多 色 ３ Ｄ打 印机 打 印 模 型 中 ， 影 响 模 型精 度 的因素 有很 多 ， 主要 有 打 印材 料 特 性 、 层高、 填充 密度 、 挤 出头直 径 、 打印速 度 、 扫 描方 式 、 喷 头温 度 等． 值得 注 意 的是 ， 当打印模 型 的截 面较 小而 斜率
路 温度控 制 系统 的主控 电路如 图 ｌ所示 ． 八路 高精 度 温 度 控 制 系 统 采 用 Ｋ 型 热 电偶 与 温度采 集 芯片 ＭＡ Ｘ６ ６ ７ ５一起 使 用 的温 度采 集 电
路． 目前 工业 生产 中较 常用 的温 度传 感 器 就是 Ｋ 型 热 电偶 ． Ｋ 型 热 电偶 的测量 范 围 为 ０ ～Ｉ ３ ０ ０℃． 无 论 是工 业 中气态 、 液 态 物质 还 是 固态 物质 的温 度 都 可 以通 过 Ｋ 型热 电偶 快 速测得 ， 而且 Ｋ型 热 电隅 的 价格相 对合 理． 因 此 ，Ｋ 型 热 电偶 被 大 量 应 用 在 工
１ ０ ０ ｋ ｓ ｐ ｓ 的采样 速 率 工作 时 可 提 供 真 正 的 １ ２位 精
ｄ ｏ ｉ ： ｉ ０ ． ３ ９ ６ ９ ／ ｊ ． ｉ ｓ ｓ ｎ ． １ Ｏ Ｏ ６ —３ ２ ６ ９ ． ２ ０ １ ７ ． ０Ｆ ０ ２ ０单 片 机 接 上 复 位 电 路 和 时 钟 电
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第37卷第1期电子元件与材料V ol.37 No.1 2018年1月ELECTRONIC COMPONENTS AND MATERIALS Jan. 2018基于InP HBT工艺的12位8GSps超高速数模转换器设计叶庆国1,2，张有涛1,2,3，李晓鹏1,2，张翼4,5（1. 南京电子器件研究所，江苏 南京 210016；2. 南京国博电子有限公司，江苏 南京 210016；3. 微波毫米波单片集成和模块电路重点实验室，江苏 南京 210016；4. 南京邮电大学 电子科学与工程学院，江苏 南京210046；5. 东南大学 毫米波国家重点实验室，江苏 南京 210096）摘要: 设计了一种基于0.7 μm的InP HBT工艺设计的12位8GSps的电流舵型数模转换器(DAC)。
采用双采样技术，将输出采样率提高为时钟频率的两倍。
并且将双采样开关与电流开关分离以减小码间串扰。
借鉴常开电流源法改进了电流源开关结构。
新的结构增大了输出阻抗和稳定性，抑制了谐波失真，提高了芯片动态性能。
通过仿真结果得到，这款芯片功耗2.45 W，实现了0.4 LSB的微分非线性误差(DNL)和0.35 LSB的积分非线性误差(INL)。
低频下无杂散动态范围（SFDR）为71.53 dBc，信号频率接近奈奎斯特频率时最差的SFDR为50.54 dBc。
在整个第一奈奎斯特域内，SFDR都大于50 dBc，满足高端测试仪器的应用要求。
关键词: 超高速数模转换器；InP HBT；双采样技术；无杂散动态范围；总谐波失真（THD）；电流舵doi: 10.14106/ki.1001-2028.2018.01.015中图分类号: TN929 文献标识码:A 文章编号:1001-2028（2018）01-0077-07Design of 12-bit 8GSps ultra high speed DAC in InP HBT technologyYE Qingguo1,2, ZHANG Youtao1,2,3, LI Xiaopeng1,2, ZHANG Yi4,5(1. Nanjing Electronic Devices Institute, Nanjing 210016, China; 2. Nanjing Guobo Electronics Co., Ltd, Nanjing210016, China; 3. Key Laboratory of Science and Technology on Monolithic Integrated Circuits and Modules, Nanjing210016, China; 4. College of Electronics Science and Engineering, Nanjing University of Post and Telecommunications, Nanjing 210046, China; 5. State Key Laboratory of Millimeter Waves, Southeast University, Nanjing 200196, China) Abstract: A 12bit 8GSps current-steering digital-to-analog converter (DAC) based on a 0.7 μm InP HBT process was designed. A double-sampling technology was adopted to increase the sampling rate to twice the clock frequency.Besides, the double-sampling switch and current switch were separated to decrease the inter-symbol-interference. A "keep on current" method was used for reference to improve the architecture of current switch. The new architecture enlarged output impedance, suppressed harmonic distortion and optimized the dynamic performance. Simulation results show that the chip consumes a power of 2.45 W and achieves a DNL and INL of 0.4 and 0.35 LSB, respectively. The spurious-free-dynamic-range (SFDR) at low frequency is above 71.53 dBc and the lowest SFDR up to Nyquist frequency is 50.54 dBc. The SFDR performance is above 50 dBc over the whole 1st Nyquist region and it meets the system requirements of high-end test instruments.Key words: ultra-high-speed digital-to-analog converter; InP HBT; double-sampling technology; spurious-free- dynamic-range (SFDR); total-harmonic-distortion (THD); current steering数模转换器DAC（Digital-to-Analog Converter）是一种将数字信号转换为模拟信号的电路，是数字与模拟世界的桥梁。
近年来，随着微电子工艺的发展和电路设计技术的进步，采样率达到GSps （Gigabit Samples Per Second）以上的超高速DAC 芯片开始不断涌现。
在系统应用中，采用高速、高性能的DAC芯片不仅使得系统结构大大简化，更提高了系统设计的灵活性和可移植性。
正是这个原因，研究与试制基金项目：南京邮电大学科研基金（NY213076; NY215138）；东南大学毫米波国家重点实验室开放项目（K201727） 收稿日期：2017-09-30 通讯作者：叶庆国作者简介：叶庆国（1992－），男，安徽安庆人，研究生，研究方向为混合信号集成电路设计；张有涛（1979－），男，安徽太和人，高级工程师，研究方向为混合信号集成电路设计。
78 叶庆国等：基于InP HBT 工艺的12位8GSps超高速数模转换器设计V ol.37 No.1Jan. 2018在宽带无线通信、有线电缆传输和高端测试仪器等领域，高性能DAC 芯片正逐步取代传统模拟电路，成为系统解决方案中新的研究热点。
2015年台湾国立交通大学的Lin Weite 等人发表了基于40 nm CMOS （Complementary Metal Oxide Semiconductor ）工艺的1.6 GSps 12位DAC ，第一奈奎斯特内无杂散动态范围SFDR （Spurious Free Dynamic Range ）大于70 dBc ，公开发表的文献中，该芯片领先其他CMOS DAC 。
而对DAC 芯片，商业产品的技术领先于学术文献报道。
目前市场上GSps 以上、中高精度的DAC 基本被几家国外公司垄断。
如Euvis 公司的MD662H 基于GaAs HBT （Hetero-Junction Bipolar Transistor ）实现了在8GSps 采样率和12位精度下SFDR 大于55 dBc 。
由于起步较晚和西方的军事技术封锁等原因，国内的高速DAC 研究长期落后于国际先进水平。
2013年中科院微电子所周磊等人发表了基于GaAs HBT 的2GSps 12位DAC ，其奈奎斯特域内SFDR 大于57.5 dBc ，在国内已发表文献中处于领先水平。
高端测试仪器中，包括波形重构和任意波形发生器，DAC 的性能直接决定了仪器波形重构的信号质量和输出带宽，所以高速DAC 都是最关键的技术之一。
而由于西方技术封锁，国产高速DAC 性能有限，无法获得高性能的高速DAC 成为国产高端测试仪器发展的瓶颈。
所以高性能高速DAC 的国产化具有重要意义。
基于此，本文介绍了一种基于南京电子器件研究所的0.7 μm InP HBT 工艺设计的超高速高分辨率的数模转换器。
一般的DAC 都是单边沿采样，采样码率等于时钟频率。
为提高采样率，本文的DAC 采用了双采样（Double Sampling ）技术[1]，使得输出采样率提高了一倍，成为时钟频率的两倍。
并且这里的双采样开关和输出电流舵开关分离，在保证实现超高速采样率的情况下，可以降低码间串扰和输出谐波失真，提高DAC 动态性能。
公开的文献报道中，这样的双采样技术只在20 GSps 以上、9位或6位这样中低精度的DAC 中采用过[1]，在12位高精度的结构中采用尚属首次。
此外借鉴一种常开电流源法创造性地改进了电流源开关结构，有效抑制了高频下的谐波失真，提高了芯片性能。
1 DAC 架构DAC 工艺实现的选择有CMOS 工艺和HBT 工艺，CMOS 工艺与HBT 工艺各具优势。
CMOS 工艺最大的优势在于方便与数字电路集成，同时功耗低；而HBT 具有开关速度快，宽带的特点，适用于设计高速高频电路。
常见的III-V 族化合物HBT ，主要有三种：InP HBT ，GaAs HBT 和SiGe HBT 。
和GaAs HBT 相比，InP HBT 的特征频率高、工作电压小，所以InP HBT 拥有更好的高频性能和更低的功耗。
和SiGe HBT 相比，InP HBT 的高频特性也更好，且耐击穿电压更高。
综合高频性能、功耗等方面考虑，InP HBT 是实现超高速数字/数模混合电路的最佳选择，因此本文选择特征频率f T 为280 GHz 的0.7 μm InP HBT 工艺来设计这款DAC 。
最终实现的DAC 架构如图1所示。
采用LVDS （Low V oltage Differential Signaling）作为数据输入图1 超高速DAC 架构框图Fig.1 Ultra-high-speed DAC architecture第37卷第1 期79叶庆国等：基于InP HBT工艺的12位8GSps超高速数模转换器设计的电平标准[2]，芯片内部集成两组2:1MUX （Multiplexer）和DDR（Double Data Rate）Latch 以降低输入端口的码流速率，使输入端口码流速率只有输出采样速率的1/4，从而降低系统使用的难度。