第03章_逻辑门电路
《逻辑门电路》PPT课件
b
电子，形成电流ICN R b
P N I E N I E P
VC C
➢另外，集电结区的少 V B B
数载流子形成漂移电流
e IE
ICBO
两种载流子参与导电——双极性晶体管Bipolar Junction Transistor
2021－09－22
中国科学技术大学 快电子 刘树彬
17
BJT的开关工作状态
《逻辑门电路》PPT课件
本课件PPT仅供大家学习使用 学习完请自行删除，谢谢！ 本课件PPT仅供大家学习使用 学习完请自行删除，谢谢！ 本课件PPT仅供大家学习使用 学习完请自行删除，谢谢！ 本课件PPT仅供大家学习使用 学习完请自行删除，谢谢！
第三章 逻辑门电路
3.1 MOS逻辑门电路 3.2 TTL逻辑门电路 3.3 射极耦合门电路 3.5 逻辑描述中的几个问题 3.6 逻辑门电路使用中的几个实际问题
7
N型半导体
在本征半导体中掺入五价杂质元素，如磷、砷等
硅原子 + 4
多余电子
+4
磷原子
+4
+4
+4
电子空穴对 自由电子
N型半导体
+5 +4
++ + + ++ + +
+3;
2021－09－22
多数载流子——自由电子 少数载流子—— 空穴
中国科学技术大学 快电子 刘树彬
施主离子
8
PN结
2021－09－22
中国科学技术大学 快电子 刘树彬
t1
t
IFVFR LVDV RF L
0.1IR t
数字电子技术基础课件：逻辑门电路
逻辑门电路
逻辑门电路
3.非门电路 图2.1.5(a)是由三极管构成的反相器,也称为非门电路。 当输入电压uI为低电平(0V)时,此时发射结和集电结均处于反 向偏置,所以三极管 V 截止,输出uO为高电平。当输入电压uI 为高电平(+5V)时,此时发射结和集电结均处于正 向偏置,三 极管 V 饱和,输出uO为低电平。若分别用A 和F 表示该电路 的输入和输出逻辑 变量,把分析结果列入表2.1.5中,可知图 2.1.5(a)电路完成的是非逻辑运算关系,其逻辑表 达式为
逻辑门电路
图2.2.4 TTL与非门电压传输特性的测试电路
逻辑门电路
图2.2.5 TTL与非门的电压传输特性
逻辑门电路
2.TTL与非门的输入特性 图2.2.6(a)为 TTL与非门的输入电路,在图示参考方向下 的输入电流为
根据图2.2.6(a)电路,可以画出 TTL 与 非 门 的 输 入 电 流 与 输 入 电 压 之 间 的 关 系 曲 线———输入特性曲线, 如图2.2.6(b)所示。
逻辑门电路
图2.2.3 有源泄放 TTL与非门电路
逻辑门电路
2.2.2 TTL与非门的外特性 1.TTL与非门的电压传输特性 TTL与非门的电压传输特性是指与非门的输出电压与输
入电压的关系,它表示输入信 号由低电平逐渐上升到高电平 时输出电平的相应变化。图2.2.4为 TTL与非门电压传输特 性的测试电路,图中输入端A 与可调直流电源E 相连接,其余 输入端均接高电平。改变可调 直流电源E 的大小,用电压表 测出输入电压uI和输出电压uO 的大小,就可得到图2.2.5所 示 的电压传输特性。
逻辑门电路
4.TTL与非门的输入端负载特性 图2.2.8(b)为输入信号uI随输入负载电阻R 变化的规律, 也就是输入端负载特性曲线。 由图2.2.8(a)可知
逻辑门电路课件
Rp(min)
VDD VOL(max) I OL(max) I IL(total)
… …
+V DD IOL（max) RP
0
IIL（total)
k
IIL
1
n
m
1
当VO=VOH
为使得高电平不低于规定的VIH的 最小值，则Rp的选择不能过大。 Rp的最大值Rp(max) ：
I0Z（total)
+V DD RP
50%
10%
t
f
90%
50% 10%
tr
4. 功耗
静态功耗：指的是当电路没有状态转换时的功耗，即门电路空 载时电源总电流ID与电源电压VDD的乘积。
动态功耗：指的是电路在输出状态转换时的功耗， 对于TTL门电路来说，静态功是主要的。 CMOS电路的静态功耗非常低，CMOS门电路有动态功耗
5. 延时功耗积 是速度功耗综合性的指标.延时功耗积，用符号DP表示。 几种CMOS系列非门的DP见下页。
D2
CN
TN
(3) vI < vDF D2导通, D1截止 vG = vDF
当输入电压不在正常电压范围时,二极管导通，限制了电容两端电 压的增加,保护了输入电路。
RS和MOS管的栅极电容组成积分网络，使输入信号的过冲电压延 迟且衰减后到栅极。
（2）CMOS逻辑门的缓冲电路
输入、输出端加了反相器作为缓冲电路，所以电路的逻 辑功能也发生了变化。增加了缓冲器后的逻辑功能为与非 功能
6.8 25.84
C、I=2V~3V
TN导通，TP导通
vO vI
2. 传输门的应用
(1) 传输门组成的异或门
B=0
A
数电习题解答_杨志忠_第三章练习题_部分
教材：数字电子技术基础（“十五”国家级规划教材） 杨志忠 卫桦林 郭顺华 编著高等教育出版社2009年7月第2版； 2010年1月 北京 第2次印刷；第三章 集成逻辑门电路练习题P112【题3.1】在图P3.1所示的电路中，发光二极管正常发光的电流范围是8mA ≤I D ≤12mA ，正向压降为2V ，TTL 与非门输出高电平U OH =3V ，输出高电平电流I OH =-300uA ，输出低电平U OL =0.3V ，输出低电平电流I OL =20mA 。
分别求出图P3.1（a ）和（b ）中电阻RL1和RL2的取值范围。
解题思路：选择限流电阻R 的原则是既保证发光二极管正常工作又要保证门的输出电流不超载。
解：（a ）、电路采用输出低电平驱动发光管；此时流过发光管的电流1CC D OL D L V V V I R −−=；根据发光管的工作条件：8mA ≤I D ≤12mA （最大电流小于门的最大输出电流I OL =20mA ），所以可以得到：1225337.5L R Ω≤≤Ω，门电路输出高电平时发光管熄灭电流为零。
（b ）、电路采用输出高电平驱动发光管；此时流过发光管的电流2CC D D OH L V V I I R −=+；根据发光管的工作条件：8mA ≤I D ≤12mA ，所以可以得到：2256.4389.6L R Ω≤≤Ω，同时门电路输出低电平时，门的最大灌入电流要小于I OL =20mA ，由此得到2 4.723520CC OL L OL V V V R I mA−≥==Ω，所以综上所述限流电阻应该为：2256.4389.6L R Ω≤≤Ω。
【3.2】、在图P3.2（a ）~（g ）所示的TTL 门电路中，已知开门电阻R ON =3K Ω，关门电阻R OFF =0.8K 。
试判断哪些门电路能正常工作？哪些门电路不能正常工作？并且写出能正常工作电路的输出逻辑函数表达式。
解题思路：了解各类门电路的逻辑功能，明白TTL 门的开门电阻R ON ≥3K Ω时相当于在输入端得到高电平“1”，关门电阻R OFF ≤0.8K Ω时相当于在输入端得到低电平“0”。
第三章-CMOS门电路
3.3.1 MOS管的开关特性 第一页 上一页 下一页
最后 一页
结束 放映
BJT是一种电流控制元件(iB~ iC)，工作时，多数 载流子和少数载流子都参与运行，所以被称为双极型 器件。
MOS管是一种电压控制器件(uGS~ iD) ，工作时， 只有一种载流子参与导电，因此它是单极型器件。
MOS管因其制造工艺简单，功耗小，温度特性好， 输入电阻极高等优点，得到了广泛应用。
3.3.3 其它类型的CMOS门电路
第一页 上一页 下一页
最后 一页
结束 放映
1. 其他逻辑功能的CMOS门电路（P91~93）
在CMOS门电路的系列产品中，除了反相器外常用的还 有与门、或门、与非门、或非门、与或非门、异或门等 。 2. 漏极开路的门电路（OD门）
如同TTL电路中的OC门那样，CMOS门的输出电路结 构也可做成漏极开路（OD）的形式。其使用方法与TTL的 OC门类似。
强。
原因：TTL的输出电阻小。5mA内 变化很小IOH
实际只有0.4mA
21
3.3.4 CMOS反相器的动态特性（门电第路一页状上态一页切下一换页 时最一后页
结束 放映
所呈现的特性）
tPLH：输出由低电平变为高电平的传输延迟时间 tPHL：输出由高电平变为低电平的传输延迟时间
22
CMOS反相器传输延迟的原因：
24
第一页 上一页 下一页
最后 一页
结束 放映
漏极开路的门电路（OD门）（Open-Drain）
VDD1
内部逻辑 A B
VDD2 使用时必须外接上拉电阻
D vO
G
TN•
S
RL
Y=(AB)'
《逻辑门电路 》课件
符号表示：通常用"NAND"表 示
真值表：列出所有输入和输出 组合的真值表
应用：常用于实现逻辑运算， 如与、或、非等
逻辑功能：输入全为1时输出为0，其他情况输出为1 符号表示：输入端A、B，输出端Y 真值表：列出所有输入输出组合及其对应的输出值 应用：用于实现逻辑运算、控制电路等
实现逻辑运算：与、或、非等 基本逻辑运算
控制信号：控制电路的通断、 开关等
数据处理：处理二进制数据， 实现数据传输、存储等
构建复杂电路：通过组合逻辑 门电路，构建更复杂的电路系 统
PART THREE
功能：实现逻辑与 运算
输入：两个输入信 号
输出：一个输出信 号
真值表：当两个输 入信号均为1时， 输出为1；否则输 出为0。
低功耗技术的挑 战与机遇
低功耗技术的未 来展望
人工智能：逻辑门电路是实现人工智能的关键技术之一，未来将在智能机器人、智能语音识别等领域发挥重要作 用。
物联网：逻辑门电路是实现物联网的关键技术之一，未来将在智能家居、智能交通等领域发挥重要作用。
量子计算：逻辑门电路是实现量子计算的关键技术之一，未来将在量子通信、量子加密等领域发挥重要作用。
生物科技：逻辑门电路是实现生物科技的关键技术之一，未来将在基因编辑、生物制药等领域发挥重要作用。
汇报人：
小型化趋势：随着半导 体技术的发展，逻辑门 电路的尺寸越来越小， 提高了集成度和性能
技术挑战：如何实现 更高集成度和更小尺 寸的逻辑门电路，同 时保证性能和可靠性
应用前景：随着物联 网、人工智能等新兴 技术的发展，逻辑门 电路的集成化和小型 化将更加重要。
低功耗技术在逻 辑门电路中的应 用
逻辑门电路(ppt)
优选逻辑门电路
半导体器件是近代电子学的重要组成部分
体积小、重量轻、使用寿命长、输入功率小、功 率转换效率高等优点而得到广泛的应用。
导体、绝缘体、半导体
自然界中很容易导电的物质称为导体，金属一般都是导体。
有的物质几乎不导电，称为绝缘体，如橡皮、陶瓷、塑料和 石英。
另有一类物质的导电特性处于导体和绝缘体之间，称为 半导体，如锗、硅、砷化镓和一些硫化物、氧化物等。 半导体的电阻率为10-3～109 cm。
N
外电场
内电场
PN结反向偏置
_ P
变厚
－+ －+ －+ －+
内电场被加强， 多子的扩散受抑 制。少子漂移加 强，但少子数量 有限，只能形成+ N较小的反向电流。
内电场 外电场
半导体二极管的开关特性
下面以硅二极管为例
D
(1) 导通条件及导通时的特点
ID(mA)
D
+
Vi >0.7
-
R 电路图
0 VO
0.5
VD
硅二极管伏安特性
VD
+
Vi >0.7
近似等 R 效电路
K
+
Vi >0.7
-
-
(2) 截止条件及截止时的特点
D
+
Vi<0.5
-
K
+
R 电路图 Vi <0.5
-
简化等 R 效电路
简化等 R 效电路
开关时间
① 开启时间: 由反向截止转换为正向导通所需要的 时间。二极管的开启时间很小，可忽 略不计。
D
N+
数字电路教案-阎石第三章逻辑门电路
第3章逻辑门电路3.1 概述逻辑门电路：用以实现基本和常用逻辑运算的电子电路。
简称门电路。
用逻辑1和o 分别来表示电子电路中的高、低电平的逻辑赋值方式，称为正逻辑，目前在数字技术中，大都采用正逻 辑工作；若用低、高电平来表示，则称为负逻辑。
本课程采用正逻辑。
获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。
在数字集成电路的发展过程中，同时存在着两种类型器件的发展。
一种是由三极管组成的双极 型集成电路，例如晶体管-晶体管逻辑电路（简称 TTL 电路）及射极耦合逻辑电路（简称 ECL 电 路）。
另一种是由MOS 管组成的单极型集成电路， 例如N-MOS 逻辑电路和互补 MOS （简称COMS ） 逻辑电路。
3.2 分立元件门电路3.3.1二极管的开关特性性NPN 型三极管截止、放大、饱和 3种工作状态的特点工作状态截 止 放大饱和条 件i B = 00 v i B < I BSi B > I BS工 作 吐 偏置情况特占发射结反偏 集电结反偏U BE <0, U BC <0发射结正偏 集电结反偏U BE >0,U BC <0发射结正偏 集电结正偏U BE >0, U BC >0A ID (mA)4- - /UD (V)0 5 0.7伏安特性二极管导通。
气W ）V 时的等效电路 U]-0V 时，二极管截止， 如同开关断开，W 0 = OV S 屮弋时的等奴电路a 3 = ?二极管导通，如^|0.7V 的电压源.％ =二极管的反向恢复时间限制了二极管的开关速度,3.2.2三极管的开关特集电极电流i c = 0i C= 3 i Bi c = l esce 间电压U CE = V CCU CE = V CC —i e R cU CE = U cES =0.3Vce 间等效电 阻很大， 相当开关断 开可变很小， 相当开关闭 合3.2.3二极管门电路1、二极管与门c~>1 -------Di °~ ---------- ° ----- jn¥只丄3kQ輸入 输出A BY0 0 0 0 1 0 1 01 1 15P IX1Zo —o — 卫 E V -J V5 o % 及B2 20V 0V 0.7V 导通 导通 0V 5V 0.7V 导通 截止 5V 0V 0.7V 截止 导通 5V 5V5V截止 截止2、二极管或门U A U B U YD i D 20V 0V 0V 截止 截止 0V 5V 4.3V 截止 导通 5V 0V4.3V 导通 截止 5V 5V4.3V导通导通5V0V~T0 00 1 1 1 0 11 1真值表3.2.4三极管非门电路图逻辑符号1(D UA-OV时.三极管截止，r E= 0, i c= 0, 输出电压W Y=^C=5V②细=5V时，三极管导通。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
tpLH / ns
逻辑门 A 逻辑门 B 逻辑门 C 1 5 10
tpHL / ns
1.2 6 10
PD / mW
16 8 1
解:延时-功耗积为传输延长时间与功耗的乘积,即 DP= tpdPD 根据上式可以计算出各逻辑门的延时-功耗分别为
tPLH tPHL (1 1.2)ns 12 PD = *16mw=17.6* 10 J=17.6PJ 2 2 同理得出: DPB =44PJ DPC =10PJ,逻辑门的 DP 值愈小,表明它的特性愈好,所以逻辑门 C 的
IIL (total ) =5 IIL =5 0.001mA=0.005mA, 有
Rp (min) =
(5 4)V VDD VOL (max) = 0.56K IOL (max) IIL (total ) (8 0.005)mA
拉电流情况如图题解 3.2.4（b）所示，74LS03 输出为高电平，
3.2.4
图题 3.2.4 所示为集电极门 74LS03 驱动 5 个 CMOS 逻辑门，已知 OC 门输管
截止时的漏电流=0.2mA；负载门的参数为：=4V,=1V,==1A 试计算上拉电阻的值。
-5-
新疆大学电气工程学院
从主教材附录 A 查得 74LS03 的参数为：VOH (min) =2.7V，VOL (max) =0.5V， IOL (max) =8mA.根据 式（3.1.6）形式（3.1.7）可以计算出上拉电阻的值。灌电流情况如图题解 3.2.4（a）所示， 74LS03 输 出 为 低 电 平 ，
新疆大学电气工程学院
第三章习题
3.1 MOS 逻辑门电路 3.1.1 根据表题 3.1.1 所列的三种逻辑门电路的技术参数，试选择一 种最合适工作在高噪声 环境下的门电路。 表题 3.1.1 逻辑门电路的技术参数表
VOH (min) / V
逻辑门 A 逻辑门 B 逻辑门 C 2.4 3.5 4.2
VOL(max)/V
-2-
新疆大学电气工程学院
（A）
（B）
（C）
（D ）
解： 对于图题 3.1.12 （a ） 所示的 CMOS 电路， 当 EN =0 时， TP 2 和 T N 2 均导通，TP1 和 T N 1 构成的反相器正常工作，L= A ，当 EN =1 时， TP 2 和 T N 2 均截止，无论 A 为高电平还是 低电平，输出端均为高阻状态，其真值表如表题解 3.1.12 所示，该电路是低电平使能三态 非门，其表示符号如图题解 3.1.12（a）所示。 图题 3.1.12（b）所示 CMOS 电路， EN =0 时，TP 2 导通，或非门打开，TP1 和 T N 1 构成反 相器正常工作，L=A；当 EN =1 时， TP 2 截止，或非门输出低电平，使 T N 1 截止，输出端 处于高阻状态，该电路是低电平使能三态缓冲器，其表示符号如图题解 3.1.12（b）所示。 同理可以分析图题 3.1.12（c）和图题 3.1.12（d）所示的 CMOS 电路，它们分别为高 电平使能三态缓冲器和低电平使能三态非门 ，其表示符号分别如图题 3.1.12（c）和图题 3.1.12（d）所示。 A 0 0 1 1 0 1 0 1 3.1.12（a） A 0 0 0 1 L 0 1
-1-
新疆大学电气工程学院
Vi <0.01V< VIL =1.5V,故亦属于逻辑 0.
3.1.7 求图题 3.1.7 所示电路的输出逻辑表达式.
解:图解 3.1.7 所示电路中 L1= AB ,L2= BC ,L3= D ,L4 实现与功能,即 L4=L1 L2 L3,而 L= L 4 E ,所以输出逻辑表达式为 L= AB BC D E 3.1.9 图题 3.1.9 表示三态门作总线传输的示意图，图中 n 个三态门的输出接到数据传输总 线，D1，D2，……Dn 为数据输入端，CS1，CS2……CSn 为片选信号输入端.试问: (1) CS 信号如何进行控制,以便数据 D1,D2, ……Dn 通过该总线进行正常传输; (2)CS 信号能 否有两个或两个以上同时有效?如果出现两个或两个以上有效,可能发生什么情况? (3)如果 所有 CS 信号均无效,总线处在什么状态?
综上所述， RP 的取值范围为 0.56 4.9 3.6.7 设计一发光二极管(LED)驱动电路,设 LED 的参数为 VF =2.5V, ID =4.5Ma;若 VCC =5V,当 LED 发亮时,电路的输出为低电平,选出集成门电路的型号,并画出电路图. 解 : 设驱动电路如图题解 3.6.7 所示 , 选用 74LSO4 作为驱动器件 , 它的输出低电平电流 IOL (max) =8mA, VOL (max) =0.5V,电路中的限流电阻 R=
解: (1)根据图解 3.1.9 可知,片选信号 CS1，CS2……CSn 为高电平有效,当 CSi=1 时第 i 个三 态门被选中 , 其输入数据被送到数据传输总线上 , 根据数据传输的速度 , 分时地给 CS1 ， CS2……CSn 端以正脉冲信号,使其相应的三态门的输出数据能分时地到达总线上. (2)CS 信号不能有两个或两个以上同时有效,否则两个不同的信号将在总线上发生冲突,即总 线不能同时既为 0 又为 1. (3)如果所有 CS 信号均无效,总线处于高阻状态. 3.1.12 试分析 3.1.12 所示的 CMOS 电路，说明它们的逻辑功能
IIH ( total ) =5 IIH =5 0.001mA=0.005mA
由于 VOH (min) < VIH (min) 为了保证负载门的输入高电平，取 VOHx) =
(5 4)V VDD VoH (min) = =4.9K IOL (total ) IIH (total ) (0.2 0.005)mA
-3-
L 1 0 高阻
新疆大学电气工程学院
1 1
0 1 3.1.12（b）
高阻 高阻
EN 0 0 1 1
A 0 1 0 1 3.1.12（c A
L 高阻 高阻 0 1
L 1 0 高阻 高阻
0 0 1 1
0 1 0 1 3.1.12（d）
3.2.2 为什么说 TTL 与非门的输入端在以下四种接法下，都属于逻辑 1： （1）输入端悬空； （2）输入端接高于 2V 的电源； （3）输入端接同类与非门的输出高电压 3.6V； （4）输入端 接 10kΩ的电阻到地。 解： （1）参见教材图 3.2.4 电路，当输入端悬空时，T1 管的集电结处于正偏，Vcc 作用于 T1 的 集 电 结 和 T2 ， T3 管 的 发 射 结 ， 使 T2 ， T3 饱 和 ， 使 T2 管 的 集 电 极 电 位 Vc2=VcEs2+VBE3=0.2+0.7=0.9V，而 T4 管若要导通 VB2=Vc2≥VBE4+VD=0.7+0.7=1.4V，故 T4 截止。又因 T3 饱和导通，故与非门输出为低电平，由上分析，与非门输入悬空时相当于输 入逻辑 1。 （2）当与非门输入端接高于 2V 的电源时，若 T1 管的发射结导通，则 VBE1≥0.5V，T1 管的 基极电位 VB≥2+ C1=2.5V。而 VB1≥2.1V 时，将会使 T1 的集电结处于正偏，T2，T3 处于饱 和状态，使 T4 截止，与非门输出为低电平。故与非门输出端接高于 2V 的电源时，相当于 输入逻辑 1。 （ 3 ）与非门的 输入端接同 类与非门的输 出高电 平 3.6V 输出时，若 T1 管导通，则 VB1=3.6+0.5=4.1。而若 VB1>2.1V 时，将使 T1 的集电结正偏，T2，T3 处于饱和状态，这时 VB1 被钳位在 2.4V，即 T1 的发射结不可能处于导通状态，而是处于反偏截止。由（1） （2） ， 当 VB1≥2.1V，与非门输出为低电平。 （4）与非门输入端接 10kΩ的电阻到地时，教材图 3.2.8 的与非门输入端相当于解 3.2.2 图
0.4 0.2 0.2
VIH (min) / V
2 2.5 3.2
VIL (max) / V
0.8 0.6 0.8
解：根据表题 3.1.1 所示逻辑门的参数，以及式（3.1.1）和式（3.1.2） ，计算出逻辑门 A 的 高电平和低电平噪声容限分别为： VNHA = VOH (min) — VIH (min) =2.4V—2V=0.4V VNLA (max) = VIL (max) — VOL (max) =0.8V—0.4V=0.4V 同理分别求出逻辑门 B 和 C 的噪声容限分别为: VNHB =1V VNLB =0.4V VNHC =1V VNLC =0.6V 电路的噪声容限愈大,其抗干扰能力愈强,综合考虑选择逻辑门 C 3.1.3 根据表题 3.1.3 所列的三种门电路的技术参数,计算出它们的延时-功耗积,并确定哪一种 逻辑门性能最好 表题 3.1.3 逻辑门电路的技术参数表
DPA =
性能最好. 3.1.5 为什么说 74HC 系列 CMOS 与非门在+5V 电源工作时,输入端在以下四种接法下都属 于逻辑 0: (1)输入端接地; (2)输入端接低于 1.5V 的电源; (3)输入端接同类与非门的输 出低电压 0.1V; (4)输入端接 10kΩ的电阻到地. 解:对于 74HC 系列 CMOS 门电路来说,输出和输入低电平的标准电压值为: VOL =0.1V, VIL =1.5V,因此有: (1) Vi =0< VIL =1.5V,属于逻辑门 0 (2) Vi <1.5V= VIL ,属于逻辑门 0 (3) Vi <0.1< VIL =1.5V,属于逻辑门 0 (4)由于 CMOS 管的栅极电流非常小,通常小于 1uA,在 10kΩ电阻上产生的压降小于 10mV 即
所示。这时输入电压为 VI=
(Vcc-VBE)=10（5-0.7）／（10+4）=3.07V。若 T1 导通，