数字逻辑知识点
数字逻辑知识点总结.doc
数字逻辑知识点总结ch1.1、三极管的截止条件是VVBEBE＜＜0.5V0.5V，截止的特点是IIbb=I=Icc≈≈00；饱和条件是IIbb≥（≥（EECC--VcesVces））//（β·（β·RRCC）），饱和的特点是VVBEBE≈≈0.7V0.7V，，VVCECE=V=VCESCES≤≤0.3V0.3V。
2、逻辑常量运算公式3、逻辑变量、常量运算公式4、逻辑代数的基本定律根据逻辑变量和逻辑运算的基本定义，可得出逻辑代数的基本定律。
①互非定律:A+A=l，A•A=0；1，；②重叠定律（同一定律）：A•A=A，A+A=A；③反演定律(摩根定律）：，；④还原定律、三种基本逻辑是与、或、非。
2、三态输出门的输出端可以出现高电平、底电平和高阻三种状态。
ch3.1、组合电路的特点：电路任意时刻输出状态只取决于该时刻的输入状态，而与该时刻前的电路状态无关。
2、编码器：实现编码的数字电路3、译码器：实现译码的逻辑电路4、数据分配器：在数据传输过程中，将某一路数据分配到不同的数据通道上。
5、数据选择器：逻辑功能是在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号。
6、半加器：只考虑两个一位二进制数相加，而不考虑低位进位的运算电路。
7、全加器：实现两个一位二进制数相加的同时，再加上来自低位的进位信号。
8、在数字设备中，数据的传输是大量的，且传输的数据都是由若干位二进制代码0和1组合而成的。
9、奇偶校验电路：能自动检验数据信息传送过程中是否出现误传的逻辑电路。
10、竞争：逻辑门的两个输入信号从不同电平同时向相反电平跳变的现象。
11、公式简化时常用的的基本公式和常用公式有（要记住）：1））德.摩根定律）3）））、逻辑代数的四种表示方法是真值表、函数表达式、卡诺图和逻辑图。
ch4.1、触发器：具有记忆功能的基本逻辑单元。
2、触发器能接收、保存和输出数码0，1。
各类触发器都可以由门电路组成。
数字逻辑知识点报告总结
数字逻辑知识点报告总结1. 数字逻辑的定义数字逻辑是一种以数字为基础的逻辑学科，它研究数字之间的关系和数字系统的运算规律。
在数字逻辑中，数字通常表示为0和1，这两个数字是数字逻辑中的基本元素。
数字逻辑研究的范围包括数制、逻辑运算、逻辑代数、逻辑函数、数字逻辑电路等。
2. 基本概念在数字逻辑中，有几个基本概念是必须要了解的，包括数制、位权、数字编码、二进制加法和减法、二进制码等。
其中，数制是指用来表示数字的一组符号和表示方法，位权是指数字中各个位上的数值和位置的关系，数字编码是把数字用一定的代码表示出来，二进制加法和减法是对二进制数字进行加减运算。
3. 逻辑门逻辑门是数字逻辑的基本构件，它用来实现逻辑运算功能。
常见的逻辑门包括与门、或门、非门、异或门和与非门等。
这些逻辑门可以根据输入信号的不同，输出不同的逻辑运算结果。
逻辑门是数字逻辑电路的核心部件，它可以实现各种逻辑功能。
4. 布尔代数布尔代数是逻辑代数的一种，它是一种用来表示逻辑运算的代数系统。
在布尔代数中，逻辑运算可以用加法、乘法和求反运算来表示，这些运算具有一些特定的性质，比如交换律、结合律、分配律等。
布尔代数是数字逻辑的数学基础，它可以用来描述和分析各种逻辑函数和逻辑运算。
5. 逻辑功能在数字逻辑中，逻辑功能是指逻辑门实现的具体功能。
常见的逻辑功能包括与运算、或运算、非运算、异或运算等。
这些逻辑功能可以根据实际需求进行组合和变换，从而实现复杂的逻辑运算。
6. 数字逻辑电路数字逻辑电路是数字逻辑的物理实现，它由逻辑门和其他逻辑功能部件组成。
数字逻辑电路可以用来实现各种逻辑运算、逻辑函数和逻辑功能，它是数字系统中的核心部件。
7. 存储器存储器是一种用来存储信息的设备，它可以用来保存数字信息、程序信息和数据信息等。
在数字逻辑中，存储器通常是由触发器组成的，它可以存储和传输数字信号。
8. 计数器和触发器计数器是一种用来计数和累加的设备，它可以用来实现各种计数功能和定时功能。
数字逻辑知识点总结
ch1.1、三极管的截止条件是V BE ＜，截止的特点是I b =I c ≈0；饱和条件是 I b ≥（E C -Vces ）/（β·R C ），饱和的特点是V BE ≈，V CE =V CES ≤。
2、逻辑常量运算公式3、逻辑变量、常量运算公式4、 逻辑代数的基本定律根据逻辑变量和逻辑运算的基本定义，可得出逻辑代数的基本定律。
①互非定律: A+A = l ，A • A = 0 ；1=+A A ，0=•A A ； ②重叠定律（同一定律）：A • A=A ， A+A=A ；③反演定律(摩根定律）：A • B=A+B 9 A+B=A • B B A B A •=+，B A B A +=•； ④还原定律: A A =ch2.1、三种基本逻辑是与、或、非。
2、三态输出门的输出端可以出现高电平、底电平和高阻三种状态。
ch3.1、组合电路的特点：电路任意时刻输出状态只取决于该时刻的输入状态，而与该时刻前的电路状态无关。
2、编码器：实现编码的数字电路3、译码器：实现译码的逻辑电路4、数据分配器：在数据传输过程中，将某一路数据分配到不同的数据通道上。
5、数据选择器：逻辑功能是在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号。
6、半加器：只考虑两个一位二进制数相加，而不考虑低位进位的运算电路。
7、全加器：实现两个一位二进制数相加的同时，再加上来自低位的进位信号。
8、在数字设备中，数据的传输是大量的，且传输的数据都是由若干位二进制代码0和1组合而成的。
9、奇偶校验电路：能自动检验数据信息传送过程中是否出现误传的逻辑电路。
10、竞争：逻辑门的两个输入信号从不同电平同时向相反电平跳变的现象。
11、公式简化时常用的的基本公式和常用公式有（要记住）： 1）()()C A B A BC A ++=+2）B A AB += B A B A +=+ (德.摩根定律） 3）B A B A A +=+4）B A AB BC B A AB +=++5）AB B A B A B A +=+ B A B A AB B A +=+12、逻辑代数的四种表示方法是真值表、函数表达式、卡诺图和逻辑图。
数字逻辑设计知识点
数字逻辑设计知识点数字逻辑设计是计算机科学中非常重要的一门学科，它主要研究数字电子电路和逻辑电路的设计与实现。
在计算机领域，数字逻辑设计是构建计算机硬件的基础，也是计算机组成与结构的重要组成部分。
本文将从基本原理、逻辑门、化简、时序逻辑等多个方面介绍数字逻辑设计的知识点。
一、基本原理数字逻辑设计的基础是布尔代数和逻辑运算。
布尔代数是由英国数学家乔治·布尔提出的算法，用于描述逻辑关系，是数字逻辑设计的重要数学基础。
逻辑运算包括与、或、非、异或等运算，通过这些运算可以构建逻辑电路。
二、逻辑门逻辑门是构成数字逻辑电路的基本组件，它们通过执行逻辑运算来实现特定的功能。
常见的逻辑门有与门、或门、非门、异或门等。
例如，与门的输出只有当所有输入都为1时才为1，否则为0；或门的输出只有当至少一个输入为1时才为1，否则为0。
逻辑门的电路图可以使用布尔代数表达式或者真值表来表示，以方便理解和分析逻辑电路的功能。
逻辑门可以通过组合逻辑和时序逻辑的方式进行组合，实现更复杂的功能。
三、化简在数字逻辑设计中，化简是一种常用的方法，用于简化逻辑电路的结构和功能。
通过化简可以减少逻辑门的使用数量，提高电路的运算速度和节省成本。
常用的化简方法包括代数化简、卡诺图和映射方法等。
代数化简通过运用布尔代数的公式和规则，将复杂的逻辑表达式简化为更简单的形式。
卡诺图是一种图形化的工具，通过将逻辑函数转化为一个由矩形方块组成的表格，从而帮助我们直观地找出简化逻辑表达式的方法。
映射方法可以将逻辑电路直接映射为门电路或者转移函数。
四、时序逻辑时序逻辑是数字逻辑设计中的重要概念，它描述了电路的状态和信号随时间变化的关系。
时序逻辑是处理时钟信号和状态转移的电路，广泛用于计算机的处理器和存储器设计中。
时序逻辑电路通常包括寄存器、触发器、计数器等。
寄存器是一种用于存储数据的电路，以二进制形式存储；触发器是一种用于存储和稳定电平信号的电路；计数器是一种用于计数和控制信号电路状态转移的电路。
数字逻辑全书总结
全书总结
1.进制转换及BCD码；
2.代数法化简、卡诺图化简；
3.门电路符号、真值表、表达式；三态门和OC门的表达式、真值
表；门电路画波形。
4.触发器逻辑符号、次态方程、功能表、波形图；触发器发波形。
5.组合逻辑电路的分析与设计。
6.同步时序逻辑电路的分析，设计；画原始状态图、原始状态表、
隐含表化简等。
7.译码器的应用、数据选择器的应用、计数器的应用(74160、74161、
74290)。
8.555定时器的工作原理及组成的三种电路的特点，三种电路的应
用。
画波形等。
分析下面两个图的工作原理：
图中R L是一个负温度系数的光敏电阻。
数字逻辑基础知识
例1 解 例2 解 例3 解
(2A.8)H=( ? )D (2A.8)H=2×161+A×160+8×16-1 =32+10+0.5=(42.5)D (165.2)O=( ? )D (165.2)O=1×82+6×81+5×80+2×8-1 =64+48+5+0.25=(117.25)D (10101.11)B=( ? )D (10101.11)B=1×24+0×23+1×22+0×21 +1×20+1×2-1+1×2-2 =16+0+4+0+1+0.5+0.25=(21.75)D
八进制数 0 1 2 3 4 5 6 7 10 11 12 13 14 15 16 17 20 21 22 …
十六进制数 0 1 2 3 4 5 6 7 8 9 A B C D E F 10 11 12 …
十、二、八、十六 进制间的关系对照
1.1.2 数制转换
1. K进制与十进制之间的转换 进制与十进制之间的转换 进制与十进制之间的转换 把K进制数转换成十进制数：采用按权展开 按权展开相加法。具体 按权展开 步骤是，首先把非十进制数写成按权展开的多项式，然后 按十进制数的计数规则求其和。
即
(0.35)D=(0.2631…)O
例9 解
(11.375)D=( ? )B 2 11 2 5………… 1 2 2……………1 2 1……………0 0……………1 (11)D=(1011)B 0.375×2=0.75 0.75×2=1.5 0.5×2=1.0
即
即 故
(0.375)D=(0.011)B (11.375)D=(1011.011)B
数字逻辑知识点总结
1、三极管的截止条件是V BE ＜0.5V ，截止的特点是I b =I c ≈0；饱和条件是 I b ≥（E C -Vces ）/（β·R C ），饱和的特点是V BE ≈0.7V ，V CE =V CES ≤0.3V 。
2、逻辑常量运算公式3、逻辑变量、常量运算公式4、 逻辑代数的基本定律根据逻辑变量和逻辑运算的基本定义，可得出逻辑代数的基本定律。
①互非定律: A+A = l ，A • A = 0 ；1=+A A ，0=•A A ； ②重叠定律（同一定律）：A • A=A ， A+A=A ；③反演定律(摩根定律）：A • B=A+B 9 A+B=A • B B A B A •=+，B A B A +=•； ④还原定律: A A =ch2.1、三种基本逻辑是与、或、非。
2、三态输出门的输出端可以出现高电平、底电平和高阻三种状态。
1、组合电路的特点：电路任意时刻输出状态只取决于该时刻的输入状态，而与该时刻前的电路状态无关。
2、编码器：实现编码的数字电路3、译码器：实现译码的逻辑电路4、数据分配器：在数据传输过程中，将某一路数据分配到不同的数据通道上。
5、数据选择器：逻辑功能是在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号。
6、半加器：只考虑两个一位二进制数相加，而不考虑低位进位的运算电路。
7、全加器：实现两个一位二进制数相加的同时，再加上来自低位的进位信号。
8、在数字设备中，数据的传输是大量的，且传输的数据都是由若干位二进制代码0和1组合而成的。
9、奇偶校验电路：能自动检验数据信息传送过程中是否出现误传的逻辑电路。
10、竞争：逻辑门的两个输入信号从不同电平同时向相反电平跳变的现象。
11、公式简化时常用的的基本公式和常用公式有（要记住）： 1）()()C A B A BC A ++=+2）B A AB += B A B A +=+ (德.摩根定律） 3）B A B A A +=+4）B A AB BC B A AB +=++5）AB B A B A B A +=+ B A B A AB B A +=+12、逻辑代数的四种表示方法是真值表、函数表达式、卡诺图和逻辑图。
数字逻辑知识点总结
数字逻辑知识点总结数字逻辑有着相当丰富的知识点，包括逻辑门的基本原理、布尔代数、数字信号的传输与处理、数字电路的设计原理等。
在这篇文章中，我将对数字逻辑的一些重要知识点进行总结，希望能够为初学者提供一些帮助。
1. 逻辑门逻辑门是数字电路中的基本单元，它可以完成各种逻辑运算，并将输入信号转换为输出信号。
常见的逻辑门包括与门、或门、非门、与非门、或非门、异或门等。
每种逻辑门都有其特定的逻辑功能，通过不同的组合可以完成各种逻辑运算。
在数字电路设计中，逻辑门是构建各种复杂逻辑电路的基础。
2. 布尔代数布尔代数是表示逻辑运算的一种代数系统，它将逻辑运算符号化，并进行了各项逻辑规则的代数化处理。
布尔代数是数字逻辑的基础，通过布尔代数可以很方便地表达和推导各种逻辑运算，对于理解数字电路的工作原理非常有帮助。
3. 二进制与十进制的转换在数字逻辑中，我们经常需要进行二进制与十进制的转换。
二进制是计算机中常用的数字表示方法，而十进制则是我们日常生活中常用的数字表示方法。
通过掌握二进制与十进制之间的转换规则，可以方便我们在数字逻辑中进行各种数字运算。
4. 组合逻辑与时序逻辑数字电路可以分为组合逻辑电路与时序逻辑电路。
组合逻辑电路的输出只取决于输入信号的瞬时状态，而时序逻辑电路的输出还受到时钟信号的控制。
理解组合逻辑与时序逻辑的差异对于理解数字电路的工作原理至关重要。
5. 有限状态机有限状态机是数字逻辑中一个重要的概念，它是一种认知和控制系统，具有有限的状态和能够在不同状态之间转移的能力。
有限状态机在数字系统中有着广泛的应用，可以用来设计各种具有状态转移行为的电路或系统。
6. 计数器与寄存器计数器与寄存器是数字逻辑中常用的两种逻辑电路。
计数器用于对计数进行处理，而寄存器则用于存储数据。
理解计数器与寄存器的工作原理和使用方法，对于数字系统的设计和应用具有非常重要的意义。
7. 逻辑电路的设计与分析数字逻辑的一大重点是逻辑电路的设计与分析。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2.2.2 组合逻辑电路的分析
1.分析步骤
分析组合逻辑电路一般是根据给出的逻辑电路图,通过分析总结出它的逻辑功能。
当输入不变时,具体的步骤通常如下:
① 根据给定的逻辑电路，写出输出函数的逻辑表达式；
② 逻辑式化简；
③ 根据已化简后的逻辑表达式，列出真值表；
④ 根据逻辑表达式或真值表，判断电路的逻辑功能。
2.2.3 门（SSI ）级组合逻辑电路的设计
1. 设计步骤
用逻辑门设计组合逻辑电路时， 一般需要经过与分析过程相反的以下四个步骤:
① 根据给定的逻辑功能，确定输入与输出信号之 间的逻辑关系；
② 列出待设计电路的真值表，画出卡诺图；
③ 求出函数的最简表达式；
④ 根据最简函数式，画出电路图。
注：在设计组合逻辑电路时，一般常用器件有：与非门､或非门､与或非门､异或门。
通常我们由卡诺图化简得到最简的“与-或”式，当你选定器件后，你存在着转化的问题。
【例3】设计三人表决电路（A 、B 、C ）。
每人一个按键，如果同意则按下，不同意则不按。
结果用指示灯表示，多数同意时指示灯亮，否则不亮。
第一步 首先指明逻辑符号取“0”、“1”的含义。
三个按键A 、B 、C 按下时为“1”，不按时为“0”。
输出是F ，多数赞成时是“1”，否则是“0”。
第二步 根据题意列出逻辑状态表。
(1) 若用与或门实现
(2) 若用与非门实现
A
B
C F
CA BC AB F ++=CA BC AB F ++=CA BC AB ++=CA
BC AB ⋅⋅=
2.2.4 逻辑门多余输入端的处理
当设计过程中逻辑门有多余输入端时，一般可按照以下方法进行处理：
① 与门、与非门的多余输入端可接到逻辑1所对应的电平上， 或和使用的“与”输入端接到一起；
② 或门、 或非门的多余输入端可接到逻辑0所对应的电平上， 或和使用的“或”输入端接到一起；
③ 与或非门与项多余输入端的处理方法和与门、与非门相同， 但多余的与项至少应有一个输入端接到逻辑0所对应的电平上， 或完全和使用的与项并联；
2.2.4 逻辑门多余输入端的处理
当设计过程中逻辑门有多余输入端时，一般可按照以下方法进行处理：
① 与门、与非门的多余输入端可接到逻辑1所对应的电平上， 或和使用的“与”输入端接到一起；
② 或门、 或非门的多余输入端可接到逻辑0所对应的电平上， 或和使用的“或”输入端接到一起；
③ 与或非门与项多余输入端的处理方法和与门、与非门相同， 但多余的与项至少应有一个输入端接到逻辑0所对应的电平上， 或完全和使用的与项并联；
2.3.2 模块级电路分析
1. 分析方法
① 能写出给定逻辑电路的输出逻辑函数表达式时，尽量写出表达式，然后列出真值表，判断电路的逻辑功能；
② 不能写出表达式、但能根据模块的功能及连接方法列出电路的真值表时，尽量列出真值表，从真值表判断电路的逻辑功能；
③ 既不能写出逻辑表达式、也不能列出真值表时，可根据所使用模块的功能及连接方法，通过分析和推理，判断电路的逻辑功能。
2) 卡诺图法
所谓卡诺图法，就是利用卡诺图来确定数据选择器的地址选择变量和数据输入变量，最后得出实现电路。
其实现步骤如下：
F
①将卡诺图画成与数据选择器相适应的形式。
数据选择器有几个地址选择码输入端，逻辑函数的卡诺图的某一边就应有几个变量，且就将这几个变量作为数据选择器的地址选择码。
②将要实现的逻辑函数填入卡诺图并在卡诺图上画圈。
由于数据选择器输出函数是与或型表达式且包含地址选择码的全部最小项，因此化简时不仅要圈最小项，而且还只能顺着地址选择码的方向圈，保证地址选择变量不被化简掉。
③读图。
读图时，地址选择码可以不读出来，只读出其它变量的化简结果，这些结果就是地址选择码所选择的数据输入D的值。
地址选择码与数据输入D之间的对应关系是: 将地址选择码
的二进制数化为十进制数，就是它所选择的数据输入D的下标。
④根据地址选择码和数据输入值，画出用数据选择器实现的逻辑电路。
需要说明的是，当读出的数据输入D的表达式包含两个或更多个变量时，需要在数据选择器的基础上外加逻辑门才能实现。
但要注意尽可能不加门或少加门。
此外，如果数据选择器有使能端，使能端也要注意正确连接，以便使数据选择器处于工作状态。
与组合逻辑电路相比，时序逻辑电路具有以下两个特点：
①结构上存在输出到输入的反馈通道，且有存储器件；
②因为有存储器件，所以电路具有记忆功能。
如果仅就输入输出关系来看，也可以说时序逻辑电路具有一个特点，即电路在任何时刻的输出不仅和该时刻的输入有关，而且和过去的输入也有关系。
1.同步时序电路和异步时序电路
按照电路中状态改变的方式来分，时序逻辑电路可以分为同步时序电路和异步时序电路两大类。
同步时序电路:凡是有一个统一的时钟脉冲信号CP，存储电路中各触发器只在时钟脉冲CP 作用下才可能发生状态转换的时序逻辑电路称为同步时序电路。
异步时序电路:没有统一的时钟脉冲信号，存储电路中各触发器(或延迟元件)状态变化不同步的时序逻辑电路则称为异步时序电路。
２. 米里型电路和摩尔型电路
按照输出变量是否和输入变量直接相关来分，时序逻辑电路又可以分为米里（Mealy）型电路和摩尔（Moore）型电路两类。
米里型:输出与输入变量有关的时序逻辑电路称为米里型电路，它的输出与现态和输入的函数相关。
2) 非2n进制异步计数器的构成方法
非2n进制异步计数器有两种构成方法，一种称为阻塞反馈法，一种称为脉冲反馈法。
此处仅介绍脉冲反馈法中最简单的异步清0-置1法，该方法按照下面步骤连接电路。
①首先按照前述方法构造一个满足2n-1＜M＜2n的2n进制异步加法或减法计数器，其中M为待设计的计数器的进制数或模数。
②如果是加法计数器，则遇状态M异步清0，使计数器跳过后面的2n-M 个状态。
具体连接方法是：将M化为n位二进制数，将其中为1的触发器的Q端“与非”后
接到各触发器的异步清端上，电路即构造完毕。
此处的与非门称为识别门。
③如果是减法计数器，则遇全1状态异步置M-1 状态，使计数器跳过后面的2n-M 个状
态。
具体连接方法是: 将M-1化为n位二进制数，将其中为1的触发器的端及为0的
触发器的端连到一个与非门的输出端，各个触发器的Q端作为该与非门的输入，电路即构造完毕。
4位二进制同步可预置加法计数器74163
使用方法
从功能表可见，74163具有同步清0、同步置数、同步计数和状态保持等功能，是一
种功能比较全面的MSI同步计数器。
使用74163的复位和置数功能，可以方便地构成任意进制计数器。
1) 反馈清0法构成M进制计数器
因为74163是同步清0，因此反馈识别门的连接关系与7490有所不同。
7490是遇状
态M立即清0，74163是遇状态“M-1”时下一个CP脉冲清0。
当74163到达状态“M-1”时，反馈识别门输出0，但必须等到下一个CP脉冲到来时才能将计数器复位，因此状态“M-1”是稳定状态，计数器输出波形不会出现毛刺。
74192注意：加法计数时，CPU输入计数脉冲，而CPD必须维持逻辑1；减法计数时，CPD
输入计数脉冲，而CPU必须维持逻辑1。
此外，异步清0控制信号CLR的优先权比置数控制信号LD的高。
2. 使用方法
74192有清0和置数功能，因此同样可以使用反馈清0法或反馈预置法来构成任意进制
计数器。
1) 反馈清0法构成M进制计数器
74192是异步清0，使用反馈清0法构成加法计数器的方法与7490相同，即遇M清
0。
构成减法计数器时，使用0和后面M-1个状态构成计数循环，遇10-M状态清0。
4.1.1 触发器级电路分析
要确定一个用触发器构成的同步时序电路的功能，通常需要经过以下几个分析步骤：
①根据给定电路写出输出方程组、激励方程组和次态方程组；
②根据上述三个方程组列出电路的状态表；
③根据状态表画出电路的状态图，必要时还可画出电路的工作波形；
④根据状态图（或状态表、工作波形）确定电路的逻辑功能。
4.2 触发器级同步时序电路设计
(1) 导出原始状态图或状态表。
(2) 状态化简。
（3）状态分配。
(4) 触发器选型。
(5) 导出输出和激励函数表达式。
(6) 检查多余状态，打破无效循环。
(7) 画电路图。
4.3.2 基于移位寄存器的电路设计
用MSI移位寄存器作为存储器件设计同步时序逻辑电路时，其步骤也与前面介绍的触
发器级电路设计基本相同，不同之处主要在于以下两个方面：
①当移位寄存器模块的状态数不少于原始状态表的状态数时，不必进行状态化简。
这不仅没有增加硬件成本，而且可以保持原始状态表中各个状态的清晰含义。
②状态分配时要充分考虑到移位寄存器模块的状态变化规律，尽量使用移位寄存器的
移位功能实现电路的状态转换，以减少辅助器件的数目。