第8章 逻辑电路 习题解答
数字电路习题及解答(触发器及时序逻辑电路)
1第8章 触发器和时序逻辑电路——基本习题解答8.4如果D 触发器外接一个异或门，则可把D 触发器转换成T 触发器，试画出其逻辑图。
解：Q n +1=D=T ⊕Q n 故D =T ⊕Q n 如题8.4图所示。
题8.4.图8.5试用T 触发器和门电路分别构成D 触发器和JK 触发器。
解：（1）T 触发器构成D 触发器Q n +1=D =T ⊕Q n ∴T =D ⊕Q n 如题8.5（a ）图所示。
题8.5（a ）图（2）T 触发器构成JK 触发器Q n +1=n n n n Q K Q J Q T Q T +=+=T ⊕Q n ∴T =n n n n n KQ Q J Q Q K Q J +=⊕+)(如题8.5（b ）图所示。
题8.5（b ）图8.6逻辑电路如题8.6图（a ）所示，设初始状态Q 1=Q 2=0，试画出Q 1和Q 2端的输出波形。
时钟脉冲C 的波形如题8.6图（b ）所示，如果时钟频率是4000Hz ，那么Q 1和Q 2波形的频率各为多少？题8.6图（a ） 题8.6图（b ）解：JK 触发器构成了T ′触发器，逻辑电路为异步加法计数，Q 1和Q 2端的输出波形如题CP228.6图（c ）所示。
Q 1输出波形为CP 脉冲的二分频，Q 2输出波形为CP 脉冲的四分频。
如果CP 脉冲频率为4000Hz ，则Q 1波形的频率是2000Hz ；Q 2波形的频率是1000Hz 。
题8.6图（c ）8.8试列出题8.8图所示计数器的状态表，从而说明它是一个几进制计数器。
题8.8图解：F 0：J 0=21Q Q ，K 0=1F 1：J 1=Q 0，K 1=20=Q 0+Q 2 F 2：QJ 2=K 2=1假设初态均为0，分析结果如题8.8图（a ）所示，Q 2Q 1Q 0经历了000-001-010-011-100-101-110七种状态，因此构成七进制异步加法计数器。
题8.8图（a ）8.9试用主从型JK 触发器组成两位二进制减法计数器，即输出状态为“11”、“10”、“01”、Q Q Q3“00”。
课后习题答案第8章_存储器和可编程逻辑器件
第8章半导体存储器和可编程逻辑器件8-1存储器按读写功能以及信息的可保存性分别分为哪几类？并简述各自的特点。
解答：存储器按读写功能可分为只读存储器（ROM）和随机存储器（RAM）。
随机存取存储器在工作过程中，既可从其任意单元读出信息，又可以把外部信息写入任意单元。
因此，它具有读、写方便的优点，但由于具有易失性，所以不利于数据的长期保存。
只读存储器在正常工作时其存储的数据固定不变，只能读出，不能随时写入。
ROM为非易失性器件，当器件断电时，所存储的数据不会丢失。
存储器按信息的可保存性可分为易失性存储器和非易失性存储器。
易失性存储器在系统关闭时会失去存储的信息，它需要持续的电源供应以维持数据。
非易失存储器在系统关闭或无电源供应时仍能保持数据信息。
8-2什么是SRAM？什么是DRAM？它们在工作原理、电路结构和读/写操作上有何特点？解答：SRAM（Static Random Access Memory）为静态随机存储器，其存储单元是在静态触发器的基础上附加控制电路构成的。
DRAM（Dynamic Random Access Memory）为动态随机存储器，常利用MOS管栅极电容的电荷存储效应来组成动态存储器，为了避免存储信息的丢失，必须定时地对电路进行动态刷新。
SRAM的数据由触发器记忆，只要不断电，数据就能保存，但其存储单元所用的管子数目多，因此功耗大，集成度受到限制。
DRAM一般采用MOS管的栅极电容来存储信息，由于电荷保存时间有限，为避免存储数据的丢失，必须由刷新电路定期刷新，但其存储单元所用的管子数目少，因此功耗小，集成度高。
SRAM速度非常快，但其价格较贵；DRAM的速度比SRAM慢，不过它比ROM 快。
8-3若RAM的存储矩阵为256字⨯4位，试问其地址线和数据线各为多少条？解答：存储矩阵为256字⨯4位的RAM地址线为8根，数据线为4根。
8-4某仪器的存储器有16位地址线，8位数据线，试计算其最大存储容量是多少？解答：最大存储容量为216⨯8=524288=512k bit（位）8-5用多少片256⨯4位的RAM可以组成一片2K⨯8位的RAM？试画出其逻辑图。
电子技术习题解答第章触发器和时序逻辑电路及其应用习题解答
第8章 触发器和时序逻辑电路及其应用习题解答8.1 已知基本RS 触发器的两输入端D S 和D R 的波形如图8-33所示，试画出当基本RS 触发器初始状态分别为0和1两种情况下，输出端Ｑ的波形图。
图8-33 习题8.1图解：根据基本RS 触发器的真值表可得：初始状态为0和1两种情况下，Ｑ的输出波形分别如下图所示：习题8.1输出端Ｑ的波形图8.2 已知同步RS 触发器的初态为0，当S 、R 和CP 的波形如图8-34所示时，试画出输出端Ｑ的波形图。
图8-34 题8.2图解：根据同步RS 触发器的真值表可得：初始状态为0时，Ｑ的输出波形分别如下图所示：习题8.2输出端Ｑ的波形图8.3 已知主从JK触发器的输入端CP、J和K的波形如图8-35所示，试画出触发器初始状态分别为0时，输出端Ｑ的波形图。
图8-35 习题8.3图解：根据主从JK触发器的真值表可得：初始状态为0情况下，Ｑ的输出波形分别如下图所示：习题8.3输出端Ｑ的波形图8.4 已知各触发器和它的输入脉冲CP的波形如图8-36所示，当各触发器初始状态均为1时，试画出各触发器输出Ｑ端和Q端的波形。
图8-36 习题8.4图解：根据逻辑图及触发器的真值表或特性方程，且将驱动方程代入特性方程可得状态方程。
即：（a ）J ＝K ＝1；Ｑn ＋1＝n Ｑ，上升沿触发 （ｂ）J ＝K ＝1；Ｑn ＋1＝n Ｑ， 下降沿触发 （ｃ）K ＝0，J ＝1；Ｑn ＋1＝J n Ｑ＋K Ｑn ＝1，上升沿触发 （ｄ）K ＝1，J ＝n Ｑ；Ｑn ＋1＝J n Ｑ＋K Ｑn ＝n Ｑn Ｑ＋０·Ｑn ＝n Ｑ，上升沿触发 （ｅ）K ＝Ｑn ，J ＝n Ｑ；Ｑn ＋1＝J n Ｑ＋K Ｑn ＝n Ｑn Ｑ＋０＝n Ｑ，上升沿触发 （ｆ）K ＝Ｑn ，J ＝n Ｑ；Ｑn ＋1＝J n Ｑ＋K Ｑn ＝n Ｑn Ｑ＋０＝n Ｑ，下降沿触发， 再根据边沿触发器的触发翻转时刻，可得当初始状态为1时，各个电路输出端Ｑ的波形分别如图（a ）、（b ）、（c ）、（d ）、（e ）和（f ）所示，其中具有计数功能的是：（a ）、（b ）、（d ）、（e ）和（f ）。
数字电子技术第8章存储器与可编程逻辑器件习题及答案
第8章存储器与可编程逻辑器件8.1存储器概述自测练习1．存储器中可以保存的最小数据单位是（）。
（a）位（b）字节（c）字2．指出下列存储器各有多少个基本存储单元？多少存储单元？多少字？字长多少？（a） 2K×8位（）（）（）（）（b） 256×2位（）（）（）（）（c） 1M×4位（）（）（）（）3．ROM是（）存储器。
（a）非易失性（b）易失性（c）读/写（d）以字节组织的4．数据通过（）存储在存储器中。
（a）读操作（b）启动操作（c）写操作（d）寻址操作5．RAM给定地址中存储的数据在（）情况下会丢失。
（a）电源关闭（b）数据从该地址读出（c）在该地址写入数据（d）答案（a）和（c）6．具有256个地址的存储器有（ ）地址线。
（a）２５６条（b）６条（c）8条（d）16条7．可以存储２５６字节数据的存储容量是（ ）。
（a）２５６×１位（b）２５６×８位（c）１Ｋ×４位 （d）２Ｋ×１位答案：1．a2．（a）2048×8；2048；2048；8（b）512；256；256；2（c）1024×1024×4；1024×1024；1024×1024；43．a4．c5．d6．c7．b8.2随机存取存储器（RAM）自测练习1.动态存储器（DRAM）存储单元是利用（）存储信息的，静态存储器（SRAM）存储单元是利用（）存储信息的。
2.为了不丢失信息，DRAM必须定期进行（）操作。
3.半导体存储器按读、写功能可分成（）和（）两大类。
4.RAM电路通常由（）、（）和（）三部分组成。
5.6116RAM有（）根地址线，（）根数据线，其存储容量为（）位。
答案：1．栅极电容，触发器2．刷新3．只读存储器，读/写存储器4．地址译码，存储矩阵，读/写控制电路5．11，8，2K×8位8.3 只读存储器（ROM）自测练习1．ROM可分为（）、（）、（）和（）几种类型。
基础电子技术 习题解答 第8章 组合数字电路习题解答
第8章组合数字电路习题解答【8-1】分析图8-1所示电路的逻辑功能，写出输出的逻辑表达式，列出真值表，说明其逻辑功能。
A B &&&&&&&CY图8-1 题8-1电路图解：(0,3,5,6)Y ABC ABC ABC ABC m A B C=+++==⊕⊕∑真值表见表8.1表8.1Y C B A 10001000010011100101110111111000根据真值表可以判断该电路是三变量异或非电路。
【8-2】逻辑电路如图8-2所示：1．写出输出S 、C 、P 、L 的逻辑函数表达式；2．当取S 和C 作为电路的输出时，此电路的逻辑功能是什么？=1&&1&&11&1XYZSC P L图8-2 题8-2电路图解：1．S=X Y Z ⊕⊕C =()X Y Z YZ XY XZ YZ ⊕+=++ P =Y Z ⊕ L =YZ2．当取S 和C 作为电路的输出时，此电路为全加器。
【8-3】 图8-3为由三个全加器构成的电路，试写出其输出F 1，F 2，F 3，F 4的表达式。
A iB iC i-1S i C iA iB iC S i C iA iB iC i-1S i C iX YZ12F 3F 4i-1图8-3 题8-3电路图解：F 1=X Y Z ⊕⊕ 2()F X Y Z =⊕⋅3F XY Z =⊕ 4F XYZ =【8-4】图8-4为集成4位全加器74LS283和或非门构成的电路，已知输入DCBA 为BCD8421码，写出B 2 B 1的表达式，并列表说明输出''''A B C D 为何种编码？A 3A 2A 1A 0S 3 S 2S 1 S 0C 0C 4D' C' B' A'74LS283D C B AB 3 B 2B 1B 041>1>1>图8-4 题8-4电路图解：21B B D B A D C D CB CA ==++++=++若输入DCBA 为BCD8421码，列表可知D 'C 'B 'A '为BCD2421码。
数字逻辑电路习题 答案
数字逻辑电路习题答案数字逻辑电路是计算机科学中的一门重要课程，它研究的是数字电路的设计和分析。
在学习数字逻辑电路的过程中，习题是不可或缺的一部分，通过解答习题可以加深对知识的理解和掌握。
下面是一些数字逻辑电路习题的答案，希望对大家的学习有所帮助。
1. 简化以下布尔表达式：F = (A + B)(A + C)(B + C)答案：F = A + B + C解析：根据布尔代数的定律，可以使用分配律将上述布尔表达式简化。
首先，使用分配律展开(A + B)(A + C)，得到AA + AC + BA + BC。
然后，再次使用分配律展开AA + AC，得到A(A + C)。
最后，合并同类项，得到F = A + B + C。
2. 设计一个4位全加器电路，并给出其真值表。
答案：4位全加器电路如下所示：输入：A3, A2, A1, A0, B3, B2, B1, B0, Cin输出：S3, S2, S1, S0, Cout其中，A3和B3是最高位输入，S3是最高位输出，Cin是进位输入，Cout是进位输出。
真值表如下所示：A3 A2 A1 A0 B3 B2 B1 B0 Cin | S3 S2 S1 S0 Cout---------------------------------------------0 0 0 0 0 0 0 0 0 | 0 0 0 0 00 0 0 0 0 0 0 0 1 | 0 0 0 1 0...1 1 1 1 1 1 1 1 1 | 1 1 1 0 13. 给定一个4位二进制数，设计一个电路，将其加1。
答案：将4位二进制数与1111进行异或运算即可。
解析：异或运算的性质之一是，一个数与另一个数进行异或运算两次，结果不变。
因此，将4位二进制数与1111进行异或运算两次，即可得到将其加1的结果。
4. 设计一个3位比较器电路，比较两个3位二进制数的大小，并给出其真值表。
答案：3位比较器电路如下所示：输入：A2, A1, A0, B2, B1, B0输出：A>B, A<B, A=B其中，A>B表示A大于B，A<B表示A小于B，A=B表示A等于B。
第8章 组合逻辑电路习题解答
Y = BCD + ACD + ABD + ABC = BCD ⋅ ACD ⋅ ABD ⋅ ABC
全部用二输入端与非门实现：
Y = BCD + ACD + ABD + ABC
= CD ⋅ AB + BD ⋅ AC = CD ⋅ AB ⋅ BD ⋅ AC = CD ⋅ AB ⋅ BD ⋅ AC
8.5 根据下列各逻辑式，画出逻辑图。 （1）Y=(A+B)C；（2）Y=AB+BC；（3）Y=(A+B)(A+C)；（4）Y=A+BC；（5）Y=A(A+B)+BC
第 8 章 组合逻辑电路
201
8.6 用与非门组成下列逻辑门： （1）与门 Y=ABC； （2）或门 Y=A+B+C； （3）非门 Y = A ； （4）与或门 Y=ABC+DEF； （5）或非门 Y = A + B + C 。
204
第 8 章 组合逻辑电路
8.11 试写出题 8.11 图各逻辑电路图的逻辑表达式。
题 8.11 图
图（a） F = A ⋅ B ⋅ C ⋅ D = A ⋅ B ⋅ C + D 图（b） A + B ⋅ ( A + B) = A + B + B + C = A + B + B ⋅ C 图（c） F = A ⋅ B ⋅ A ⋅ B = AB + BA
题 8.2 图
8.3 某门的两个输入变量 A、B 的状态波形如题 8.3 图所示。试画出与门输出变量 Y1 的
200
第 8 章 组合逻辑电路
组合逻辑电路习题解答
自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。
输入输出均为低电平有效。
当输入7I 6I 5I …0I 为时，输出2Y 1Y 0Y 为 010 。
4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。
9．多位加法器采用超前进位的目的是简化电路结构 × 。
（√，× ） 10．组合逻辑电路中的冒险是由于 引起的。
A ．电路未达到最简 B ．电路有多个输出 C ．电路中的时延 D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？A ．在输出级加正取样脉冲B ．在输入级加正取样脉冲C ．在输出级加负取样脉冲D ．在输入级加负取样脉冲 12．当二输入与非门输入为 变化时，输出可能有竞争冒险。
A ．01→10B ．00→10C ．10→11D ．11→01 13．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。
A ．011 B ．100 C ．101 D ．010 14．数据分配器和 有着相同的基本电路结构形式。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第八章习题参考答案8-1 对应图8-47所示的各种情况，分别画出F的波形。
a）b）c）d)图8-47 题8-1图解各输出F的波形如题8=1解图所示。
（a）（b）8-2 如果“与”门的两个输入端中，A 为信号输入端，B 为控制端。
设A 的信号波形如图8-48所示，当控制端B=1和B=0两种状态时，试画出输出波形。
如果是“与非”门、“或”门、“或非”门则又如何？分别画出输出波形，最后总结上述四种门电路的控制作用。
图8-48 题8-2图解 各种门电路的输出波形如图5－4所示。
它们的控制作用分别为：（1） 与门：控制端B 为高电平时，输出为A 信号； 控制端B为低电平时，输出为低电平。
（2） 与非门：控制端B 为高电平时，输出为A 信号； 控制端B 为低电平时，输出为高电平。
（3） 或门：控制端B 为高电平时，输出为高电平； 控制端B 为低电平时，输出为A 信号。
（c ） （d ）题8=1解图图5－4 习题5－2的解图与 门 与非门 或 门 或非门（4）或非门：控制端B为高电平时，输出为低电平；控制端B为低电平时，输出为A信号。
8-3 对应图8-49所示的电路及输入信号波形，分别画出F1、F2、F3、F4的波形。
a) b) c) d)e)图8-49 题8-3图解各电路的输出波形题8-3解图所示。
（a）（b）8-4 化简下列逻辑函数（方法不限）1）D D C C A B A F +++=2）D C A D C A D C B D)C D (C A F ++++= 3）D BD C A C BD)B A ()D B A (F +++++= 4）E D C A E D B DE C A D C B A F +++=解 1）DC A BD C A B A D C C A B A DD C C A B A F +++=+++=+++=+++=（反复利用吸收率）（c ）题8-3解图（d ）2）DC D C D C B D C D C D C A D C A D C B D C A D C A DC AD C A D C B D)C D (C A F +=++=++++=++++=（合并同类项）或DC D C D C A D C B D C D C DC AD C A D C B D)C D (C A F +=+++=++++=3）BDC A C BD C B A D AB D BD C A C BD C B A D B A DBD C A C BD)B A ()D B A (F ++++=++++++=+++++= 再利用卡诺图，如题8-4解图（a ）所示。
ABCD0001111000011110111111111111题8-4解图（a ）C AD AB F ++=或CA D AB BD)B (C AD AB BD C A C BD A C ABD C B A D AB BD C A )A (A C BD C B A D AB DBD C A C BD C B A D B A D BD C A C BD)B A ()D B A (F ++=+++=+++++=+++++=++++++=+++++=4）ED BE C A E D B E C A E D C B A DE C B A ED BE C A )E D(E C B A E D C A E D B DE C A D C B AF +=+++=+++=+++=8-5 证明下列逻辑恒等式（方法不限）。
1）B A B A B B A +=++2）C B AB )D D)(B )(B C (A +=+++ 3）1)C B D B )(A C (B D C )C B (A =+++++4）D B D B C A C A D C B A ABCD D C B A D C B A +++=+++ 5）D C D C B A D AC D C B D)(C A ⊕=+++⊕ 证明：1）B A B B A B A B B A +=+=++ 2）CB AB DC BD C B C B ABD D AB AB )D D)(B C C B AD AB ()D D)(B )(B C (A +=+++++=++++=+++3）1C BD C B A D C C B A CB DC B AD C C B A )C BD B )(A C (B D C )C B (A =++++++=+++++=+++++4）左边右边=+++=++++=+++=ABCD D C B A D C B A D C B A )D B )(D B )()(C A (D B D B C A C A C A5）DC D C )B A B A (D C D C B A D AC D C B D C A D C A DC B AD AC D C B D)(C A ⊕=+++=++++=+++⊕8-6 用卡诺图化简法将下列函数化为最简“与或”形式。
1）D C A D C A C B A D C ABD ABC F +++++= 2）D C BC C A B A F +++= 3）ABC B A C B B A F ++++= 4）C B AC B A F ++=5）BD C D A B A C B A F ++++= 6）∑=)765210()C B,F(A,，，，，， 7）∑=)7531()C B,F(A,，，， 8）∑=)741()C B,F(A,，，9）∑=)14,11,10,9,865,3210()D C,B,F(A,，，，，，10）∑=)14,12,10,9,85210()D C,B,F(A,，，，，解 1）D A F += 2）D C B A F ++=题8-6-1)卡诺图 题8-6-2)卡诺图3） F ＝1 4）AC B A F +=题8-6-3)卡诺图 题8-6-4)卡诺图5）D C B F ++= 6）C B AC B A F ++=ABCD00011110000111101111111111111A BC 000111100111111111题8-6-5)卡诺图 题8-6-6)卡诺图7）C F = 8）ABC C B A C B A F ++=题8-6-7)卡诺图 题8-6-8)卡诺图9）D C D C A B F ++= 10）D C A C B A D A D B F +++=题8-6-9)卡诺图 题8-6-10)卡诺图8-7 写出图8-50所示各电路的最简逻辑函数表达式。
图A BC 00011110011111A BC 0001111001111ABCD000111100001111011111111111ABCD0001111000011110111111111a ） b) 图8-50 题8-7图解：（a ）各门输出端逻辑表达式分别为b a G ⊕=1c G G •=12 ab G =3bca cb a abc b a b a ab c b a ab ab c b a G G F ++=•++=•⊕+=••⊕==)(321bc a c b a c ab abc +++=利用卡诺图化简上式，见图5－9，得ca bc ab F ++=1 c b a F ⊕⊕=2（b ）各门输出端逻辑表达式为 B A F =1 32ABF F =（a ） （b ）题8-7中各门输出端表示图题8-7（a ）的卡诺图ABF F =3ABB A ABF AB B A ABF ABF AB B A ABF ABF AB B A F F F F +=++=++=••==3218-8 写出图8-51所示各电路的最简“与-或”表达式，列出真值表并说明各电路的逻辑功能。
解 设电路中各门的输出端表示如题8-8中各门输出端表示图所示。
（a ）写出逻辑表达式并化简：AB 1=FB F =2 A 3=F(a) (b)图8-51题8-8图=1=111＆F 1F 2B A F F 324==FA F =+===B A AB B A AB F F 415⊙BB A B A AB F F ⊕=+==5列写逻辑真值表见题8-8（a ）的真值表。
该电路的逻辑功能为“异或”：当输入A 、B 相同时， 输出F 为0；当输入A 、B 相异时，输出F 为1。
（b ）写出逻辑表达式并化简： B A B A F 3+=ABCC B A C B A C B A C F C F C B A C F F 3332+++=+=⊕⊕=⊕=（已是最简逻辑表达式）BC A C B A CF AB F F 341=+==用卡诺图化简F 1：题8-8（b ）的卡诺图BC AC AB F 1++=8-9 在输入端只给出原变量没有反变量的条件下，用“与非”门和“非”门设计实现A B F 0 0 0 1 1 0 1 10 1 1 0=1=111＆F 1F 2F 3F 4题8-8（a ）的真值表题8-8中各门输出端表示图（a ） （b ）A BC 00011110011111下列函数的组合电路：1）F =CBCADCABA+++2）F(A、B、C、D)=∑(1，5，6，7，12，13，14) 3）ACBCABF++=4）BC)CBB)(AA(F+++=5）BCACBACABF++=6）BC)BABA(BCAF+++=解1）对上述逻辑表达式用摩根律进行变换：CBCADCABACBCADCABAF•••=+++=由逻辑表达式画出逻辑电路图题8-9（1）逻辑电路图所示。
2）利用卡诺图对表达式进行化简，题8-9（2）的卡诺图，得DBCBCACABDCAF+++=用与非门实现，对上式进行变换DBCBCACABDCAF•••=得到的逻辑电路如题8-9（2）的逻辑电路所示。
题8-9（1）逻辑电路图3）AC B C AB AC B C AB F ⋅⋅=++= 逻辑电路如题8-9（3）的逻辑电路所示。
题8-9（3）的逻辑电路4）CBA CB AC B A C B ABC C B A BC )C B B)(A A (F ⋅⋅=++=++=+++=+++=逻辑电路如题8-9（4）的逻辑电路所示。
题8-9（4）的逻辑电路5）BCA CB AC AB BC A C B A C AB F ⋅⋅=++= 逻辑电路如题8-9（5）的逻辑电路所示。
题8-9（5）的逻辑电路题8-9（2）的卡诺图题8-9（2）的逻辑电路A BCFFBC6）CA B A C A B A B A BC A BC B A B A BC A BC B A B A BC A F ⋅=+=++=++++=+++=逻辑电路如题8-9（6）的逻辑电路所示。
题8-9（6）的逻辑电路8-10 有三台炼钢炉，它们的工作信号为A 、B 、C 。