信号完整性测试2
15
2020/9/20
眼图模板（MASK）的定义
16
2020/9/20
为什么要测试眼图
▪ 眼图是高速信号质量的最直接反映 ▪ 眼图的好坏和信号传输的误码率相关 ▪ 眼图是信号测试分析的最常用手段 ▪ MASK 可以直接反映您设计的系统是否“PASS”
17
2020/9/20
眼睛张开是否就表示信号传输没有问题？
1trigger can initiate the real-time sampling of the entire record length
Data
Minimum time between real-time sampled points is determined by the fastest sample rate the realtime scope is capable of. 40GSamples/sec results in 25ps between sampled points.**
voltage
time
▪ A realtime scope does not require a separate signal to trigger: the signal under test can act as the trigger for initiating fast real-time sampling to acquire a waveform.
抖动直接减小了逻辑数字系统的建立保持时间的余量， 严重的影响逻辑运作。
有些情况，尤其以计算机行业应用为多（因不能有足够的空间进行EMI控制），使用一低频 信号调制其高速时钟，在频谱上的效果是使其能量被扩散， 从而减小EMI干扰。在时域上效 果是时钟的周期性抖动，其抖动波形正是调制信号。
传统的并行式数据通信，即多通道数据与时钟分别传送，往往因为PCB阻抗不匹配，传输路 径不一致而产生建立与保持时间违反。当速度增加的时候，准确控制传输时延显得异常的困 难，今天新颖的数据通信都已经是串行了， 不单只使用一对差分线来传送数据，以减低信 号EMI的干扰，更往往将时钟嵌入在数据中， 而接收端则使用CDR从数据中恢复时钟出来 。 所以，若数据的抖动过大，频率过高，接收端的CDR将无法恢复时钟而导致误码。 所以 需要控制系统的时钟与输出的数据抖动。
24
2020/9/20
如何得到张开的眼图
▪ 走线长度
– 短走线并非始终能够满足.短走线意 味低损耗.
▪ 走线宽度
– 宽走线可以降低趋肤效应.
▪ 减小板材的介电常数
– 即降低介电损耗(Dielectric Loss), 但将增加成本.
▪ 信号预加重和均衡处理
– 通过对跳变位预加重(Pre-Emphasis) 处理补偿线路上因信号跳变产生的 针对高频分量的损耗，需要器件支 持。
– **Maximum resolution is higher through interpolation
19
2020/9/20
眼图测试分类：等效采样模式
Data
voltage
Pattern Sync
Precision variable delay
time
Minimum time between equivalent-time sampled points on high bandwidth 8000 scope can be adjusted to fractions of a picosecond
▪ 抖动测量: Rj/Dj分离,BER, 250个连续周期的Median-Max Outlier Jitter,BER=10-12 时的眼睛睁开度, TIE, PLL TIE,抖动趋势, 抖动频 谱,Bath-Tub曲线
▪ PCI-Ex模板与参数通过失败 检验
PCI-E物理层信号完整性测试小结
▪ 了解PCI-E 测试规范
radians）
27
2020/9/20
抖动 ABC – 抖动 vs 漂移
快过10Hz的偏离为 : 抖动 Jitter 慢过10Hz的偏离为: 漂移 Wander
参考: ITU-T Recommendation G.810 (08/96) “Definitions and Terminology for Synchronization Networks”
20
2020/9/20
眼图测试分类：等效眼图的生成
voltage
time Clock
Precision variable delay
Data
Mask test
Eye patterns are the common result of clock-triggering in Equivalent time sampling: vectors are not drawn since adjacent samples can jump from logical 1 to 0 frequently
–PCI-E 1.0/1.1/2.0
▪ 选择合适的测试点
–Tx,Rx
▪ 选择合适的测试连接
–探头直接连接，测试夹具连接
▪ 选择合适的测试仪器
–带宽，采样率，采集内存
▪ 选择测试软件
–PCI-SIG提供，测试仪器公司提供
▪ PCI-E信号完整性分析方法
–眼图分析，抖动分析，误码分析
5
2020/9/20
茶歇和Q/A
6
2020/9/20
高速电路信号完整性测试，调试和验证
高速眼图和抖动测试与分析
7
2020/9/20
内容
▪ 什么是眼图 ▪ 眼图测试和分析的重要性 ▪ 眼图测试和分析方法 ▪ 眼图测试和分析对测试设备的要求 ▪ 常见眼图反应的信号问题 ▪ 抖动的定义 ▪ 抖动的基本术语 ▪ 传统的测试方法 ▪ 抖动的高级术语 ▪ 高级抖动测试和分析方法 ▪ 通过抖动分析定位电路故障根源
–需要使用6GHz或以上带 宽的示波器
–运行PCI-Ex的一致性测 试软件
3
2020/9/20
PCI-E测试结果
4
2020/9/20
▪ 时间测量: 眼宽, 上升/下降 时间, UI, 数据率,差分对时 延偏差
▪ 幅度测量: 眼高, 差分输出 电压, 高幅度, 低幅度, 共 模AC与DC电
▪ 压, 预加重幅度等
Tx + +
path
--
12
2020/9/20
+ -
Small differences in levels being measured
眼图和信号传输质量
▪ 更大的眼睛意味着更多的信号幅度和 时间的余量
▪ 更大的眼睛系统可靠性更好 ▪ 眼图过窄意味着信号的抖动过大，误
码率上升 ▪ 眼图中心点
13
2020/9/20
25
2020/9/20
抖动 ABC – 什么是抖动?
定义: “信号的某特定时刻从其理想时间位置上的短期偏离为 抖动”
参考: Bell Communications Research, Inc (Bellcore), “Synchrouous Optical Network (SONET) Transport Systems: Common Generic Criteria, TR-253-CORE”, Issue 2, Rev No. 1, December 1997
28
2020/9/20
抖动 vs 相位 vs 频率
29
2020/9/20
为何抖动是问题?
在同步系统如SDH, 传输时钟的抖动影响子系统的同步, 过大的抖动直接造成误码, 或减低了 信号的消光比ER (等同电信号的信噪比SNR)。所以ITU-T, Bellcore, ANSI都制定模板Mask 来检定眼图是否拥有过大的抖动，以及测量传输时钟的抖动漂移。
▪ Crossing Percent, Duty Cycle Distortion, Noisepk-pk, NoiseRMS, SNR
▪ 高速光眼图测试中的项目
–4Extinction Ratio = PTopmean /PBasemean –4Quality Factor = (PTopmean-
A trigger is required for EACH sampled point in the high bandwidth equivalent-time 8000 scope
▪ An equivalent-time 8000 series sampling oscilloscope requires a trigger signal: this is generally a user-supplied clock, a recovered clock, or a pattern sync signal synchronous to the signal.
▪ 采样示波器的CLK选择
–用户DUT提供的时钟作为外触发 –直接从数据中恢复时钟（需要硬件时钟恢复CDR）
▪ 实时示波器的时钟选择
–不需附加时钟作为触发信号，通过内嵌软件CDR恢复软件时钟，生 成眼图
23
2020/9/20
思考题
–对于一个1.25G的并行LVDS信号，如何测试眼图？ –对于下图中的5Gbps串行信号，如何测试眼图，哪一类仪器合适？ –在高速电路设计中，如何获得张开的眼图？
眼图参数
14
2020/9/20
眼图测试项目
▪ Jitter RMS = TCross1sigma
▪ Jitter Pk-Pk = TCross1pk-pk
信号完整性测试
信号完整性测试硬件电路测试中非常重要的一项是信号完整性测试，特别是对于高速信号，信号完整性测试尤为关键。
完整性的测试手段种类繁多，有频域，也有时域的，还有一些综合性的手段，比如误码测试。
不管是哪一种测试手段，都存在这样那样的局限性，它们都只是针对某些特定的场景或者应用而使用。
只有选择合适测试方法，才可以更好地评估产品特性。
本文将讲解常用的一些测试方法和使用的仪器。
一、波形测试使用示波器进行波形测试，这是信号完整性测试中最常用的评估方法。
主要测试波形幅度、边沿和毛刺等，通过测试波形的参数，可以看出幅度、边沿时间等是否满足器件接口电平的要求，有没有存在信号毛刺等。
波形测试也要遵循一些要求，比如选择合适的示波器、测试探头以及制作好测试附件，才能够得到准确的信号。
下图是DDR在不同端接电阻下的波形。
常见的示波器厂商有是德科技、泰克、力科、罗德与施瓦茨、鼎阳等等。
二、时序测试现在器件的工作速率越来越快，时序容限越来越小，时序问题导致产品不稳定是非常常见的，因此时序测试是非常必要的。
一般，信号的时序测试是测量建立时间和保持时间，也有的时候测试不同信号网络之间的偏移，或者测量不同电源网络的上电时序。
测试时序基本都是采用的示波器测试，通常需要至少两通道的示波器和两个示波器探头（或者同轴线缆）。
下图是测量的就是保持时间：三、眼图测试眼图测试是常用的测试手段，特别是对于有规范要求的接口，比如USB、Ethernet、PCIE、HDMI和光接口等。
测试眼图的设备主要是实时示波器或者采样示波器。
一般在示波器中配合以眼图模板就可以判断设计是否满足具体总线的要求。
下图是示波器测试的一个眼图：四、抖动测试抖动测试现在越来越受到重视，常见的都是采用示波器上的软件进行抖动测试，如是德科技示波器上的EZJIT。
通过软件处理，分离出各个分量，比如总体抖动（TJ）、随机抖动（RJ）和固有抖动（DJ）以及固有抖动中的各个分量。
对于这种测试，选择的示波器，长存储和高速采样是必要条件，比如2M以上的存储器，20GSa/s的采样速率。
【信号完整性测试】—频域测试(频谱、频域阻抗、传输线损耗)、误码测试 及 设备仪器
【信号完整性测试】—频域测试（频谱、频域阻抗、传输线损耗）、误码测试及设备仪器概述信号完整性设计，在电路板设计过程中备受重视。
熟悉各类测试方法的特性，按照测试对象的特征和需求，选用合适些测试方法，对于选择方案，验证效果能够大大提高效率。
上篇，我们介绍了时域测试，其中涵盖波形测试、眼图测试、抖动测试、TDR测试、时序测试。
频域测试本篇，我们进一步介绍频域测试（频谱测试、频域阻抗测试、传输线损耗测试）、误码测试。
01频谱测试在开发前期，产品的测试应用较少。
然而在后期的系统测试，许多产品必须经历测试过程（如EMC的试验）。
通过测试发现一些超标的频点，再使用近场扫描仪（核心仪器频谱仪）。
egEMC Scanner分析电路板上具体的区域频谱超标，从而排查超标的原因。
这类设备通常较昂贵，一遍机构都不具备条件。
因此常规情况下都是在设计前期考虑做好匹配和屏蔽，规避后期测试的结果不达标。
02频域阻抗测试目前有许多标准接口如E1（欧洲）/T1（北美）等，目的在于避免太多的能力反射；需要进行较好的匹配，同时在微波或者射频，互相对接，阻抗都有所要求。
通常情况下，需要进行频域的阻抗测试，阻抗测试常用网络分析仪（Network Analyzer），单端输入端口简单，差分输入端口，较为复杂，需要巴伦进行差分和单端转换。
03传输线损耗测试⏹主要针对长的电路板走线、线缆等，传输距离较远，⏹进行高速信号传输、频域的串扰等，均可以通过网络分析仪来测试。
因此，对于PCB的差分信号或者双绞线，可以使用巴伦进行差分转换单端，或者使用4端口网络分析仪来测试。
误码测试误码测试通常是系统测试，使用误码仪、部分软件都可以完成测试。
或通过两台PC，使用软件，测试连接两台PC间的网络误码情况。
误码测试能够对数据的每一位进行测试，相比其它仪器（如示波器）只是部分时间开展采样，剩下大部分时间都在等待。
容易遗漏细节。
尤其是低误码率的设备，误码测试需要耗费大量时间，有时耗时一整天，或者几天。
信号完整性分析与测试
信号完整性分析与测试信号完整性问题涉及的知识面比较广，我通过这个短期的学习，对信号完整性有了一个初步的认识，本文只是简单介绍和总结了几种常见现象，并对一些常用的测试手段做了相应总结。
本文还有很多不足，欢迎各位帮助补充，谢谢！梁全贵2011年9月16日目录第1章什么是信号完整性 ----------------------------------------------------------------------------------- 3第2章轨道塌陷------------------------------------------------------------------------------------------------ 5第3章信号上升时间与带宽 -------------------------------------------------------------------------------- 6第4章地弹 ------------------------------------------------------------------------------------------------------ 8第5章阻抗与特性阻抗 -------------------------------------------------------------------------------------- 95.1 阻抗 ---------------------------------------------------------------------------------------------------- 95.2 特性阻抗 ---------------------------------------------------------------------------------------------- 9第6章反射 ----------------------------------------------------------------------------------------------------- 116.1 反射的定义------------------------------------------------------------------------------------------- 116.2 反射的测试方法 ------------------------------------------------------------------------------------ 126.3 TDR曲线映射着传输线的各点----------------------------------------------------------------- 126.4 TDR探头选择--------------------------------------------------------------------------------------- 13第7章振铃 ----------------------------------------------------------------------------------------------------- 14第8章串扰 ----------------------------------------------------------------------------------------------------- 168.1 串扰的定义------------------------------------------------------------------------------------------- 168.2 观测串扰---------------------------------------------------------------------------------------------- 16第9章信号质量----------------------------------------------------------------------------------------------- 189.1 常见的信号质量问题 ------------------------------------------------------------------------------ 18第10章信号完整性测试 ------------------------------------------------------------------------------------- 2110.1 波形测试 -------------------------------------------------------------------------------------------- 2110.2 眼图测试 -------------------------------------------------------------------------------------------- 2110.3 抖动测试 -------------------------------------------------------------------------------------------- 2310.3.1 抖动的定义 --------------------------------------------------------------------------------- 2310.3.2 抖动的成因 --------------------------------------------------------------------------------- 2310.3.3 抖动测试 ------------------------------------------------------------------------------------ 2310.3.4 典型的抖动测试工具：------------------------------------------------------------------ 2410.4 TDR测试 ------------------------------------------------------------------------------------------- 2410.5 频谱测试 -------------------------------------------------------------------------------------------- 2510.6 频域阻抗测试-------------------------------------------------------------------------------------- 2510.7 误码测试 -------------------------------------------------------------------------------------------- 2510.8 示波器选择与使用要求： ---------------------------------------------------------------------- 2610.9 探头选择与使用要求 ---------------------------------------------------------------------------- 2610.10 测试点的选择 ------------------------------------------------------------------------------------ 2710.11 数据、地址信号质量测试--------------------------------------------------------------------- 2710.11.1 简述 ----------------------------------------------------------------------------------------- 2710.11.2 测试方法 ----------------------------------------------------------------------------------- 27第1章什么是信号完整性如果你发现，以前低速时代积累的设计经验现在似乎都不灵了，同样的设计，以前没问题，可是现在却无法工作，那么恭喜你，你碰到了硬件设计中最核心的问题：信号完整性。
眼图测试（信号完整性测试）-HDMI2.1
眼图测试（信号完整性测试）-HDMI2.1眼图测试（信号完整性测试）-HDMI2.1HDMI是指⾼清多媒体接⼝，英⽂全称HighDefinitionMultimediaInterface，HDMI接⼝⼴泛应⽤于机顶盒、个⼈计算机、电视、游戏主机、综合扩⼤机、数字⾳响与电视机等设备。
HDMI是⼀种全数字化视频和声⾳发送接⼝，可以发送未压缩的⾳频及视频信号。
⽬前HDMI2.1CTS规范已经全⾯发布，随着HDMI2.1技术更新，HDMI2.1与HDMI1.4/2.0技术规范⼤不同，最新的HDMI2.1规范增加了8K分辨率和eARC的⽀持，给产品开发和测试带来了诸多挑战。
HDMI2.1信号完整性性测试整体⽅案完全向下兼容HDMI?2.0/1.4b，总有关HDMI2.1信号量测相关内容，值得测试⼯程师阅读，篇幅较长，内容概况如下：1、HDMI2.1?有那些新功能2、HDMI2.1Source信号完整性测试⽅案3、HDMI2.1Sink信号完整性测试⽅案⼀HDMI2.1有哪些新功能图1.1?HDMI框图图1.2?HDMITMDS差分对图1.3?HDMI链路测试点?图1.4?HDMI?新功能?图1.5?HDMI?FRL(Fix edRateLink)Mode图1.6HDMI?FRLLinkTraining状态机图1.7?HDMI?FRLLinkTraining流程图1.8?HDMISCDC架构⼆HDMI2.1?Source信号完整性测试⽅案1、HDMI 2.1Source测试挑战：(1)推荐⽰波器和探棒带宽的20GHz或以上(2)新的HDMI2.1治具(3)HDMI 2.0fixture不适⽤于HDMI2.1测试(4)复杂的测试⽅法，考虑插⼊损耗和串扰(5)Source测试需要⽀持新的cable模型和均衡技术(6)Cable模型?Worstcablemodel3?和?ShortCableModel3(7)?DFEandCTLE(8)?EDID/SCDC控制器需要升级(9)涉及多次采集(10)9个测试项⽬，需要超过34次和采集和90+波形图2.1?FRLSource测试项⽬图2.2?HDMI2.1Source测试配置图2.3?FRLSo urce测试⾃动化采集图2.4?FRLSource测试⾃动化采集的难点图2.5?HDMI?2.1?FRL?TX测试装置图2.6FRLSource测试端接电压图2.7?FRLSource测试?单端/差分信号采集图2.8?FRLSource测试?EDID设置图2.9?FRLSource测试?信号速率设定图2.10?FRLSource测试?码型设定图2.11?FR LSource测试TP2_EQEye图2.12?FRLSource测试⼀致性软件图2.13?FRLSource⼿动测试⽅案HDMI2.1Source测试⼩结：(1)HDMI2.1⽅案MOI已获HDMI协会组织的⼀致性规范批准；(2)HDMI认证中⼼(ATC)已正式采⽤泰克HDMI2.1⽅案；(3)⽀持4通道符合CTS规范的>20GHz全带宽同时采集，⾼效省时；(4)?真正的全⾃动化，过程中⽆需任何⼈⼯⼲预，⼀次连接且测试中⽆须改变任何连接，DUT的测试码型和速率切换实现全⾃动控制。
泰克-信号完整性设计以及测试分析2
For cable testing use receptacle fixture (TF-4P22) to mate with SATAe receptacle
– Only port A is accessible (22 pin)
PCIe Cable
SATA devices will coexist with next generation PCIe devices SATA cost/performance benefits
Existing SATA Cable
Requires a connector that supports both PCIe and SATA
SAS Dual Port Receptacle Test Fixture
/
Tektronix Solutions for SATA Express Measurements
DPOJET-based SATA Express setup (requires option PCE3) Support for Base/CEM spec measurements Supports all versions of PCI Express and includes SATA Express PLL configurations
12G+ Design Problem:
1000mV, FFE, Crosstalk, DFE, 50mV
Crosstalk and signal loss problems are the largest design challenge today. Significant advances in high tap count Decision Feedback Equalization are key to operating at 12G+.
信号完整性测试PPT课件
5
2020/5/30
测试能帮我们做些什么？
▪ 验证
–验证我们的硬件设计是否符合设计要求 –验证我们的信号质量是否达到设计要求：波形，时序，电源 –验证仿真结果和实测结果的一致性：波形，时序，电源 –验证模型的准确性
▪ 调试
–调试的目的：发现问题，解决问题 –问题是否是硬件设计的问题？ –问题是否是器件的原因：驱动能力？模型？ –问题是否是布局布线的问题：拓扑？端接？阻抗？走线长度？串扰？
18
2020/5/30
均衡和预加重的测试
软件实现均衡:
张开眼图进行显示 (示波 器作为接收端)
让设计人员看到接收端内 部的信号波形情况
我们可以使用80SJNB软件 分析均衡后的信号
针对已知PRBS码型自动获 得 Taps 值
19
2020/5/30
抖动、眼图和浴盆曲线
20
2020/5/30
抖动、噪声和误码原因分析
17
2020/5/30
当前高速芯片接收端都使用了均衡
在发送端是一个 “OPEN”的眼睛
在接收端是一个“CLOSE” 的眼睛
Tx + +
path
--
++
--
path
++
path
--
怎么去测试这个眼图？
++
Rcv
EQUALIZER
--
▪ 我不想在这点去测试信号，因 为我想知道通道对信号的影响
▪ 但是如果我在这点进行测试… …我发现眼图是闭合的
41
2020/5/30
探头的选择——等效负载举例
42
电子电路的信号完整性评估考核试卷
8.反射、串扰
9.反射、衰减
10.幅度、相位
四、判断题
1. ×
2. √
3. ×
4. ×
5. ×
6. ×
7. ×
8. ×
9. ×
10. ×
五、主观题（参考）
1.信号完整性问题的产生原因包括传输线效应、阻抗不匹配、信号反射、串扰等。常见的信号完整性问题有信号反射、串扰、抖动、信号衰减等。
2.传输线的特性阻抗影响信号的传播，不匹配会导致信号反射，影响信号完整性。关注特性阻抗有助于优化电路设计，减少信号反射和损耗。
A.信号的频率
B.电源的频率
C.信号的幅度
D.电源的电压
16.在电子电路中，以下哪个元件可以用于改善电源完整性？（）
A.电容
B.电感
C.电阻
D.二极管
17.以下哪个因素会影响电源完整性分析中的去耦效果？（）
A.去耦电容的容值
B.去耦电容的频率响应
C.电源的电压
D.电源的电流
18.在信号完整性评估中，以下哪个参数与传输线的特性阻抗有关？（）
3.差分信号传输是指两根信号线传输相反的信号，其优势在于能提高信号的抗干扰性，减少共模噪声和串扰，提高信号完整性。
4.降低地平面噪声的方法：合理规划地平面布局，增加地平面层数，采用地平面分割，优化地线网格设计，减小地平面与信号线的距离。
A.传输线效应
B.反射
C.折射
D.耦合
5.以下哪种信号完整性问题是由信号反射引起的？（）
A.串扰
B.耦合
C.抖动
D.反射
6.下列哪个参数与传输线特性阻抗无关？（）
A.电阻
B.电容
C.电感
信号完整性测试规范和工作流程
信号完整性测试规范和工作流程(Ver0.9x)一．主要目的：信号完整性测试的思想是信号源输出，经过传输线到达信号末端（负载），信号本身的相对变化情况。
主要目的是验证PCB设计是否保证了信号在传输过程中能否保证其完整性，以信号的相对测试为主旨，信号本身8的绝对测试为辅。
信号比较的内容主要是信号的本征特性参数。
同时也部分验证电路原理设计的合理性。
也检验产品的性能符合国家有关标准的要求，比如3C、EMC、ESD等。
从定性参数的角度保证PCB设计达到了电路设计的要求，同时也保证产品的可靠性、一致性。
信号完整性测试一般是在线测试，因此很多测试参数在不同的工作模式下会有较大的差别。
一般情况下需要测试静态工作模式，但一些参数需要测试满负荷工作模式。
另外测试点的选择，特别是接地点的位置会对测试结果有很大的影响。
二．基本要求：要求测试准确、可靠、完善。
并要求有完整的测试报告。
这里的要求是一般通用性的要求，针对具体的产品、产品的不同阶段，可以提出不同的参数要求和具体的测试内容。
由于测试是在PCB板上（或称“在线”）的测试，因此一些测试条件和测试参数的定义条件可能会出现不一致的情况，因此规定：测试的基本状态在没有任何说明的情况下，认为是静态工作模式或额定正常工作模式。
如果在测试方法中有规定或说明的，以测试说明的条件为准。
在类型和参数中列出了比较详细全面的参数，但在测试中可能没有要求，因此，具体产品如果需要测试请加以特别说明。
一般规定：主要参数是必须测试的项目参数。
+三．类型和参数：3.1电源部分：3.1.1电源类型分为LDO电源、DC/DC电源。
3.1.2主要参数有：幅度、纹波、噪声。
3.1.3状态分为：额定负载、空载、轻载、重载、超载。
3.1.4保护能力：输出电流保护、输出电压保护、输入电压保护、热保护。
3.1.5其它参数：输入电压适应性、静态电流、关机电流（漏电流）。
3.2时钟信号：3.2.1时钟源分类：晶体时钟（正弦波时钟）、晶振时钟（方波时钟、钟振时钟）。
I2C总线信号完整性测试
I2C总线信号完整性测试目录CONTENTS•信号完整性测试条件•I2C信号完整性测试一、信号完整性测试条件12<1>.熟悉逻辑电平及I2C总线协议的基本知识，熟练掌握示波器的使用方法；<2>.测试人员在测试操作仪器时必须穿戴防静电服、静电鞋和防静电帽；<3>.在用手持握被测电路板时必须戴防静电手套；<4>.测试人员在使用时必须要按照示波器的具体要求来操作。
31、测试点尽量不要引飞线，非引不可也要尽量短2、尽量减少探头探针与探头地线所构成的环路面积3、手不要触摸测试信号4、2个探头不能共用同一地线5、测量时，使输入信号达到最大示波器的满刻度6、测量时，示波器探头和电缆要远离潜在串扰源的地方7、测试过程中，禁止在测试环境附近打电话或使用其他有强辐射的设备，避免对测试结果产生干扰8、测量时，如果测量结果超出规格，须再次确认测试点与芯片规格，确认测量条件及测量方法无误后，更换新的PCBA板测量，若测量结果仍是Fail，则定性为Bug并与硬件/软件人员确认。
并提单至禅道Bug管理系统或Jira系统4示波器及探头<a>.为了确保测量数据的精度，应尽量采用高输入阻抗、小电容值、高带宽的有源探头和高带宽的示波器<b>.仪器预热：为了避免温度变化带来的误差，在测试进行前，仪器需要预热30分钟。
<c>.测量前，要校准仪器<d>.测量前，保证测试仪器与被测试单板/系统共地<e>.探头和示波器的带宽要超过被测信号带宽的3倍以上<f>.示波器的采样速率至少要超过被测信号最高频率成分的2倍<g>.建议使用示波器厂家推荐的示波器和探头组合进行测量<h>.不允许在探头还连接着被测试电路时插拔探头5根据电路原理图，遍历所有I2C总线信号，详细测试项如下表（1），表（2）所示：(标准速度）表（1）I2C总线SCL信号测试项及标准表（2）I2C总线SDA信号测试项及标准6测试点一般选择信号宿端，尽量在芯片的输入管脚上测量，或者尽量靠近输入管脚对于I2C写操作过程，测试点选择在信号宿端（从设备端）对于I2C读操作过程，测试点选择在驱动端（主设备端）71、满足单板/系统工作在特定的功能状态、业务状态下所测到的信号才是有效信号（I2C总线有通信）2、要求有效信号能够重复出现要求3、能够满足较长时间观察的要求81、《示波器使用操作手册》2、《UM10204-I2C总线协议》3、线路原理图、位置图及各芯片规格书二、I2C总线信号完整性测试1测试目的：验证I2C总线的信号质量是否符合芯片要求，测试指标项应根据具体芯片要求制定，具体指标有SCL和SDA的低电平电压，高电平电压，上升沿时间，下降沿时间，上过冲和下过冲。
信号完整性分析及测试
信号完整性分析及测试讨论议题信号完整性定义高速数字电路的常见问题及现象串行差分信号完整性(以最新的PCI-EXPRESS为例)信号完整性测试（DSO及探棒的选择等）信号完整性定义SI （SIGNAL INTEGRITY ），即信号完整性，是近几年发展起来的新技术。
SI 解决的是信号传输过程中的质量问题，尤其是在高速领域，数字信号的传输不能只考虑逻辑上的实现，物理实现中数字器件开关行为的模拟效果往往成为设计成败的关键败的关键。
111理想状态下的数字信号波形实际测量的数字信号波形(模拟量)Logic Signal +5 Volt S Logic Signal+5 Volt S Supply GroundSupply GroundSI：新概念，旧方法应用的是传统的传输线、电磁学等理论，以及复杂的SI应用的是传统的传输线电磁学等理论以及复杂的算法，解决以下几个方面的问题：反射；串扰；***过冲、振铃、地弹、多次跨越逻辑电平错误；*阻抗控制和匹配*EMC；*热稳定性；**时序分析芯片封装设计； 。
影响信号完整性的因素PCB层设置、PCB材料影响传输线特性阻抗等，间接影响信号完整性；线宽、线长、线间距在高速、高密度PCB设计中对信号完整性影响较大；温度、工艺等对设计参数的影响，间接影响信号完整性；器件工作频率、速度、驱动能力、封装参数等对信号质量有一定的影响；多负载拓扑结构对信号完整性产生较大的影响；阻抗匹配、负载；电源、地分割；趋肤效应；回流路径；连接器；过孔；电磁辐射；。
可见，信号完整性设计的考虑因素是多方面的，设计中应把握主要方面，减少不确定性，以下是一些常见的信号完整性现象及其产生的原因简析：常见的信号完整性现象及其产生的原因电平没有达到逻辑电平门限负载过重 传输线过长电平不匹配 驱动速度慢多次跨越逻辑电平阈值错误电感量过大 阻抗不匹配(Propagation Delay)信号建立时间不满足延时错误(p g y)信号建时间不满足 负载过重传输线过长驱动速度慢上冲/下冲高速、大电流驱动 阻抗未匹配电感量过大常见的信号完整性现象及其产生的原因振铃（不单调）传输线过长串扰多负载阻抗不匹配常见的信号完整性现象及其产生的原因昏睡的眼图原因很多：阻抗不连续，损耗…什么时候需要考虑信号完整性？200KHZ的信号是否为高速信号小问题：的信号是否为高速信号？高速电路有两个方面的含义：一是频率高，通常认为如果数字逻辑电路设计的频率达到或者超过20MHz~33MHz，而且工作在这个频率的电路已经占整个电子系统一定的份量（例如三分之一），则称为高速电路设计。