西安交大计算机组成_实验十cpu
计算机组成实验报告计算机66熊鹏飞2160500151实验十基于MIPS指令集的CPU设计一、实验目的1.综合运用Verilog进行复杂系统设计。
2.深刻理解计算机系统硬件原理。
二、实验内容1.设计一个基于MIPS指令集的CPU。
2.CPU需要包含寄存器组、RAM模块、ALU模块、指令译码模块。
3.该CPU能运行基本的汇编指令。
4.实现cache，流水线或其他现代CPU的高级功能（加分项）三、实验要求1.分析各模块的的程序结构，画出其流程图。
单周期CPU指的是一条指令的执行在一个时钟周期内完成，然后开始下一条指令的执行，即一条指令用一个时钟周期完成。
电平从低到高变化的瞬间称为时钟上升沿，两个相邻时钟上升沿之间的时间间隔称为一个时钟周期。
CPU在处理指令时，一般需要经过以下几个步骤：(1) 取指令(IF)：根据程序计数器PC中的指令地址，从存储器中取出一条指令，同时，PC 根据指令字长度自动递增产生下一条指令所需要的指令地址，但遇到“地址转移”指令时，则控制器把“转移地址”送入PC，当然得到的“地址”需要做些变换才送入PC。
(2) 指令译码(ID)：对取指令操作中得到的指令进行分析并译码，确定这条指令需要完成的操作，从而产生相应的操作控制信号，用于驱动执行状态中的各种操作。
(3) 指令执行(EXE)：根据指令译码得到的操作控制信号，具体地执行指令动作，然后转移到结果写回状态。
(4) 存储器访问(MEM)：所有需要访问存储器的操作都将在这个步骤中执行，该步骤给出存储器的数据地址，把数据写入到存储器中数据地址所指定的存储单元或者从存储器中得到数据地址单元中的数据。
(5) 结果写回(WB)：指令执行的结果或者访问存储器中得到的数据写回相应的目的寄存器中。
单周期CPU，是在一个时钟周期内完成这五个阶段的处理。
2.画出模块的电路图。
3.分析电路的仿真波形，标出关键的数值。
4.记录设计和调试过程。
1.wire和reg是什么意思？——在verilog里面，变量有wire和reg两种类型，wire类型意为线，它不可储存中间结果，通过输入得出输出，类似纯函数，只要输入变化，输出立即变化，如果没有输入，自然就没有输出。
reg类型意为寄存器，它可以赋初值，可以储存中间结果，只有当满足某种条件时(比如时钟上升沿)，它才会变化，其他时间会一直保持最后一次变化的值。
2.指令怎么来？——在IM组件和RW组件分别开两个寄存器数组，用来模拟指令内存和数据内存，通过文件读取，从test.txt(test文件夹中)读指令到IM的指令内存(从0开始)，IM组件通过输入的IAddr(数组地址下标)，得到相应的指令。
3.指令怎么变化？——在PC端，有两个外部输入：CLK和Reset。
其中PC内部有指令寄存器，每次CLK上升沿触发后，会改成新的指令，同时，当Reset=1时，指令寄存器也会置0。
4.模块和模块间怎么连接？——此时，需要一个顶层模块，相当于main函数，它会根据数据通路图，将一些下层模块的输出，连接到另一些下层模块的输入中。
5.写好的cpu怎么运行？——需要在顶层模块再添加一个测试文件，测试文件提供外部输入(CLK和Reset)，然后模块就会自动运行得到相应的仿真结果。
四、实验代码及结果1. PC：CLK上升沿触发，更改指令地址`timescale 1ns /1ps//////////////////////////////////////////////////////////////////////////////////// Company: // Engineer: // // Create Date: 23:43:40 05/02/2017 // Design Name: // Module Name: PC // Project Name: // Target Devices: // Tool versions: // Description: //// Dependencies: //// Revision: // Revision 0.01 - File Created// Additional Comments:////////////////////////////////////////////////////////////////////////////////////module PC(input CLK, // 时钟input Reset, // 重置信号input PCWre, // PC是否更改，如果为0，PC不更改input [31:0] newAddress, // 新指令output reg[31:0] currentAddress // 当前指令);initial begincurrentAddress <= 0; // 非阻塞赋值endalways@(posedge CLK or posedge Reset)beginif (Reset == 1) currentAddress <= 0; // 如果重置，赋值为0elsebeginif (PCWre) currentAddress <= newAddress;else currentAddress <= currentAddress;endendendmodule输入：CLK，Reset，PCWre，newAddress输出：currentAddress解释：由于指令地址存储在寄存器里，一开始需要赋currentAddress为0。
Reset是重置信号，当为1时，指令寄存器地址重置。
PCWre的作用为保留现场，如果PCWre为0，指令地址不变。
2. InstructionMemory：储存指令，分割指令`timescale 1ns /1ps//////////////////////////////////////////////////////////////////////////////////// Company: // Engineer: // // Create Date: 00:10:27 05/03/2017 // Design Name: // Module Name: IM // Project Name: // Target Devices: // Tool versions: // Description: //// Dependencies: //// Revision: // Revision 0.01 - File Created// Additional Comments:////////////////////////////////////////////////////////////////////////////////////module InstructionMemory(input InsMemRW, // 读写控制信号，1为写，0位读input [31:0] IAddr, // 指令地址输入入口//input IDataIn, // 没用到output [5:0] op,output [4:0] rs,output [4:0] rt,output [4:0] rd,output [15:0] immediate // 指令代码分时段输出);reg[7:0] mem[0:63]; // 新建一个32位的数组用于储存指令initialbegin$readmemb("test/test.txt", mem); //读取测试文档中的指令 end// 从地址取值，然后输出assign op = mem[IAddr][7:2];assign rs[4:3] = mem[IAddr][1:0];assign rs[2:0] = mem[IAddr + 1][7:5];assign rt = mem[IAddr + 1][4:0];assign rd = mem[IAddr + 2][7:3];assign immediate[15:8] = mem[IAddr + 2];assign immediate[7:0] = mem[IAddr + 3];endmodule输入：InsMenRW，IAddr输出：op，rs，rt，rd，immediate解释：该部分为指令寄存器，通过一个64大小的8位寄存器数组来保存从文件输入的全部指令。
然后通过输入的地址，找到相应的指令，并分割成op，rs，rt，rd，immediate输出。
（由于寄存器地址+4，所以不用右移变换成真正的地址）3.RegisterFile：储存寄存器组，并根据地址对寄存器组进行读写`timescale 1ns /1ps//////////////////////////////////////////////////////////////////////////////////// Company: // Engineer: // // Create Date: 01:07:13 05/03/2017 // Design Name: // Module Name: RF // Project Name: // Target Devices: // Tool versions: // Description: //// Dependencies: //// Revision: // Revision 0.01 - File Created// Additional Comments:////////////////////////////////////////////////////////////////////////////////////module RegisterFile(input CLK, // 时钟input RegWre, // 写使能信号，为1时，在时钟上升沿写入input [4:0] rs, // rs寄存器地址输入端口input [4:0] rt, // rt寄存器地址输入端口input [4:0] WriteReg, // 将数据写入的寄存器端口，其地址来源rt或rd字段input [31:0] WriteData, // 写入寄存器的数据输入端口output [31:0] ReadData1, // rs寄存器数据输出端口output [31:0] ReadData2 // rt寄存器数据输出端口);reg [31:0] register[0:15]; // 新建16个寄存器，用于操作// 初始时，将32个寄存器全部赋值为0integer i;initialbeginfor(i = 0; i < 16; i = i + 1) register[i] <= 0;end// 读寄存器assign ReadData1 = register[rs];assign ReadData2 = register[rt];// 写寄存器always@(negedge CLK)begin// 如果寄存器不为0，并且RegWre为真，写入数据if (RegWre && WriteReg != 0) register[WriteReg] = WriteData; endendmodule输入：CLK，RegWre，rs，rt，WriteReg，WriteData输出：ReadData1，ReadData2解释：该部分为寄存器读写单元，RegWre的作用是控制寄存器是否写入。
西安交大-计算机系统结构复习提纲(可打印)
1. 开发 ILP 的两种方法 硬件动态，软件静态
2. 流水线中的调度策略 集中式调度、分布式调度 动态调度——乱序 Tomasulo 算法 分布式检测：重命名（换名）
3. 动态分支预测 针对控制相关，由硬件处理， 分支历史表 BHT——历史状态， 分支目标缓冲器 BTB——历史目标地址
5. 指令结构功能设计 CISC 机：三个目标优化 （也反映了编译，操作系统和系统结构的关系） 面向目标程序、面向高级语言、面向操作系统
RISC 机： 导致 RISC 机产生的缘由； （2-8 定理；控制器负责；不易纠错修改） 设计 RISC 机遵循的基本原则；
三、计算与设计
1. 指令格式设计 2. 指令格式的优化
延迟转移技术（延迟槽） 9. 流水线中的中断处理
不精确断点、精确断点 10. 向量处理机
向量数据表示，向量指令 向量处理方式
三、计算与设计
1. 时空图 2. 性能分析 3. 非线性流水线最小平均启动时间
第四章：指令级并行
一、基本概念——名词
超标量，超流水，动态调度，静态调度，超长指令字，保留站，Tomasulo 算法，ILP，BHT， BTB，ROB，前瞻执行（先执行再确认）
计算机系统结构是机器语言程序员或编译程序编写者所看到的外特性。所谓外特性，就 是计算机的概念性结构和功能特性。
（还有一个系统结构定义，这是由于存在计算机系统层次结构，不同的人看到不同的计 算机结构） 2. 计算机系统结构、组成与实现的三者关系：
系统结构——存在某个部件 计算机组成——罗技实现，门一级实现 计算机实现——物理实现，器件一级实现
第三章：流水线技术
一、基本概念——名词
先行控制，流水线，单功能流水线，标量流水线，重定向，分支预取，专用通道，无冲突调 度方法，冲突向量，启动距离，性能分析，时空图，缓冲技术，预处理等
西安交大计算机组成原理—习题解答(第一章)
Copyright ©2012 Computer Organization Group. All rights reserved.
第一章 1.7
CPU通过不同的时间段来区分指令和数据，即：取指 周期（或取指微程序）取出的既为指令，执行周期 （或相应微程序）取出的既为数据。 另外也可通过地址来源区分，从PC指出的存储 单元取出的是指令，由指令地址码部分提供操作数地 址。
题解： 机器语言由 0、1 代码组成，是机器能识别和执行的 一种语言；
汇编语言是面向机器的语言，它由一些特殊的符号表 示指令；
高级语言是面向用户的语言，它是一种接近于数学的 语言，直观、通用、与具体机器无关。
汇编语言必须通过汇编器翻译成机器语言才能被机器 识别和执行；高级语言必须经过编译（和汇编）后才 能被机器识别和执行。
对于某个特定的功能来说，由硬件还是软件实现后所 能达到的计算机系统的性能是有差异的。
通常，某个特定的功能由硬件实现比用软件实现的执 行速度快，但由硬件实现比用软件实现的成本高。而 由软件实现比硬件实现的灵活性好。
Copyright ©2012 Computer Organization Group. All rights reserved.
题解： （1）执行d = a×b−a×c需要花费CPU时间为21ns； （2）合并式d = a×b−a×c为d = a ×(b-c),则执行时间 为11ns。
Copyright ©2012 Computer Organization Group. All rights reserved.
1.6 讨论将程序和数据存放在同一存储器中的优缺点。 题解：
优点：主存只有一个地址空间，编程简单，管理容易， 空间利用率高；
西安交通大学计算机组成原理Chapter0 课程介绍(2015)
我们基本采用第二种讲法！
Copyright ©2012 Computer Organization Group. All rights reserved.
教学内容组织
整个课程共分为如下四个模块： 第一个模块：由教材第1 章和第 2 章组成，首先介绍计 算机系统的基本概念、基本组成、发展与应用等；然后 介绍一般计算机指令系统的结构和特点。作为后续章节 讨论的基础。以建立计算机组成的初步印象为目标。 第二个模块：由教材第3 章、第 4 章和第5章组成，主要 讨论计算机硬件子系统中除 CPU 之外的部分，通过对 主存储器、存储系统、总线结构和 I/O 系统的介绍，以 建立初步的整机概念为目标。
计算机组成原理
Computer Organization
2013 . 秋 西安交通大学 计算机科学与技术系 计算机组成原理课程组
Copyright ©2012 Computer Organization Group. All rights reserved.
Copyright ©2012 Computer Organization Group. All rights reserved.
课件下载
本课程的课堂课件和习题解答将按时放在FTP Server。 FTP Server IP：202. 117. 15. 126 User name：jsjzc Password：jsjzc
Copyright ©2012 Computer Organization Group. All rights reserved.
Copyright ©2012 Computer Organization Group. All rights reserved.
西安交通大学计算机组成原理实验报告
西安交通大学计算机组成原理实验报告姓名：***班级：物联网**学号：实验一存储器的访问与实现一、实验目的1、理解计算机主存储器的分类及作用；2、掌握ROM、RAM的读写方法。
二、实验原理存储器按存取方式分，可分为随机存储器和顺序存储器。
如果存储器中的任何存储单元的内容都可随机存取，称为随机存储器，计算机中的主存储器都是随机存储器。
如果存储器只能按某种顺序存取，则称为顺序存储器，磁带是顺序存储器，磁盘是半顺序存储器，它们的特点是存储容量大，存取速度慢，一般作为外部存储器使用。
如果按存储器的读写功能分，有些存储器的内容是固定不变的，即只能读出不能写入，这种存储器称为只读存储器（ROM）；既能读出又能写入的存储器，称为随机读写存储器（RAM）。
实际上真正的ROM基本上不用了，用的是光可擦除可编程的ROM（EPROM）和电可擦除可编程的ROM（EEPROM）。
EEPROM用的越来越多，有取代EPROM之势，比如容量很大的闪存（FLASH）现在用的就很广泛，常说的U盘就是用FLASH做的。
按信息的可保存性分，存储器可分为非永久性记忆存储器和永久性记忆存储器。
ROM、EPROM、EEPROM都是永久记忆存储器，它们断电后存储内容可保存。
RAM则是非永久性记忆存储器，断电后存储器中存储的内容丢失。
随机读写存储器类型随机存储器按其元件的类型来分，有双极存储器和MOS存储器两类。
在存取速度和价格两方面，双极存储器比MOS存储器高，故双极存储器主要用于高速的小容量存储体系。
在MOS存储器中，根据存储信息机构的原理不同，又分为静态随机存储器（SRAM）和动态随机存储器（DRAM）。
静态随机存储器采用双稳态触发器来保存信息，只要不断电，信息就不会丢失；动态随机存储器利用记忆电容来保存信息，使用时只有不断地给电容充电才能使信息保持。
静态随机存储器的集成度较低，功耗也较大；动态随机存储器的集成度较高，功耗低。
现在计算机中，内存容量较大，常由动态随机存储器构成。
大学计算机基础习题答案(西安交大)
习题参考答案习题一1．第一代计算机的主要部件是由（电子管和继电器）构成的。
2．未来全新的计算机技术主要指（光子计算机），（生物计算机）和（量子计算机）。
3．按照Flynn分类法，计算机可以分为（单指令流单数据流），（单指令流多数据），（多指令流单数据流）和（多指令流多数据流）4种类型。
4．计算机系统主要由（硬件系统）和（软件系统）组成。
5．说明以下计算机中的部件是属于主机系统、软件系统、还是属于外部设备。
（1）CPU （主机系统）（2）内存条（主机系统）（3）网卡（主机系统）（4）键盘和鼠标（外设）（5）显示器（外设）（6）Windows操作系统（软件系统）6．控制芯片组是主板的的核心部件，它由（北桥芯片）部分和（南桥芯片）部分组成。
7．在计算机系统中设计Cache的主要目的是（提高存去速度）。
8．计算机各部件传输信息的公共通路称为总线，一次传输信息的位数称为总线的（宽度）。
9．PCIE属于（系统）总线标准，而SATA则属于（硬盘接口或外设）标准。
10．在微机输入输出控制系统中，若控制的外部设备是发光二极管，最好选用的输入输出方法是（程序控制）方式；若控制的对象是高速设备，则应选则（DMA）控制方式。
11．操作系统的基本功能包括（处理器管理或进程管理）、（文件管理）、（存储器管理）、（设备管理）和用户接口。
12．虚拟存储器由（主内存）和（磁盘）构成，由操作系统进行管理。
13．CPU从外部设备输入数据需要通过（输入接口），向外设输出数据则需要通过（输出接口）。
14．简述CPU从外部设备输入数据和向外设输出数据的过程。
请参见教材第18页关于输入输出过程的描述。
15．普适计算的主要特点是（是一种无处不在的计算模式）。
习题二1．在计算机内，一切信息的存取、传输和处理都是以（二进制码）形式进行的。
2．在微机中，信息的最小单位是（bit）。
3．在计算机中，1K字节表示的二进制位数是（1024×8bit）。
西安交通大学计算机组成原理Chapter7 中央处理器(2015)
CPU结构分类
根据指令周期和时钟周期的关系，CPU结构分为三类： 单周期CPU 指令周期仅包含一个时钟周期，即指令周期=时钟周期。
状态单元
组合逻辑
Copyright ©2012 Computer Orgziation Group. All rights reserved.
主存储器虽然不位于CPU中，但是由于CPU在执行程序过程中要 不断地访问主存以获取指令和数据，所以描述CPU数据通路时往往也 要把主存描述出来。
Copyright ©2012 Computer Orgziation Group. All rights reserved.
Copyright ©2012 Computer Orgziation Group. All rights reserved.
CPU设计过程
系统结构设计层
指令系统设计
数据通路设计
控制器设计
组成设计层
系统实现
系统实现层
Copyright ©2012 Computer Orgziation Group. All rights reserved.
CPU的功能
CPU是计算机中执行程序的部件，具有五大功能：
顺序控制 对程序中指令的执行顺序加以控制 操作控制 按照指令功能，向相应部件发出操作控制信号 时间控制 对各种操作执行的时间进行定时 数据加工 对数据进行各种运算处理 中断控制 对程序中断进行开、关，检测、响应等
Copyright ©2012 Computer Orgziation Group. All rights reserved.
数据通路操作分析（续）
执行操作 该阶段的任务是完成指令的具体功能。算术逻辑运算 单元ALU的基本功能包括： 定点数四则运算； 浮点数四则运算； 逻辑运算； 移位运算。
西安交大计算机系统结构实验报告.
《计算机系统结构课内实验》实验报告第一次实验：记分牌算法和Tomasulo算法第二次实验：cache性能分析班级：物联网21姓名：李伟东学号：2120509011日期：2015.5.21第一次实验：记分牌算法和Tomasulo算法一、实验目的及要求1. 掌握DLXview模拟器的使用方法；2. 进一步理解指令动态调度的基本思想，了解指令动态调度的基本过程与方法；3. 理解记分牌算法和Tomasulo算法的基本思想，了解它们的基本结构、运行过程；4. 比较分析基本流水线与记分牌算法和Tomasulo算法的性能及优缺点。
二、实验环境DLXview模拟器三、实验内容1.用DLX汇编语言编写代码文件*.s（程序中应包括指令的数据相关、控制相关以及结构相关），以及相关的初始化寄存器文件*.i和数据文件*.d；2.观察程序中出现的数据相关、控制相关、结构相关，并指出三种相关的指令组合；四、实验步骤将自己编写的程序*.s、*.i、*.d装载到DLXview模拟器上，（1）分别用基本流水线、记分牌算法和Tomasulo算法模拟，针对每一种模拟做如下分析：①统计程序的执行周期数和流水线中的暂停时钟周期数；②改变功能部件数目重新模拟，观察并记录性能的改变；③改变功能部件延迟重新模拟，观察并记录性能的改变；论述功能部件数目、功能部件延迟对性能的影响。
（2）记录运行记分牌算法时的功能部件状态表和指令状态表；（3）记录运行Tomasulo算法时的指令状态表和保留站信息；五、实验结果1）基本流水线原始即加法延迟2，乘法延迟5，实验结果显示该段程序运行了11个时钟周期增加了一个除法器。
加法器延迟2，乘法器延迟5，除法器延迟19。
实验结果显示该段程序运行了11个时钟周期。
增加除法器对程序的执行无影响。
加法器延迟2，乘法器延迟6，无除法器。
实验结果显示该段程序运行了12个时钟周期乘法器的延迟对程序执行有有影响。
加法器延迟1，乘法器延迟5。
电子系统设计实验报告 西安交通大学 计算机
实验报告实验课程：电子系统设计与实践学生姓名：高君宇学号：2110505112专业班级：计算机15班2013年11月25日一、实验目的电子系统设计实验是计算机专业面向计算机综合应用设计的一个重要的实践环节。
主要以嵌入式单片机开发系统为主要实验平台，以此平台为基础，通过对单片机应用系统的开发设计训练，对外围接口电路的组成设计和应用编程技术训练，使学生能够掌握实现一个小型完整计算机应用系统从硬件电路设计到软件程序开发的设计过程，激发学生的创新兴趣，为以后的创新项目设计打好坚实基础。
本实验课程为独立开设的选修实验课程。
本实验课程的主要目的是让学生通过一个新型嵌入式单片机为核心的应用系统设计，掌握微型计算机硬件系统结构基本原理，软件开发编程方法，外围接口电路的组成和应用编程技术，以及电子系统设计的相关技术。
通过课程实践训练，能够让学生独立实现一个完整的计算机应用系统设计。
实验任务分为基本实验和综合应用设计实验两部分。
基本实验部分让学生学习单片机系统的基本硬件组成原理和软件程序设计方法；综合设计实验要求学生根据题目需求自行设计系统硬件组成电路，并设计实现完成相应功能的应用程序调试任务。
二、开发平台实验开发板采用技术性能优良的AVR ATmega128单片机作为核心器件，还特别设计了USB接口模块、Ethernet网络接口模块，还有MCU对外扩插槽，可为电路扩展模块提供必要的准备。
实验开发板可满足高端应用设计的要求，激发学生的创新兴趣，完成具体项目的开发设计。
学生还可以根据自己的兴趣设计制作新的目标模块实现对系统的进一步扩展。
三、实验内容（一）单片机实验系统开发环境学习1、实验目的：（1）、熟悉实验电路的结构原理、元器件名称、作用及相应的接口连接；（2）、学会使用C编译器编辑、编译、调试简单C源程序；（3）、学会使用AVR Studio集成开发软件下载调试并得到正确结果；（4）、熟悉蜂鸣器电路的编程原理。
2、实验电路原理图由图1.1所示的蜂鸣器电路可知，当BEEP引脚输出为低电平时，三极管导通，蜂鸣器鸣响；而当BEEP引脚输出为高电平时，三极管截止，蜂鸣器停止鸣响。
西安交大自动化专业XXXX计算机控制专题实验
计算机控制专题实验一、实验目的掌握计算机控制系统各个环节的设计以与系统的组成。
通过实验使学生能够较熟练地设计计算机控制系统的各个环节和完整的系统，熟练掌握系统的调试和控制器参数的整定方法。
巩固和深化理论教学内容，培养学生的工程实践技能，综合运用所学专业知识解决实际问题的能力。
二、实验设备1．计算机一台2．数据采集卡PCI-9112卡一块，端子板LD-9188一块与电缆3．温度控制箱一套4．WindowsXP系统，Matlab软件，ADLINK软件包。
(Labview软件) 三、实验内容与要求1．了解温度控制系统的构成，熟悉各环节的工作原理。
掌握MatlabGUI 设计系统监控画面与编程方法。
2．熟练应用MatlabGUI设计系统监控画面，要求监控画面中有：1）控制系统名称“温度监控系统”与“设计人：×××”，2）显示实时温度控制曲线，横坐标为时间单位秒，纵坐标为温度，X围为0~100C°，加网格，3）数字显示实时温度，与控制输出，4）显示控制棒图，标记温度设定值，实时温度，控制输出，5）设定值温度与PID三个参数，并可以实时修改，6）可选的优化方法，7）有运行，停止，保存，结束等按钮功能。
3．设计编写采样、滤波、PID控制与优化算法等相关程序。
4．完成PID参数整定，调试出稳定的温度控制系统，观察并分析过程控制的PID整定规律。
保存最佳的整定参数与控制曲线图。
四、实验硬件与软件说明1．数字采集卡：数据采集卡PCI-9112插在主板上的PCI插槽中，包含数字信号与模拟信号两种。
模拟信号有两种模拟输入：16路单端模拟输入（A0~A15）和8路差分模拟输入（AL0~AL7/AH0~AH7），2路模拟量输出（AO1和AO2）。
引脚图见图1。
图1 16路单端模拟输入和8路差分模拟输入引脚图引脚说明：（模拟输入/输出与定时计数器）AI n—―Analog Input Channel n (single-ended)AIH n—―Analog High Input Channel n (differential)AIL n—―Analog Low Input Channel n (differential)ExtRef n—―External Reference Voltage for D/A CH nAO n—―Analog Output Channel nExtCLK—―External Clock InputExtTrig——External Trigger SignalCLK——Clock input for 8254GATE——Gate input for 8254COUT n——Signal output of Counter nV.ERF——Voltage ReferenceA.GND——Analog GroundGND——Ground实验中采用单端输入与输出，模数转换通道选用A/D的0号通道和数模转换通道选用D/A的0号通道。
Xi交通大学计算机网络原理实验报告.doc
Xi交通大学计算机网络原理实验报告。
计算机网络原理课计算机15名学生姓名高理科第211050512号提交日期:电子邮件实验-基于Boson Netsim软件的路由器配置实验首先，实验的目的(1)掌握路由器等设备的配置，掌握简单的组网技术。
(2)了解路由器、交换机等常见网络设备的配置方法；(3)掌握命令行模式下操作系统命令的使用；(4)掌握静态路由和动态路由的配置方法(RIP，OSPF)。
第二，实验内容本实验要求学生自己构建一个网络拓扑，需要三个以上的路由器连接两个以太网，每个以太网至少包括一个主机；完成路由器、主机等设备的配置；RIP或OSPF用于维护路由器的路由表。
3.实验步骤1:首先，连接拓扑图。
两台主机通过三台路由器相连。
步骤2:配置每台路由器的名称、端口IP地址、子网掩码、封装格式和时钟频率。
步骤3:配置每台主机的IP地址、子网掩码和路由器端口地址。
步骤4: RIP协议被配置为实现路由和IP数据包转发。
四、实验过程和结果Router1:路由器2:路由器3:PC1PC2结果:配置静态路由:R1:R2:R3:配置动态路由:r 13360 r 2: r 3:(1)命令配置终端:特权模式进入全局配置模式；主机名路由器:配置路由器名称命令；封装hdlc:封装帧(3种串行接口帧封装格式，HDLC是默认封装格式；时钟速率:设置时钟频率；无关机:要激活接口(在执行激活命令后，接口状态刚刚开始上升并再次变为下降)。
出现这种现象的原因是另一端的接口尚未配置，它仍处于非活动状态，无法从当前接口接收任何信息)Ping:互联网数据包检测器，用于测试网络连接数的程序。
(2)结果分析Ping命令将向目的地发送一条ICMP回应请求消息，并报告是否收到了所需的ICMP回应回复；通常，连续发送四个32字节的ICMP请求包，而在本实验中，发送了五个，接收了五个。
根据是否接收到回声响应和回声响应时间来判断网络的连通性。
时间:响应时间越短，TTL连接该地址的速度越快:生存期，路由跳数六、实验结果通过这次实验，我对路由器的配置过程有了更深的了解，也对网络连接的基本原理有了实际的体会，以前只在书本上看到局域网之间、广域网之间通过网桥、路由器等的连接。