04第四章 组合逻辑电路.
第四章组合逻辑电路的分析与设计
=1
S
C = AB 画出逻辑电路图。 画出逻辑电路图。
S = AB + AB = A ⊕ B
&
C
2．全加器——能同时进行本位数和相邻低位的进位信号的加法运算。 全加器 能同时进行本位数和相邻低位的进位信号的加法运算。
由真值表直接写出逻辑表达式，再经代数法化简和转换得： 由真值表直接写出逻辑表达式，再经代数法化简和转换得：
每一个输出变量是全部或部分 输入变量的函数： 输入变量的函数： L1=f1（A1、A2、…、Ai） 、 L2=f2（A1、A2、…、Ai） 、 …… Lj=fj（A1、A2、…、Ai） 、
4.1 组合逻辑电路的分析方法
分析过程一般包含4个步骤： 分析过程一般包含4个步骤：
例4.1.1：组合电路如图所示，分析该电路的逻辑功能。 组合电路如图所示，分析该电路的逻辑功能。
第四章 组合逻辑电路的分析与设计
组合逻辑电路的概念： 组合逻辑电路的概念： 电路任一时刻的输出状态只决定于该时刻 各输入状态的组合，而与电路的原状态无关。 各输入状态的组合，而与电路的原状态无关。
组合电路就是由门电路组合而成， 组合电路就是由门电路组合而成 ， 电路中没有记 忆单元，没有反馈通路。 忆单元，没有反馈通路。
= Ai Bi + ( Ai ⊕ Bi )C i- 1
S i = Ai ⊕ Bi ⊕ C i 1
C i = Ai Bi + ( Ai ⊕ Bi )C i- 1
根据逻辑表达式画出全加器的逻辑电路图： 根据逻辑表达式画出全加器的逻辑电路图：
& Ai Bi Ci-1 =1 Si ≥1 =1 Ci
Ai Bi Ci-1 CI ∑ CO Si Ci
4.3.3 译码器
数字电路与逻辑设计第四章组合逻辑电路
第四章 组合逻辑电路
设计的一般过程：
●建立给定问题的逻辑描述 ●求出逻辑函数的最简表达式 ●选择器件并对表达式变换 ● 画出逻辑电路图
弄清楚变量及函数，得 到描述给定问题的逻辑 表达式。求逻辑表达式 有两种常用方法，即真
值表法和分析法。
求出描述设计问题的 最简表达式，使逻辑电路 中包含的逻辑门最少且连 线最少。
令： 逻辑变量A、B、C --- 分别代表参加表决的3个成员， 并约定逻辑变量取值为0表示反对，取值为1表示赞成；
逻辑函数 F---- 表示表决结果。F取值为0表示被否定，F 取值为1表示通过。
按照少数服从多数的原则可知，函数和变量的关系是：当3 个变量A、B、C中有2个或2个以上取值为1时，函数F的值为1， 其他情况下函数F的值为0。
注意：在化简这类逻辑函数时，利无关项用随意性往往 可以使逻辑函数得到更好地简化，从而使设计的电路达到更 简！
第四章 组合逻辑电路
例 设计一个组合逻辑电路，用于判别以余3码表示的1 位 十进制数是否为合数。
解 设输入变量为ABCD，输出函数为 F，当ABCD表示 的十进制数为合数(4、6、8、9)时，输出F为1，否则F为0。
目的：了解给定逻辑电路的功能，评价设计方案的优劣， 吸取优秀的设计思想、改进和完善不合理方案等。
一般步骤：
第四章 组合逻辑电路
1．写出输出函数表达式 ；
2．输出函数表达式化简；
3．列出输出函数真值表 ；
4．功能评述 。
第四章 组合逻辑电路
1. 写出输出函数表达式
根据逻辑电路图写输出函数表达式时，一般从输入端开始 往输出端逐级推导，直至得到所有与输入变量相关的输出函数 表达式为止。
第4章 组合逻辑电路
25
4.3 编码器
主要内容：
编码器的概念 由门电路构成的三位二进制编码器 由门电路构成的二-十进制编码器 优先编码器的概念 典型的编码器集成电路74LS148及74LS147
26
4.3.1 编码器的概念
在数字电路中，通常将具有特定含义的信息（ 数字或符号）编成相应的若干位二进制代码的过程 ，称为编码。实现编码功能的电路称为编码器。 编码器功能框图如下图所示。
A B C D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
F 0 0 0 1 0 0 0 1 0 0 0 1 1 1 1 1
30
根据上述各表达式可直接画出3位二进制编码 器的逻辑电路图如图所示。
31
2．优先编码器
优先编码器事先对输入端进行优先级别排序，在任何时 刻仅对优先级别高的输入端信号响应，优先级别低的输入端 信号则不响应。如图所示是8-3线优先编码器74LS148的逻辑 符号和引脚图。功能表见表4－10（P86）。
13
4.2.2组合逻辑电路的设计举例
1．用与非门设计组合逻辑电路 例4-4 用与非门设计一个三变量“多数表决电路”。 解：（1）进行逻辑抽象，建立真值表： 用A、B、C表示参加表决的输入变量，“1”代表 赞成，“0”代表反对，用F表示表决结果，“1”代表 多数赞成，“0”代表多数反对。根据题意，列真值表。
15
16
2．用或非门设计组合逻辑电路
例4-6 用或非门设计例4-5(见课本)的逻辑电路。 F(A,B,C,D)=∑m(3,7,11,13,15)
数字电子技术第四章课后习题答案（江晓安等编）
第四章组合逻辑电路1. 解： (a)(b)是相同的电路，均为同或电路。
2. 解：分析结果表明图(a)、(b)是相同的电路，均为同或电路。
同或电路的功能：输入相同输出为“1”；输入相异输出为“0”。
因此，输出为“0”(低电平)时，输入状态为AB＝01或103. 由真值表可看出，该电路是一位二进制数的全加电路，A为被加数，B为加数，C为低位向本位的进位，F1为本位向高位的进位，F2为本位的和位。
4. 解：函数关系如下：SF++⊕=+ABSABS BABS将具体的S值代入，求得F 312值，填入表中。
A A FB A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111111011010110001011101010011000001110110)(01010100101001110010100011000001235. （1）用异或门实现，电路图如图(a)所示。
(2) 用与或门实现，电路图如图(b)所示。
6. 解因为一天24小时，所以需要5个变量。
P变量表示上午或下午，P＝0为上午，P=1为下午；ABCD表示时间数值。
真值表如表所示。
利用卡诺图化简如图(a)所示。
化简后的函数表达式为D C A P D B A P C B A P A P DC A PD B A P C B A P A P F =+++=用与非门实现的逻辑图如图(b )所示。
第4章 组合逻辑电路(完整版)
A B
& AB
G1
A B A B
真值表
A 0 0 1 1 B 0 1 0 1 F 1 0 0 1
&
G5
F
1
G2
A
&
G4
A B
同或门电路 A B
1
G3
B
=
F A B A B
F
A B A B A@安阳师范学院物理与电气工程学院_2013 B A B CopyRight
2个信号用1位二进制信号进行编码4个信号用2位二进制信号进行编码8个信号用3位二进制信号进行编码常见的编码器有8线3线有8个输入端3个输出端16线4线16个输入端4个输出端等等
第四章 组合逻辑电路
第四章
4.1 概述
组合逻辑电路
4.2 组合逻辑电路的分析与设计方法 4.3 常用的组合逻辑电路 4.4组合逻辑电路中的竞争冒险现象
8
P ABC
第四章 组合逻辑电路
（2）化简与变换：
Y A B C ABC A B C ABC A B C ABC
A B C ABC
（3）由表达式列出真值表。
Y A B C ABC
（4）分析逻辑功能 ： 当A、B、C三个变量 不一致时，电路输出为 “1”，所以这个电路称为 “不一致电路”。
向量函数形式：
给定逻 辑功能
设计
画出 逻辑图
6
Y=F(A)
CopyRight @安阳师范学院物理与电气工程学院_2013
4.2 组合逻辑电路的分析和设计方法
1、组合逻辑电路的分析方法
分析： 给定逻辑图 分析步骤：
04 第四章 组合逻辑电路 (pp58)PPT课件
a
a
1
2
组合逻辑
yy12
an
电路
ym
逻辑函数
y1 f1(a1a2 an ) y2 f2 (a1a2 an ) ym fm (a1a2 an )
4.2 组合逻辑电路的分析和设计
逻辑电路
分析 设计
逻辑功能
分析：逻辑图转换为逻辑式 设计：从功能需求出发，得到逻辑电路
4.2 组合逻辑电路的分析和设计
利用无关项（约束项）化简得到的逻辑表达式：
Y2 I4 I5 I6 I7 Y1 I2 I3 I6 I7 Y0 I1 I3 I5 I7
8线-3线优先编码器
➢ 任何时刻，允许多个输入端为高电平； ➢ 多个信号同时输入时，只输出优先级最高的信号的编码
输
入
输出
设I7优先权最高…I0优先权最低
SS1S2S3
编
码 输
Yi(Smi)
出 端
✓ mi 为A0A1A2 的最小项
编
✓ 74HC138也被称为最
码
小项译码器
输
入
端
用两片3线-8线译码器接成4线-16线译码器
问题：两片3线-8线译码器有6个代码输入端，6个 片选控制端，怎样实现4个代码输入端？
？
代 码 输 入 端
第1片工作时，第2片禁止：第1片输出8种电平组合 第2片工作时，第1片禁止：第2片输出8种电平组合
，有独立的数据输入和输出端 数
，有独立的附加控制端。
据
输
每个数据选择器，通过给定的 入
不同地址代码，即可从4个输 端
入数据中，选出一个
数据选择器：从一组输入数据中选出一个来
000000 10110
000000 01111
第四章-组合逻辑电路PPT课件
输入 G3 G2 G1 G0
0000 0001 0011 0010 0110 0111 0101 0100
2021/3/12
逻辑电路真值表
输出 B3 B2 B1 B0
0000 0001 0010 0011 0100 0101 0110 0111
输入 G3 G2 G1 G0 1100 1101 1111 1110 1010 1011 1001 1000
因此当B＝D =1，A＝0时(此时F =C+C )，电路 可能由于C 的变化而产生竞争冒险。
ABCD 00 01 11 10
00
1
01 1 1 1
11 1 1
2021/3/12
10 1 1
27
BC 00 01 11 10 A 00110 10011
D＝AB＋AC
有相切的卡诺图
2021/3/12
BC 00 01 11 10 A 00110 10011
01 0 1 1 1
11 1 1 0 0
FABAC＋ BC 10 1 1 0 0
F A C A B D B C D A C D A B C
2021/3/12
32
3. 输出端并联电容器
如果逻辑电路在较慢速度下工作，为了消去竞争冒险，可 以在输出端并联一电容器，致使输出波形上升沿和下降沿 变化比较缓慢，可对于很窄的负跳变脉冲起到平波的作用。
A Y
t t 2021/3/121 2
t3 t4
它不符合静态下Y= AA恒为 0 的
逻辑关系
20
C
C
AC
BC
L
竞争: 当一个逻辑门的两个输入端的信号同时向相反方向变化， 而变化的时间有差异的现象。
第四章 组合逻辑电路数据选择器
4.4.4 加法器
逻辑图形符号如图4.4.30所示。
A3 A2 A1 A0 B3 B2 B1 B0 CI
其中：A3~A0为一个四位二进制 数的输入；B3~B0为另一个二进 制数的输入；CI为最低位的进 位；CO是最高位的进位；S3~S0 为各位相加后的和。 超前进位加法器提高了运 算速度，但同时增加了电路的 复杂性，而且位数越多，电路 就越复杂。
CO
74LS283
S3 S2 S1 S0
图4.3.30 超前进位加法器 74LS238的逻辑符号
4.4.5 数值比较器
一 、1位数值比较器 设有一位二进制数A和B比较有三种可能结果
A B( A 1, B 0)则AB 1,Y( A B ) AB A B( A 0, B 1)则AB 1,Y( A B ) AB A B( A, B同为0或1),Y( A B ) ( A B)
4.4.4 加法器
一、1位加法器 1.半加器 半加器是只考虑两个1位二进制数相加，不 考虑低位的进位。 其真值表为 输出端的逻辑式为
S AB AB A B CO AB
4.4.4 加法器
其逻辑电路及逻辑符号如图4.3.26所示 S AB AB A B
CO AB
4.4.3 数据选择器
其中对于一个数据选择器：
D10 ~ D13 : 数据输入端 A1、A0 : 选通地址输入端
Y1：输出端
S1 : 附加控制端
0, S1 1时， 当S1 Y1＝D10 A1 A0 D11 A1 A0 D12 A1 A0 D13 A1 A0
4.4.3 数据选择器
和为：
Si Ai Bi (CI )i
数字电路第四版第4章组合逻辑电
03
利用多路复用器、编码 器等集成度更高的元件 代替多个小规模元件。
04
优化布线，减少不必要 的连线，降低元件间的 耦合。
提高电路速度
01
02
03
04
选择高速的逻辑门和元件，以 提高信号传输速度。
优化电路结构，减少信号传输 路径和延迟。
适当增加驱动强度，提高信号 的驱动能力。
避免信号在电路中产生反射和 振荡，减小信号延迟。
降低功耗
选择低功耗的逻辑门和元件，降低静 态功耗。
采用适当的电源管理技术，如电源关 断、时钟关断等，降低功耗。
优化电路结构，减少不必要的逻辑门 和元件，降低动态功耗。
优化布线，减小连线的电阻和电感， 降低信号传输过程中的功耗。
06 组合逻辑电路的实例分析
实例一：简单计算器电路
01
02
功能描述
实现基本的加、减、乘、除运 算功能。
的形式。
卡诺图法
利用卡诺图法将逻辑函 数表达式转换为易于实
现的形式。
卡诺图设计法
卡诺图法的基本原理
利用卡诺图法进行逻辑电路设 计的基本原理和方法。
卡诺图的构造
介绍如何构造卡诺图，以及卡 诺图中最小项和最大项的表示 方法。
卡诺图的简化
介绍如何利用卡诺图进行逻辑 函数的简化，以及如何利用卡 诺图进行逻辑电路的设计。
分析逻辑表达式时，需要注意表达式的化简，以减少所需的逻辑门数量，提高电路 的效率。
真值表分析
真值表是描述组合逻辑电路所有可能 输入情况下输出结果的表格。通过真 值表，可以全面了解电路的功能。
真值表可以帮助我们发现电路中可能 存在的冒险现象，如无关项引起的竞 争冒险。
真值表的列对应于输入变量的所有可能取值 ，行对应于输出变量的所有可能取值。在每 个格子中，填写对应输入取值下的输出取值 。
《数字电子技术基础》复习指导（第四章）
《数字电⼦技术基础》复习指导（第四章）第四章组合逻辑电路⼀、本章知识点(⼀)概念1.组合电路：电路在任⼀时刻输出仅取决于该时刻的输⼊，⽽与电路原来的状态⽆关。
电路结构特点：只有门电路，不含存储（记忆）单元。
2.编码器的逻辑功能：把输⼊的每⼀个⾼、低电平信号编成⼀个对应的⼆进制代码。
优先编码器：⼏个输⼊信号同时出现时，只对其中优先权最⾼的⼀个进⾏编码。
3.译码器的逻辑功能：输⼊⼆进制代码，输出⾼、低电平信号。
显⽰译码器：半导体数码管(LED数码管)、液晶显⽰器(LCD)4.数据选择器：从⼀组输⼊数据中选出某⼀个输出的电路，也称为多路开关。
5.加法器半加器：不考虑来⾃低位的进位的两个1位⼆进制数相加的电路。
全加器：带低位进位的两个 1 位⼆进制数相加的电路。
超前进位加法器与串⾏进位加法器相⽐虽然电路⽐较复杂，但其速度快。
6.数值⽐较器：⽐较两个数字⼤⼩的各种逻辑电路。
7.组合逻辑电路中的竞争⼀冒险现象竞争：门电路两个输⼊信号同时向相反跳变(⼀个从1变0，另⼀个从0变1)的现象。
竞争-冒险：由于竞争⽽在电路输出端可能产⽣尖峰脉冲的现象。
消除竞争⼀冒险现象的⽅法：接⼊滤波电容、引⼊选通脉冲、修改逻辑设计(⼆)组合逻辑电路的分析⽅法分析步骤：1.由图写出逻辑函数式，并作适当化简；注意：写逻辑函数式时从输⼊到输出逐级写出。
2.由函数式列出真值表；3.根据真值表说明电路功能。
(三)组合逻辑电路的设计⽅法设计步骤：1.逻辑抽象：设计要求----⽂字描述的具有⼀定因果关系的事件。
逻辑要求---真值表(1) 设定变量--根据因果关系确定输⼊、输出变量；(2)状态赋值：定义逻辑状态的含意输⼊、输出变量的两种不同状态分别⽤0、1代表。
(3)列出真值表2.由真值表写出逻辑函数式真值表→函数式，有时可省略。
3.选定器件的类型可选⽤⼩规模门电路，中规模常⽤组合逻辑器件或可编程逻辑器件。
4.函数化简或变换式(1)⽤门电路进⾏设计：从真值表----卡诺图/公式法化简。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
教案第四章 组合逻辑电路▲4.1 概述1．逻辑电路的分类（1）组合逻辑电路（简称组合电路）； （2）时序逻辑电路（简称时序电路）。
2、组合逻辑电路的特点（1）功能特点：任一时刻的输出状态仅仅取决于同一时刻的输入状态，而与前一时刻的状态无关。
（2）结构特点：不包含记忆单元，即存储单元。
3、组合逻辑电路的描述如图所示：用一组逻辑函数表示为：4.2组合逻辑电路的分析和设计方法一、 分析方法分析就是已知电路的逻辑图，分析电路的逻辑功能。
分析步骤如下：（1）根据已知的逻辑图，从输入到输出逐级写出逻辑函数表达式。
（2）利用公式法或卡诺图法化简逻辑函数表达式（最简与或表达式）。
（3）列真值表。
（4）确定其逻辑功能。
例1、分析下图组合逻辑电路的功能。
解 （1）AC BC AB Y ⋅⋅=（2）化简：Y=AB+BC+AC&A B B CA CY &&&组合逻辑电路……X 1X 2X nY 1Y 2Y m输入信号输出信号．．．)X X X (f Y )X X X (f Y )X X X (f Y n 21n n n 2122n 2111⋅⋅⋅=⋅⋅⋅=⋅⋅⋅=、、、、、、（3）列真值表：（4）由真值表知： 若输入两个或者两个以上的1，输出Y 为1。
功能：在实际应用中可作为多数表决电路使用。
练习：分析如图所示组合逻辑电路的功能。
▲二、设计方法设计就是已知实际逻辑问题，设计实现该功能的最简电路。
设计步骤如下：（1）根据实际逻辑问题进行逻辑抽象，即确定输入、输出变量的个数, 并对它们进行逻辑赋值(即确定0和1代表的含义)。
（2）根据逻辑功能列出真值表，求出逻辑函数表达式。
（3）选定逻辑器件。
1、若选用SSI （小规模门电路），则化简函数表达式，画出实现电路；2、若选用MSI （中规模门电路），则变换函数表达式形式，画出实现电路。
例2、有三个班学生上自习，大教室能容纳两个班学生，小教室能容纳一个班学生。
设计两个教室是否开灯的逻辑控制电路，用SSI 门电路实现。
要求如下：（1）一个班学生上自习， 开小教室的灯。
（2）两个班上自习， 开大教室的灯。
（3）三个班上自习， 两教室均开灯。
解：（1）逻辑抽象：设输入变量Ａ、Ｂ、Ｃ分别表示三个班学生是否上自习, 1表示上自习, ０表示不上自习；输出变量Ｙ、 F 分别表示大教室、小教室的灯是否亮, １表示亮, ０表示灭。
（2）列真值表： A B C Y0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1& & && A BY 1 Y 2Y 3 Y（3）函数表达式：ABC C AB C B A BC A Y +++= ABC C B A C B A C B A F +++= 利用卡诺图化简：∴AB AC BC Y ++=ABC C B A C B A C B A F +++==A ○+B ○+C (４) 画逻辑图:课堂练习：P179 3.44.3 若干常用的组合逻辑电路（MSI ）一、 编码器（重点：定义、逻辑真值表）1、定义、分类2、实例介绍3、应用1、定义、分类编码：用二进制代码组合表示特定含义的输入对象（例如文字、 数字、符号等）。
而编码器就是实现编码操作的数字电路。
分类：（1）按输入、输出的端数不同（2）按照编码方式规则不同2、实例介绍（1）3位二进制编码器（也称8/3线编码器，是一普通编码器）A B C Y F 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 111&A B Y&&=1FC≥1=1BC A 0 0 00 01 0 1 1 0 11 10 0 1 1 1 BC A 0 1 00 01 0 1 0 1 11 10 11Y F 二进制编码器：2n (IN)→n(OUT)二－十进制编码器：10(IN)→n=4(OUT)普通编码器：每次只允许一个输入对象。
优先编码器：每次允许多个输入对象，但只对优先级别最高的进行编码。
输入信号高电平有效。
写出输出的函数表达式，化简有：编码器电路图：（2）优先编码器（74LS148）74LS148是一TTL 集成编码器。
看74LS148的逻辑图（P141），70I ~I 是输入端，20Y ~Y 是输出端，还有一些控制端，下面依次介绍一下：S ：片选信号，S =0，编码器工作；S =1，编码器禁止工作。
S Y ：选通输出端，S Y =0，编码器工作，但无信号。
EX Y ：扩展端，EX Y =0，编码器工作，且有信号输入。
芯片的管脚分布图为：753107632176542I I I I Y I I I I Y I I I I Y +++=+++=+++=74LS148的功能表P142（3）二－十进制编码器（74LS147）引脚分布图为：74LS147的功能表（P144 表3.3.3）3、应用：小测验：用与非门设计一个三变量判偶电路。
当输入变量中有偶数个1时，输出1；否则输出为0。
二、译码器（重点：定义、分类、输出与输入之间的关系）1、定义、分类2、实例介绍3、扩展问题4、应用：用译码器实现逻辑函数1、定义、分类译码：编码的逆过程，即将每一组输入的二进制代码“翻译”为一个高、低电平的输出信号。
而实现译码功能的数字电路称为译码器。
分类：（1）二进制译码器：n (IN)→2n (OUT)（2）二－十进制译码器：4 (IN)→10 (OUT)，即将10个BCD代码译成10个高、低输出信号。
（3）显示译码器（BCD－七段显示译码器）：4(IN) →7 (OUT)2、实例介绍（1）3位二进制译码器（3/8线译码器）：74LS1383位二进制译码器的框图为：下面介绍一TTL集成译码器74LS138：功能表输出为低电平有效根据功能表写出输出的函数表达式：★2122112112mAAAYmAAAYmAAAY======．．．故这种译码器也叫做最小项译码器。
芯片的管脚分布图：（2）二－十进制译码器：74LS142真值表：P150（3）显示译码器（BCD－七段显示译码器）数码显示器按显示方式有分段式、字形重叠式、点阵式。
其中，七段显示器应用最普遍。
七段显示器分为半导体数码管（LED七段显示器）和液晶显示器两种。
○1LED七段显示器LED显示器外形图为：七段显示器为了显示BCD码，需用显示译码器将代码译成数码管所需的驱动信号。
○2显示译码器（BCD－七段显示译码器）：74LS48以共阴极接法为例：分为七段，每段都是一个发光二极管（LED），有共阳极和共阴极两种接法。
gabcdefdpa b c d e f g dpCOM(a)共阴极(b)共阳极a b c d e f g dpCOMA aB bC cD defgABCD显示译码器abcdefgLED真值表：（高电平有效）集成显示译码器7448：三个辅助控制端LT、RBO/BI、RBI的功能和用法见P1553、扩展问题用两片3/8线译码器74LS138扩展一个4/16线译码器。
P148 例3.3.2当D3=0，74LS138(1)工作，而74LS138(2)禁止工作，故将输入D3D2D1D0的0000～0111代码译成70Z~Z；当D3=1时，74LS138(2)工作，而74LS138(1) 禁止工作，将D3D2D1D0的1000～1111代码译成158Z~Z。
4、应用：用译码器实现逻辑函数例1、用3/8线译码器74LS138和门电路产生如下多输出逻辑函数。
解：令A2=A、A1=B、A0=C123456781615141312111097448GNDV CCA1A2Y fY gY aY bY cY dY eLTBI/RBORBIA3A0BCCBACBAYACY21++==37412571mmmmBCABCACBACBABCCBACBAYmmCBAABCACY+++=+++=++=+=+==电路的接法LS138为：例2、P158 例3.3.34.3.3 数据选择器（重点：定义、输出表达式）一、 定义二、 实例介绍 三、 扩展四、 应用：用数据选择器实现逻辑函数一、定义在数字信号的传输过程中，数据选择器（也称多路开关）可以从多路输入选择一路输出。
其功能如图：二、实例介绍（1）双4选1数据选择器：74LS15374LS153中集成了两个四选一数据选择器，其中一个的逻辑图和符号图是：A 2 A 1A 0S 11Y 2Y 3Y 4Y 5Y 6Y0Y 7Y2S 3S1A B C&Y 1&Y 274LS13874317431743125757571Y Y Y Y m m m m m m m m Y Y Y m m m m Y ==+++===+=…控制信号数据输出I 0I 1I nY其中, A1、A0为控制数据传送的地址输入信号，D10～D13供选择的四路输入信号，1S为使能端。
当1S=1时，禁止数据输入，选择器不工作；当1S=0时，允许数据选通，选择器正常工作。
当正常工作时，输出表达式为：由逻辑表达式可列出功能表：输入输出1S A1A0Y11 ××00 0 0 D100 0 1 D110 1 0 D120 1 1 D13（2）8选1数据选择器：74LS152管脚分布图：输出表达式为：三、扩展用一片双4选1数据选择器74LS153组成一个8选1数据选择器。
第三地址输入端使用使能端，则真值表为：输出为高电平有效，输出用或门实现，如图：1311211111011D)AA(D)AA(D)AA(D)AA(Y+++=71261251241231221211212D)AAA(D)AAA(D)AAA(D)AAA(D)AAA(D)AAA(D)AAA(D)AAA(Y+++++++=A2 A1 A0Y1Y2Y0 0 0 D10 0 D00 0 1 D11 0 D10 1 0 D12 0 D20 1 1 D13 0 D31 0 0 0 D20D41 0 1 0 D21D51 1 0 0 D22D61 1 1 0 D23D7若输出为低电平有效，则输出用与门实现。
四、应用：用数据选择器实现逻辑函数例、用8选1数据选择器（高电平有效）实现以下逻辑函数：Z ABC AC ABC =++ 解：思路：定义、输出表达式→逻辑函数步骤：（1）写出8选1数据选择器的输出表达式：（2）将逻辑函数向表达式靠（出现的项乘以1，未出现的项乘以0，未出现的变量保留）。
令A ＝A 2，B ＝A 1，C ＝A 0，则Z ABC 1ABC 0ABC 0ABC 1ABC 0ABC 1ABC 0ABC 1=⋅+⋅+⋅+⋅+⋅+⋅+⋅+⋅（3）现令D 0＝D 3＝D 5＝D 7＝1，D 1＝D 2＝D 4＝D 6＝0，即可用数据选择器实现逻辑函数Z 。