ADC0809-多路数据采集和控制系统设计
CPLD控制ADC0809实现多路数据采集
CPLD控制ADC0809实现多路数据采集随着数字化生活的到来，数据采集系统在日常生活中的应用越来越显着。
模拟信号和数字信号之间的转换已成为计算机控制系统中不可缺少的环节。
较传统数据采集率高、组成形式灵活等特点。
数据采集系统具有极强的通用性，可广泛应用于军事、工业生产、科学研究和日常生活中。
随着计算机的普及数据采集系统在日常生活中的应用越来越显着。
由于基于DSP芯片的高速电子器件成本和制作工艺以及高密集的技术含量，使得高速数据采集卡的价格昂贵。
而复杂可编程逻辑器件（CPLD）能够将大量的逻辑功能集成于一个单片集成电路中，以其时钟频率高、内部延时小、速度快、效率高、组成形式灵活等特点在高速数据采集方面有着单片机和DSP无法比拟的优势。
本文为大家介绍CPLD控制ADC0809实现多路数据采集。
系统的构架及工作原理采用一片CPLD作为逻辑控制单元。
CPLD负责采用通道的巡回、工作时钟的产生和ADC0809的数据采集。
A/D转换器采用的是ADC0809，ADC0809是CMOS单片型逐次逼近式A/D转换器，它具有转换速度快、分辨率高、功耗低以及价格便宜等优点，被广泛地应用与微电脑的接口设计上。
它有8个模拟量输入通道IN［0..7］，芯片内由一个8路模拟开关、一个地址锁存与译码器、一个A/D转换器和一个三态输出锁存器组成。
ADC0809通过ALE，START，EOC，OE，Da-ta［0..7］，ADDA，ADDB，ADDC，CLK 信号与CPLD相连。
如图1所示。
其中：ALE：为地址锁存允许输入线，高电平有效。
当ALE为高电平时，地址锁存与译码器ADDA、ADDB、ADDC三条地址线的地址信号进行锁存，经译码后被选中的通道模拟量进转换器进行转换。
ADDA、ADDB和ADDB为地址输入线，用于选通IN0-IN7上的一路模拟输入量。
START：启动A/D转换控制引脚，电平下降沿有效。
Data［0..7］：AD转换数据输出。
ADC0809的采样控制电路的实现
ADC0809的采样控制电路的实现采样控制电路的实现主要包括时钟发生器、模拟多路选通器、时序控制逻辑、参考电压电路以及数据存储器等模块。
首先，时钟发生器是采样控制电路的基础。
它可以产生稳定的时钟信号，用于控制ADC0809的工作时序。
时钟发生器一般采用晶体振荡器或基于RC网络的振荡电路来产生时钟信号。
其次，模拟多路选通器用于选择待采样的信号源。
ADC0809拥有8个模拟输入通道，因此需要一个模拟多路选通器来选择信号源。
多路选通器可以实现将多个信号源连接到ADC的输入端，根据控制信号来切换输入信号。
然后，时序控制逻辑用于控制ADC0809的工作时序。
ADC0809的工作需要依照一定的时序来执行采样、转换和输出等操作。
时序控制逻辑可以根据采样控制信号来控制ADC0809的各个工作阶段，确保工作按照预期的时序进行。
接着，参考电压电路提供参考电压给ADC0809、ADC0809需要一个稳定的参考电压作为模拟输入信号的基准。
参考电压可以通过使用稳压二极管、电压调节器或者外部提供的稳定电压源来实现。
最后，数据存储器用于存储ADC0809转换后的数字输出结果。
ADC0809转换后的数字输出需要被及时读取和储存。
数据存储器一般采用寄存器、存储芯片或者存储器件来实现，以便后续对采样数据的处理和分析。
综上所述，ADC0809的采样控制电路可以通过时钟发生器、模拟多路选通器、时序控制逻辑、参考电压电路和数据存储器等模块实现。
这些模块的协同工作可以确保ADC0809按照预期的时序进行采样和转换，并将转换结果及时储存，以供后续处理和分析。
这样的采样控制电路可以广泛应用于各种需要模数转换的电路和系统中。
数据采集及显示系统设计
数据采集及显示系统设计一、实验内容设计一个ADC0809 数据采集及显示系统。
采样间隔为0.5 毫秒，系统时钟为512KHz。
AD 转换得到的8 位数据进行译码显示（显示可采用两位的LED）。
二、系统框架分析与设计ADC0809是8位逐次逼近型A/D转换器，ADC0809内部没有时钟电路，故时钟需要由外部输入，允许范围为10KHz～1280KHz，典型值为640KHz，每一通道的转换需66～73个时钟周期。
ALE是地址锁存使能信号输入端，在ALE信号的上升沿，ADDA～ADDC上的地址码被锁存、译码后，选通与8个模拟输入端对应的多路开关。
START是启动信号输入端，在START 信号的上升沿复位A/D转换器，下降沿启动A/D转换器。
根据分析，系统可分为采样控制模块、数据转换模块和显示译码模块三个部分，如图1所示：三、模块实现（1）采样时钟产生模块：由输入、输出时钟的比例关系可知由256 分频器即可实现。
具体VHDL代码如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY clkdiv ISPORT( RESET,CLK: IN STD_LOGIC;CLK2: OUT STD_LOGIC );END;ARCHITECTURE ONE OF clkdiv IS SIGNAL FULL : STD_LOGIC;BEGINP_REG: PROCESS(CLK)V ARIABLE CNT8 : STD_LOGIC_VECTOR(7 DOWNTO 0);BEGINIF RESET = '1' THENCNT8 := "00000000";ELSIF CLK'EVENT AND CLK = '1' THENIF CNT8 = "10000000" THENCNT8 := "00000000";FULL <= '1';ELSE CNT8 := CNT8 + 1;FULL <= '0';END IF;END IF;END PROCESS P_REG;P_DIV : PROCESS(FULL)V ARIABLE CNT2 : STD_LOGIC;BEGINIF FULL'EVENT AND FULL = '1' THENCNT2 := NOT CNT2;IF CNT2 = '1' THEN CLK2 <='1';ELSE CLK2 <= '0';END IF;END IF;END PROCESS P_DIV;END;（2）采样控制模块：根据时序要求来产生ADC0809 正常工作所需的各个控制信号，采用有限状态机设计方法实现采样控制模块，状态由ADC0809 的工作时序确定。
51单片机加CPLD驱动ADC0809的多路数据采集系统
信号，从Ｐｏ送出的ｄａｔａ为其提供ＡＤＤＲ通道选择地址。
例如启动ＡＤＣｌ．关键代码为：
ＭＯＶ Ａ＃０１Ｈ
ＭＯｖＤＰＰＲ＃ａｄｄｒ／／此处ａｄｄｒ与地址分配有关
ＭＯＶＸ＠ＤＰＴＲＡ
对应Ｃ５１代码为：
ｕｎｓｉｇｎｅｄ ｃｈａｒ ｘｄａｔａ ＡＤＣ＿ａＬ
０ｘｔ２３４；／／定义ＡＤＣ
堑叠
囤２ Ａ［１Ｃ，ＯＳ０９启动转换
Ｐ０
＿４．输入按键输出显示电路一■
片机Ｐ３
４、Ｐ３
＿－≥二¨＝Ｉ
口为数据总线．要接ＡＤＣ０８０９数据输出端Ｄ．同时 ＰＯＩｑ低３ｂｉｔ接通道选择地址Ａ、Ｂ、Ｃ．而其它控制信 号需要通过ＣＰＬＤ实现时序的匹配．其中ＡＤＣ０８０９时 钟ＣＬＫ由ＭＣＵ ＡＬＥ信号经ＣＰＬＤ８分频后提供。 ＣＰＬＤ内部电路如图８所示．ＭＣＵ ＡＬＥ经过８分 频（２２ １１８４Ｍ／６／８＝４６０Ｋ）ａｄｃ ｃｌｋ做ＡＤＣ０８０９的时 钟ＣＬＫ，译码地址Ｙ０与ＷＲ或非后做ａｄｃ ｓｔａｄ（接 ＡＤＣ０８０９的ＡＬＥ和ＳＴＡＲＴ）．Ｙ０与ＲＤ或非后做
ＡＤｃ＝ＣＨ
Ⅳ外∞中断０目ｎ化
ＩＴ０＝１ＷＴ＆镕触＆
本篇结合具体ＡＤ０８０９器件与ＭＣＵ的接１：３设
计，详细分析了ＡＤＣ０８０９的控制时序图，设计了满足
ｔ／外部中断自敬
ｖｏｉｄ ｅｘＩｊｎｌ。（ｖｏｉｄｌｉｎｔｅｒｒｕｐｔ０ ｕｓｉｎｇ
ＡＤＣ０８０９接口需要的硬件电路，整合Ｍｉｎｉ５１板上按键、 数码管资源，通过ＣＰＬＤ内部电路设计．实现ＭＣＵ对
＿麓：＿＿曼≥ｊ
ＡＤＣ０８０９启动受ＳＴＡＲＴ、ＡＬＥ和ＡＤＤＲ信号控制
详细解读程序代码，给出完整设计方案。
ＡＤＣ０８０９是８位Ａ／Ｄ转换器、８路多路开关以及 徽处理机兼容的控制逻辑的ＣＭＯＳ组件。它是透次逼 近式Ａ／Ｄ转换器．容易和单片机总线模式接１３。圈１ 是ＡＤＣ０８０９芯片的实物图和引脚图。 ＩＮ０一ＩＮ７：８路模拟量输人：
ADC0808ADC0809 MP兼容的8位AD转换8通道多路复用器
外文资料译文ADC0808/ADC0809 MP兼容的8位A/D转换8通道多路复用器一．总体描述ADC0808，ADC0809的数据采集组件是一个8位模拟 - 数字转换器的单片CMOS器件，8通道多路复用器和微处理器兼容控制逻辑。
8位A / D 转换使用连续逼近作为转换技术。
该转换器具有高阻抗斩波稳定比较器，1模拟开关树和连续256R分压器逼近寄存器。
8通道多路复用直接访问的8路单端模拟信号。
该器件无需外部零点和满刻度的需要调整。
轻松连接到微处理器提供多路复用地址锁存和解码输入和锁存TTL三STATEÉ输出。
ADC0808，ADC0809的设计已优化通过结合几个A/ D转换的最可取的方面，转换技术。
ADC0808，ADC0809的提供高速度快，精度高，最低温度的依赖，优秀的长期精度和可重复性，并消耗最小的功率。
这些特点使该设备适合的应用程序，过程和机器控制消费电子和汽车应用。
16-与常见的输出通道多路复用器（采样/保持端口）看到ADC0816数据表。
（更多信息请参见AN-247。
）二．特点简易所有微处理器的接口5VDC或模拟跨度调整后的电压基准无零或全面调整需要8通道多路复用地址与逻辑0V至5V单电源5V输入范围输出符合TTL电平规格之标准密封或成型28引脚DIP封装28引脚型芯片载体封装ADC0808相当于以MM74C949ADC0809的相当于MM74C949-1三．主要技术指标垂直分辨率8位单电源：5 VDC低功耗15毫瓦转换时间100毫秒四．框图图1框图绝对最大额定值（注1及2）如果指定的军事/航空设备是必需的，请联系美国国家半导体的销售办公室/分销商的可用性和规格。
电源电压（VCC）（注3）6.5V在任何引脚-0.3V电压至（VCC+0.3V）除了控制输入电压控制输入-0.3V到+15V（START，OE时钟，ALE地址，补充B，添加C）存储温度范围-65℃至+150℃875毫瓦TA=25℃封装耗散导致温度。
ADC0809的采样控制电路的实现
附表1：广州大学学生实验报告开课学院及实验室：物理与电子工程学院-电子楼317室2016年 5 月10 日学院物电年级、专业、班姓名Jason.P 学号实验课程名称EDA技术实验成绩实验项目名称ADC0809的采样控制电路的实现指导教师一、实验目的：学习用状态机对A/D转换器ADC0809的采样控制电路的实现。
二、实验内容：1、实验原理：ADC0809是CMOS的8位A/D转换器，片内有8路模拟开关，可控制8个模拟量中的一个进入转换器中。
ADC0809的精度为8位，转换时间约100μs，含锁存控制的8路多路开关，输出有三态缓冲器控制，单5V电源供电。
图7-1 ADC0809工作时序主要控制信号说明：如图7-1所示，START是转换启动信号，高电平有效；ALE是3位通道选择地址（ADDC，ADDB，ADDA）信号的锁存信号。
当模拟量送到某一输入端（如IN1或IN2等），由3位地址信号选择，而地址信号由ALE锁存。
EOC是转换情况状态信号（类似于AD574的STATUS）,当启动转换约100us后，EOC产生一个负脉冲，以示转换结束；在EOC的上升沿后，若输出使能信号OE为高电平，则控制打开三态缓冲器，把转换好的8位数据结果输至数据总线。
至此ADC0809的一次转换结束。
2、实验步骤：（1）利用QuartusII对课本例8-2进行文本编辑输入和仿真测试；给出仿真波形。
最后进行引脚锁定并进行测试，硬件验证例8-2电路对ADC0809的控制功能。
图7-2 采样状态机结构框图引脚锁定情况：先用14芯线将附图1中“17”和“8”相连，具体管脚锁定情况见“17”和“8”处两边已标出。
程序设计中ADDA、 ADDB 均需赋0。
实验板上的ENABLE即程序中的EOC。
两个数码管显示Q输出，选择模式5的数码管1、2或数码管8、7，不要选择中间的，因中间数码管的部分引脚已被ADC0809使用。
（新实验板没有从ADC0809 D[7：0]连接的数码管。
CPLD控制ADC0809实现多路数据采集
正在转换，持续时间为Ａ／Ｄ结束时间，有低电 平转换为高电平时指示转换结束。此信号供
ＣＰＬＤ查询。咖 ２系统的模块设计
２．１ ＡＤＣ０８０９采样控制模块 ＡＤＣ０８０９采样控制采用摩尔状态机控制
进行模，数转换，根据图２所示的ＡＤ的工作时
序图，将采样控制过程分成７个状态：
ｃ１２
ｎ ｎ ｒ］ｎ几ｎ厂］ｎ ｎ ｒ］ｎ厂］
动信号ＳＴＡＲＴ开启。
２．１．４等待转换：检测转换结束状态信号
ＥＯＣ信号。
２．１．５输出有效状态：允许８位的并行数据
输出。
２．１．６输出锁存数据：开启数据锁存信号
ＬＯＣＫ。这样就可以用另一个进程来检测锁存信
号ＬＯＣＫ，在它的上升沿来时，将转换好的数据
锁存并存储。
２．１．７返回初始状态。嗍
２．２时钟发生模块
参考文献(5条)
1.李向舜;刘明慧 基于CPLD技术的A/D转换器接口电路设计[期刊论文]-压电与声光 2005(04)
2.ADC0809datasheet 1999
3.曲波;吕建平 CPLD在多通道温度测量中的应用[期刊论文]-苏州大学学报 2007(02)
4.周润景;图雅;张丽敏 基于Quartus Ⅱ的FPGMCPLD数字系统设计实例 2007 5.罗苑棠 CPLD/FPGA常用模块与综合系统设计实例精讲 2007
期内必须保证一次采样的完成。当该信号的上
升沿到了时，切换采样通道，依次的对八个通道
进行巡回扫描。
３ ＣＰＬＤ软件设计
ＣＰＬＤ程序编写在ＱＵＡＲＴＵＳ８．０软件环境 下用ＶＨＤＬ编写，主要有分频模块和用摩尔状 态机控制ＡＤＣ０８０９模块。嘲仿真用ＱＵＡＲＴＵＳ８． ０白带的仿真工具，仿真结果如图３、４所示：
微机原理综合性实验报告-AD转换器ADC0809数字温度计设计
微机原理与汇编语言综合性实验报告实验项目名称：A/D转换器 ADC0809数字温度计设计实验目的：掌握A/D转换原理，掌握0809A/D转换芯片的硬件电路和软件编程。
实验要求：包括开发环境要求，技术文档要求两部分。
开发环境要求：软件环境：windows98/windowsXP/windows2000，QTH-8086B环境硬件环境：计算机（Pen4CPU, 256MRAM，60G以上硬盘，输入输出设备）技术文档要求：按照实验报告编写要求进行。
要求软、硬件功能描述清晰，实验总结深刻。
实验内容：1 、实验原理图1 电路原理图本实验采用 ADC0809 做 A/D 转换实验。
ADC0809 是一种8路模拟输入、8位数字输出的逐次逼近法A/D器件，转换时间约100us，转换精度为±1/512，适用于多路数据采集系统。
ADC0809片内有三态输出的数据锁存器，故可以与8088微机总线直接接口。
图中ADC0809的CLK信号接CLK=2.385MHZ，基准电压Vref(+)接Vcc。
一般在实际应用系统中应该接精确+5V，以提高转换精度，ADC0809片选信号0809CS和/IOW、/IOR经逻辑组合后，去控制ADC0809的ALE、START、ENABLE信号。
ADC0809的转换结束信号EOC未接，如果以中断方式实现数据采集，需将EOC信号线接至中断控制器8259Ａ的中断源输入通道。
本实验以延时方式等待A/D转换结束，ADC0809的通道号选择线ADD－A、ADD－B、ADD－C 接系统A/D转换器ADC0809数字温度计设计数据线的低3位，因此ADC0809的8个通道值地址分别为00H、01H、02H、03H、04H、05H 、06H、07H。
启动本A/D转换只需如下三条命令：MOV DX，ADPORT ；ADPORT为ADC0809端口地址。
MOV AL，DATA ；DATA为通道值。
MOV DX， AL ；通道值送端口。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1.设计目的
本设计包括确定控制任务、系统总体设计、硬件系统设计、软件程序的设计等，使学生进一步学习理解计算机控制系统的构成原理、接口电路与应用程序，巩固与综合专业基础知识和相关专业课程知识，提高学生运用理论知识解决实际问题的实践技能。
2. 设计内容
设计一由微机控制的A/D数据采集和控制系统，该卡具有对八个通道上0-5V的模拟电压进行采集的能力，且可以用键盘选择装换通道，选择ADC0809作为A/D转换芯片。
并在显示器上动态显示采集的数据。
3. 设计要求
（1）根据题目要求的指标，通过查阅有关资料，确定系统设计方案，并设计其硬件电路图。
（2）画出电路原理图，分析主要模块的功能及他们之间的数据传输和控制关系。
（3）用protel软件绘制电路原理图。
（4）软件设计，给出流程图及源代码并加注释。
4. 系统总体设计步骤
第一步：信号调理电路
第二步：8路模拟信号的产生与A/D转换器
被测电压要求为0~5V的直流电压，可通过电位器调节产生。
考虑本设计的实际需要，我选择八位逐次比较式A/D转换器（ADC0809）。
第三步：发送端的数据采集与传输控制器
第四步：人机通道的借口电路
第五步：数据传输借口电路
用单片机作为控制系统的核心，处理来之ADC0809的数据。
经处理后通过串口传送，由于系统功能简单，键盘仅由两个开关和一个外部中断组成，完成采样通道的选择，单片机通过接口芯片与LED数码显示器相连，驱动显示器相应同采集到的数据。
串行通信有同步和异步两种工作方式，同步方式传送速度快，但硬件复杂；异步通信对硬件要求较低，实现起来比较简单灵活，适用于数据的随机发送和接受。
采用MAX485芯片的转换接口。
经过分析，本系统数据采集部分核心采用ADC0809，单片机系统采用8051构成的最小系统，用LED动态显示采集到的数据，数据传送则选用RS-485标准，实现单片机与PC机的通信。
数据采集与传输系统一般由信号调理电路，多路开关，采样保持电路，A/D，单片机，电平转换接口，接收端（单片机、PC或其它设备）组成。
系统框图如4-1所示
图4-1 总体设计的系统框图
5.硬件系统的设计
5.1信号调理
信号调理的任务：将被测对象的输出信号变换成计算机要求的输入信号。
多路数据采集输入通道的结构图如下图：
图5-1-1多路数据采集输入通道结构图。