版图PPT课件
合集下载
版图设计实例ppt课件
分割输入器件实现四方交叉：将M3变为M3a和M3b，M4变 为M4a和M4b，就可以实现四方交叉，保证输入器件的对称 性。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
由于全部电流都要通过输入晶体管中的每一个，例如，有时整个电 流完全在M3，当差分信号关断时，M3关断M4接通，整个电流又完全在 M4，信号每摆动一次就切换一次，为了承受这一电流，在M3和M4之间 的金属线需要达到一定的宽度，采用二条金属线连接M3和M4的源极，并 且从M4b和M3b的中间向下，这样，M3导通时电流将通过M3a和M3b， 即它的两半把电流向下送到中心导线。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
4. CMOS放大器
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
1. CMOS门电路
(1) 反相器
电路图
版图1
版图2
版图1特点:多晶栅竖直排列,MOS管源区面积小,因而反相器面积也小。 版图2特点:多晶栅水平排列,MOS管漏极金属与电源、地金属线之间的 空档允许其它金属线通过,因水平尺寸较大而使面积稍大一些。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
2.MOS管并联(并联是指它们的源和源连接，漏和漏连接，各 自的栅还是独立的。) (1)栅极水平放置，节点X和Y可用金 属连线连接(图b)；也可用有源区连接(图c）。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
由于全部电流都要通过输入晶体管中的每一个，例如，有时整个电 流完全在M3，当差分信号关断时，M3关断M4接通，整个电流又完全在 M4，信号每摆动一次就切换一次，为了承受这一电流，在M3和M4之间 的金属线需要达到一定的宽度，采用二条金属线连接M3和M4的源极，并 且从M4b和M3b的中间向下，这样，M3导通时电流将通过M3a和M3b， 即它的两半把电流向下送到中心导线。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
4. CMOS放大器
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
1. CMOS门电路
(1) 反相器
电路图
版图1
版图2
版图1特点:多晶栅竖直排列,MOS管源区面积小,因而反相器面积也小。 版图2特点:多晶栅水平排列,MOS管漏极金属与电源、地金属线之间的 空档允许其它金属线通过,因水平尺寸较大而使面积稍大一些。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
2.MOS管并联(并联是指它们的源和源连接，漏和漏连接，各 自的栅还是独立的。) (1)栅极水平放置，节点X和Y可用金 属连线连接(图b)；也可用有源区连接(图c）。
Virtuoso_Layout_版图基本知识课件
S/D
Gate
D/S PSG
Poly
N-imp
P-sub
The cross section of mos
Virtuoso_Layout_版图基本知识
Layout
Layout of cmos transistors
Pwell P-imp Active Poly
N-imp contact
Virtuoso_Layout_版图基本知识
N -im p c o n ta c t
Oxide/Iso Substrate
Al
注：我们在这里指出各个层次说明是为了更好的对下面的实例进行分析
Virtuoso_Layout_版图基本知识
CMOS Transistor Introduction
Virtuoso_Layout_版图基本知识
MOS(Cross section)
?集成电路的制造收到工艺水平的限制受到器件物理参数的制约为了保证器件正确工作和提高芯片的成品率要求设计者在版图设计时遵循一定的设计规则designrule这些设计规则直接由流片厂家提供
版图基本知识
MOS器件简介
2009年11月25日
市场IDEA 结构定义 系统设计仿真 电路设计仿真 版图设计 原型&测试 大规模生产
工具介绍
• 我们现阶段主要使用的版图软件有基于 PC的 chiplogic 、 Tanner 公 司 的 L-edit 、 基 于 Cadence的Virtuoso
Virtuoso_Layout_版图基本知识
virtuoso 使用流程
• 登录到工作站 • 创建版图库、版图单元 • 确立相关技术文件以及配置
Virtuoso_Layout_版图基本知识
集成电路版图设计基础电阻电容匹配ppt课件
21避免匹配电阻功耗过大
匹配电阻的功耗会产生热梯度，精确匹配电阻，功 耗大于1—2uW/um2，窄电阻上的大电流会速度饱和 和非线性
43
电阻匹配规则
精选ppt课件2021
17.优先采用多晶硅电阻
多晶硅电阻比扩散电阻窄很多，较小的宽度失配不会 增加
18.淀积电阻放在场氧之上
淀积电阻包括多晶穿过场氧阶梯时，变化增加，不应 穿过氧化层阶梯或表面不连续处
如2kΩ/■的HSR电阻 第一层金属可产生 0.1%V的电导调制，
33
精选ppt课件2021
电导调制的因素 （1）导线和下面电阻的电压差 （2）氧化层厚度和交叠面积
34
静电屏蔽
精选ppt课件2021
屏蔽层插在金属和电阻之间 屏蔽层接地，屏蔽层的衰减作用随频率增高而
降低，
35
静电屏蔽作用于电阻
19.考虑采用场板和静电屏蔽
精确匹配电阻可在其上面放上静电屏蔽层
44
二 电容匹配规则
精选ppt课件2021
结电容精度低，氧化层电容精度高
1.匹配电容图形相同
保持相同尺寸，如果两电容尺寸不同，由小的单位电 容并联而成，单位电容不能串联，
2.精确匹配电容应采用正方形
周长面积比越小越好，最好取正方形
22
精选ppt课件2021
各个电阻分成相同的段
Two in series Two in parallel Four in parallel
23
共质心版图规则
精选ppt课件2021
一致性： 匹配器件的质心尽量一致 对称性 阵列的排布应关于X轴Y轴对称 分散性： 阵列应具有最大可能的分散性，器件的各
14精确匹配电阻沿芯片对称轴摆放
匹配电阻的功耗会产生热梯度，精确匹配电阻，功 耗大于1—2uW/um2，窄电阻上的大电流会速度饱和 和非线性
43
电阻匹配规则
精选ppt课件2021
17.优先采用多晶硅电阻
多晶硅电阻比扩散电阻窄很多，较小的宽度失配不会 增加
18.淀积电阻放在场氧之上
淀积电阻包括多晶穿过场氧阶梯时，变化增加，不应 穿过氧化层阶梯或表面不连续处
如2kΩ/■的HSR电阻 第一层金属可产生 0.1%V的电导调制，
33
精选ppt课件2021
电导调制的因素 （1）导线和下面电阻的电压差 （2）氧化层厚度和交叠面积
34
静电屏蔽
精选ppt课件2021
屏蔽层插在金属和电阻之间 屏蔽层接地，屏蔽层的衰减作用随频率增高而
降低，
35
静电屏蔽作用于电阻
19.考虑采用场板和静电屏蔽
精确匹配电阻可在其上面放上静电屏蔽层
44
二 电容匹配规则
精选ppt课件2021
结电容精度低，氧化层电容精度高
1.匹配电容图形相同
保持相同尺寸，如果两电容尺寸不同，由小的单位电 容并联而成，单位电容不能串联，
2.精确匹配电容应采用正方形
周长面积比越小越好，最好取正方形
22
精选ppt课件2021
各个电阻分成相同的段
Two in series Two in parallel Four in parallel
23
共质心版图规则
精选ppt课件2021
一致性： 匹配器件的质心尽量一致 对称性 阵列的排布应关于X轴Y轴对称 分散性： 阵列应具有最大可能的分散性，器件的各
14精确匹配电阻沿芯片对称轴摆放
集成电路常用器件版图 ppt课件
因为MOS 管的宽长比比较大，版图采用了多 栅并联结构，源漏区的金属引线设计成叉指 状结构，电路中的NMOS 管和PMOS 管实际 是由多管并联构成，采用了共用源区和共用 漏区结构。
PPT课件
40
（1）反相输出 I/O PAD
考虑到电子迁移率比空穴约大2.5 倍，所以， PMOS 管的尺寸比NMOS 管大，这样可使倒 相器的输出波形对称。
PPT课件
16
5.2 电阻常见版图画法
PPT课件
17
5.2 电阻常见版图画法
PPT课件
18
5.2 电阻常见版图画法
PPT课件
19
5.2 电阻常见版图画法
对于无法使用串、并联关系来构建的电阻， 可以在单元电阻内部取部分进行构建。
图7.18的实现方式。
PPT课件
20
电阻匹配设计总结
（1）采用同一材料来制作匹配电阻
电容值。
做在场氧区，电容值较小。
PPT课件
24
5.3 电容版图设计
（4）MIM电容 金属层之间距离较大，因此电容较小。
减小电容面积、提高电容值：叠层金属电容 器，即将多层金属平板垂直的堆叠在一起， 将奇数层和偶数层金属分别连在一起，形成 两个梳状结构的交叉。图7.21
PIP和MIM电容由于下极板与衬底距离较远， 寄生电容较小，精度较好。
5.2 电阻常见版图画法
2、电阻的版图设计
（1）简单的电阻版图
电 电阻阻的 的阻 阻值 值=电R阻的WL方dd 块R■数×方块电阻。
这种阻值计算比较粗糙，没有计入接触孔电阻 和头区电阻。
PPT课件
12
5.2 电阻常见版图画法
（2）高阻值第精度电阻版图 对上拉电阻和下拉电阻：对电阻阻值以及匹
PPT课件
40
（1）反相输出 I/O PAD
考虑到电子迁移率比空穴约大2.5 倍，所以， PMOS 管的尺寸比NMOS 管大，这样可使倒 相器的输出波形对称。
PPT课件
16
5.2 电阻常见版图画法
PPT课件
17
5.2 电阻常见版图画法
PPT课件
18
5.2 电阻常见版图画法
PPT课件
19
5.2 电阻常见版图画法
对于无法使用串、并联关系来构建的电阻， 可以在单元电阻内部取部分进行构建。
图7.18的实现方式。
PPT课件
20
电阻匹配设计总结
（1）采用同一材料来制作匹配电阻
电容值。
做在场氧区，电容值较小。
PPT课件
24
5.3 电容版图设计
（4）MIM电容 金属层之间距离较大，因此电容较小。
减小电容面积、提高电容值：叠层金属电容 器，即将多层金属平板垂直的堆叠在一起， 将奇数层和偶数层金属分别连在一起，形成 两个梳状结构的交叉。图7.21
PIP和MIM电容由于下极板与衬底距离较远， 寄生电容较小，精度较好。
5.2 电阻常见版图画法
2、电阻的版图设计
（1）简单的电阻版图
电 电阻阻的 的阻 阻值 值=电R阻的WL方dd 块R■数×方块电阻。
这种阻值计算比较粗糙，没有计入接触孔电阻 和头区电阻。
PPT课件
12
5.2 电阻常见版图画法
（2）高阻值第精度电阻版图 对上拉电阻和下拉电阻：对电阻阻值以及匹
素材中国地图教学课件
人口结构
中国的人口结构较为复杂 ，包括多个年龄段和不同 的民族。
人口分布
中国的人口分布不均，主 要集中在东部和中部地区 ，而西部和西北部地区人 口分布较少。
中国民族
汉族
汉族是中国人口最多的民 族，占总人口的92%左右 。
少数民族
中国有55个少数民族，包 括满族、回族、藏族、维 吾尔族等。
民族语言
中国各民族有自己的语言 ，其中汉语是最主要的语 言。
。
工业绿色发展
推动工业绿色低碳发展，降低 能耗和排放，提高资源利用效
率。
工业区域协调发展
加强区域协调发展，优化产业 布局，推动地区间产业转移和
升级。
服务业发展
服务业地位
服务业在国民经济中的地位日 益重要，成为经济增长的重要
动力。
服务业创新
推动服务业创新发展，培育新 业态、新模式和新服务。
服务业品质提升
素材中国地图教学课 件
目录
CONTENTS
• 中国地理概述 • 中国行政区划 • 中国自然资源 • 中国人口与民族 • 中国经济发展 • 中国交通与旅游
01 中国地理概述
中国地理位置和疆域
地理位置
中国位于亚洲东部，太平洋西岸，北 接俄罗斯、蒙古，西邻哈萨克斯坦、 塔吉克斯坦、吉尔吉斯斯坦、巴基斯 坦，南接缅甸、老挝、越南。
县级行政区划
• 中山市、东莞市等。
03 中国自然资源
土地资源
土地资源丰富
中国拥有广阔的国土面积，土地资源 丰富，包括耕地、林地、草地等类型 。
土地利用类型多样
土地保护与可持续利用
中国政府重视土地资源的保护和可持 续利用，采取了一系列措施，如土地 整治、土地复垦等，以实现土地资源 的可持续利用。
数字后端版图设计ppt课件
数字后端设计流程-8
布线
采用PP管及配件：根据给水设计图配 置好PP管及配 件，用 管件在 管材垂 直角切 断管材 ，边剪 边旋转 ，以保 证切口 面的圆 度，保 持熔接 部位干 净无污 物
数字后端设计流程-8
布线
采用PP管及配件：根据给水设计图配 置好PP管及配 件，用 管件在 管材垂 直角切 断管材 ，边剪 边旋转 ，以保 证切口 面的圆 度，保 持熔接 部位干 净无污 物
芯片中的时钟网络要驱动电路中所有的时序单元，所以 时钟源端门单元带载很多，其负载延时很大并且不平衡， 需要插入缓冲器减小负载和平衡延时。时钟网络及其上 的缓冲器构成了时钟树。一般要反复几次才可以做出一 个比较理想的时钟树。
采用PP管及配件：根据给水设计图配 置好PP管及配 件，用 管件在 管材垂 直角切 断管材 ，边剪 边旋转 ，以保 证切口 面的圆 度，保 持熔接 部位干 净无污 物
数字后端设计流程-2
哪些工作要APR工具完成？ 芯片布图（RAM,ROM等的摆放、芯片供电网络配置、 I/O PAD摆放） 标准单元的布局 时钟树和复位树综合 布线 DRC LVS DFM（Design For Manufacturing)
采用PP管及配件：根据给水设计图配 置好PP管及配 件，用 管件在 管材垂 直角切 断管材 ，边剪 边旋转 ，以保 证切口 面的圆 度，保 持熔接 部位干 净无污 物
布图
这是一个小电路，电源 规划比较简单，对于一 个复杂的电路，还需要 横竖添加stripes，降低 IRdrop。
采用PP管及配件：根据给水设计图配 置好PP管及配 件，用 管件在 管材垂 直角切 断管材 ，边剪 边旋转 ，以保 证切口 面的圆 度，保 持熔接 部位干 净无污 物
数字后端设计流程-5
布线
采用PP管及配件：根据给水设计图配 置好PP管及配 件，用 管件在 管材垂 直角切 断管材 ，边剪 边旋转 ，以保 证切口 面的圆 度，保 持熔接 部位干 净无污 物
数字后端设计流程-8
布线
采用PP管及配件：根据给水设计图配 置好PP管及配 件，用 管件在 管材垂 直角切 断管材 ，边剪 边旋转 ，以保 证切口 面的圆 度，保 持熔接 部位干 净无污 物
芯片中的时钟网络要驱动电路中所有的时序单元，所以 时钟源端门单元带载很多，其负载延时很大并且不平衡， 需要插入缓冲器减小负载和平衡延时。时钟网络及其上 的缓冲器构成了时钟树。一般要反复几次才可以做出一 个比较理想的时钟树。
采用PP管及配件：根据给水设计图配 置好PP管及配 件，用 管件在 管材垂 直角切 断管材 ，边剪 边旋转 ，以保 证切口 面的圆 度，保 持熔接 部位干 净无污 物
数字后端设计流程-2
哪些工作要APR工具完成？ 芯片布图（RAM,ROM等的摆放、芯片供电网络配置、 I/O PAD摆放） 标准单元的布局 时钟树和复位树综合 布线 DRC LVS DFM（Design For Manufacturing)
采用PP管及配件：根据给水设计图配 置好PP管及配 件，用 管件在 管材垂 直角切 断管材 ，边剪 边旋转 ，以保 证切口 面的圆 度，保 持熔接 部位干 净无污 物
布图
这是一个小电路，电源 规划比较简单，对于一 个复杂的电路，还需要 横竖添加stripes，降低 IRdrop。
采用PP管及配件：根据给水设计图配 置好PP管及配 件，用 管件在 管材垂 直角切 断管材 ，边剪 边旋转 ，以保 证切口 面的圆 度，保 持熔接 部位干 净无污 物
数字后端设计流程-5
第14章集成电路版图设计PPT课件
• 完成一个反相器的版图设计
2020/9/21
25
2020/9/21
26
2020/9/21
27
2020/9/21
28
2020/9/21
29
2020/9/21
30
2020/9/21
31
2020/9/21
32
版图设计中的相关主题
1. Antenna Effect 2. Dummy 的设计 3. Guard Ring 保护环的设计 4. Match的设计
2020/9/21
层次表示 含义
Nwell
N阱层
Active
N+或P+有源 区层
Poly 多晶硅层
Contact 接触孔层
Metal Pad
金属层
焊盘钝化 层
标示图
15
2020/9/21
16
2020/9/21
17
2020/9/21
Hale Waihona Puke N阱设计规则编 描 述尺
目的与作用
号
寸
1.1 N阱最小宽 (1μ0m.) 保证光刻精度和器
• 设计规则是各集成电路制造厂家根据本身的工艺特点和技术水平而制定的。 因此不同的工艺，就有不同的设计规则。
• 掩膜上的图形决定着芯片上器件或连接物理层的尺寸。因此版图上的几何图
形尺寸与芯片上物理层的尺寸直接相关。
2020/9/21
13
版图几何设计规则
• 版图设计规则：是指为了保证电路的功能和一定的成品率而提出的一 组最小尺寸，如最小线宽、最小可开孔、线条之间的最小间距。
• 1.设计规则检查(DRC) • 2.版图寄生参数提取(LPE) • 3.寄生电阻提取(PRE) • 4.电气规则检查(ERC) • 5.版图与线路图比较程序(LVS)
集成电路CAD版图设计PPT课件
度是妥协和折中的结果。因此在完成布图规划和布 局之后，还需要预估块内和块间电容，这样可以更 精确的估计每个逻辑单元的驱动电容，进而达到逻 辑综合优化。 • 实际上，何为布局最佳只是个相对的概念。通常的 布局需要进行人机交互处理，把人的经验代入进行 布局。 • 一般先进行初始布局，然后进行布局的迭代改善。
• 在两维空间中,两点,之间的距离通常用两点间距离的 欧几里德距离公式表示 ,而在集成电路的连线通常是 横线和竖线而不采用斜线，因此求距离不能用欧几 里德距离公式，而用曼哈顿距离表示。
• 反映了一个线网的所有节点的结构图被称为树，树 也是线网中各节点间距离的体现形式之一。
d(x1x2)2(y1y2)2
d｝，A=｛a，b｝； （4）选b，∵Con(Ai，a)=0； （5）检查，若满足条件，有Ai=｛c，d ， b ｝，A=｛a｝； （6）选a并检查，测定满足条件，则Ai=｛c，d ， b， a｝，A=ɸ； （7）输出划分结果Ai=｛c，d ， b， a｝。
15
16
• I/O和电源规划 • 时钟规划
5
布图的分级
• Top down的布图设计一般都是分级设计， 布图规划是是一个软件的划分过程，主 要针对软模块（网表）；而布局是针对 全部硬模块，并且是Bottom up的布图设 计，它可以是分级设计，也可以不是分 级设计。
6
• 在分级设计中，芯片由各级模块组成。芯片为 最高一级模块，高一级模块由若干个低一级模 块组成。最低一级的是基本单元。
Am，满足条件：
A im i1 A iA j A s即 iA 1 j A i2 , j 1 ,2,A 3m ,m A S
10
• 一个划分出的子电路 A i ，有对应的面 积 S(Ai ) 及端子数 E(Ai ) 。每一个划分有一 定的约束条件，即每个子电路的最大面 积 S max 和最大端子数 E max ，所有划分要 符合：
• 在两维空间中,两点,之间的距离通常用两点间距离的 欧几里德距离公式表示 ,而在集成电路的连线通常是 横线和竖线而不采用斜线，因此求距离不能用欧几 里德距离公式，而用曼哈顿距离表示。
• 反映了一个线网的所有节点的结构图被称为树，树 也是线网中各节点间距离的体现形式之一。
d(x1x2)2(y1y2)2
d｝，A=｛a，b｝； （4）选b，∵Con(Ai，a)=0； （5）检查，若满足条件，有Ai=｛c，d ， b ｝，A=｛a｝； （6）选a并检查，测定满足条件，则Ai=｛c，d ， b， a｝，A=ɸ； （7）输出划分结果Ai=｛c，d ， b， a｝。
15
16
• I/O和电源规划 • 时钟规划
5
布图的分级
• Top down的布图设计一般都是分级设计， 布图规划是是一个软件的划分过程，主 要针对软模块（网表）；而布局是针对 全部硬模块，并且是Bottom up的布图设 计，它可以是分级设计，也可以不是分 级设计。
6
• 在分级设计中，芯片由各级模块组成。芯片为 最高一级模块，高一级模块由若干个低一级模 块组成。最低一级的是基本单元。
Am，满足条件：
A im i1 A iA j A s即 iA 1 j A i2 , j 1 ,2,A 3m ,m A S
10
• 一个划分出的子电路 A i ，有对应的面 积 S(Ai ) 及端子数 E(Ai ) 。每一个划分有一 定的约束条件，即每个子电路的最大面 积 S max 和最大端子数 E max ，所有划分要 符合：
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
③ 蛇形，如图(c），包括29个方块，如图(d)。
多晶硅电阻的版图
2. 非矩形电阻的计算
版图设计中往往会遇到许多非矩形形状 的电阻， 如果是标准图形（平行四边形、 直角梯形、 等腰梯形）， 也有相应的公 式可计算它的相对电阻。图中所示形状 的相对电阻可进行估算。
（1）矩形电阻：当L»W时，可以近似为
版图设计是制造IC的基本条件，版图设计是 否合理对成品率、电路性能、可靠性影响很大， 版图设计错了，就一个电路也做不出来。若设计 不合理，则电路性能和成品率将受到很大影响。 版图设计必须与线路设计、工艺设计、工艺水平 适应。版图设计者必须熟悉工艺条件、器件物理 、电路原理以及测试方法。
3
知识储备
作为一位版图设计者，首先要熟悉工艺条 件和器件物理，才能确定晶体管的具体尺寸。 铝连线的宽度、间距、各次掩膜套刻精度等。 其次要对电路的工作原理有一定的了解，这样 才能在版图设计中注意避免某些分布参量和寄 生效应对电路产生的影响。同时还要熟悉调试 方法，通过对样品性能的测试和显微镜观察， 可分析出工艺中的间题。也可通过工艺中的问 题发现电路设计和版图设计不合理之处，帮助 改版工作的进行。特别是测试中发现某一参数 的不合格，这往往与版图设计有关。
版图设计技术
1
1. 什么是版图？
根据逻辑与电路功能和性能要求以 及工艺水平要求来设计光刻用的掩 膜版图，实现IC设计的最终输出。
版图是一组相互套合的图形，各层 版图相应于不同的工艺步骤，每一 层版图用不同的图案来表示。 版 图与所采用的制备工艺紧密相关。
2
版图设计就是按照线路的要求和一定的工艺 参数，设计出元件的图形并进行排列互连，以设 计出一套供IC制造工艺中使用的光刻掩膜版的图 形，称为版图或工艺复合图。
设 计 验 证
电路设计 物理设计 DRC，ERC 检查 LVS 检查
后仿真
8
版图设计的准备工作
在进行版图设计以前，必须进行充分的准 备工作。一般包括以下几方面。
1.了解工艺现状，确定工艺路线
确定选用标准pn结隔离或对通隔离工艺 或等平面隔离工艺。由此确定工艺路线及光刻 掩膜版的块数。要了解采用的管壳和压焊工艺 （即芯片将采用的封装形式）。
磷硅玻璃
PMOS管硅栅 Vo
VDD
P-SUB
N阱
13
人为划分的层次
1.金属2 2.通孔 3.金属1 4.接触孔 5.多晶硅，有源区注入，有源区， 阱
14
第四节 版图描述语言CIF
CIF是一种几何描述语言，它是美国加 州理工学院中介形式的英文缩写：CaltechIntermediate Form，是目前工业界广泛使用 的一种标准数据格式。通过CIF解释程序在 各种图形设备（绘图机、彩显）上输出版图， 或者生成制版数据PG带去制版。下面简单介 绍一下CIF的命令格式：
长度为L的均匀导体的电阻为：
R L
TW
令：L=W，可得一正方形导体的电阻为：
R T
则：矩R 形导电层的电阻可简单地由方块电阻
乘上导电层的长宽比：
R
R
(L W
)
17
W
T L
注意：
I
方块电阻值与方块的就可以表 示成为与导体厚度无关的形式，仅与导电材料
划分(Partition)； 布图规划(Floor-planning)； 布局(Placement)； 布线(Routing) 压缩(Compaction)。
6
设计过程
电路设计
物 理 设 计
划 分 布图规划和布局 总体布线
详 细 布 线
设计验证 7
设计过程
9
版图设计的准备工作
2.解剖同类型的IC的产品
解剖同类型IC产品，可作为自己设 计和生产的借鉴。解剖工作包括版图分 析和基本尺寸的测量，元件性能测试和 工艺解剖和分析三个方面。通过版图分 析和基本尺寸的测量可获得实际的线路 图和逻辑功能图，可了解到版图布局， 还可取得各种元件尺寸的数据以了解其 它单位或国外制版和光刻水平。但应注 意“侵权”问题。
LL1，总电阻：R=R （L/W）+2Rcon
L
L1
其中Rcon为接触孔电阻。
20
（2）非矩形导体： L1
4
第一节 引 言
硅平面工艺是制造MOS IC 的基础。利用 不同的掩膜版，可以获得不同功能的集成电路。 因此，版图设计成为开发新品种和制造合格集 成电路的关键。
1、手工设计 2、计算机辅助设计（CAD） 3、自动化设计
5
第二节 版图设计过程
布图设计的输入是用工业标准DEF描述的 电路网表，其输出是用工业标准CIF/GDSII描 述的版图。通常情况下，整个布图设计可分为
10
第三节 版图设计规则
11
硅栅CMOS 版图和工艺的关系
——以两层金属硅栅CMOS工艺为例
1. 阱——做N阱和P阱封闭图形处，窗口注入形成P管 和N管的衬底
2. 有源区——做晶体管的区域（G、D、S、B区)， 封闭图形处是氮化硅掩蔽层，该处不会长场氧 化层
3. 多晶硅——做硅栅和多晶硅连线，双poly电容， poly电阻。
的长度和宽度有关，而方块电阻可由工艺线的
实际测量给出。
18
1.电阻基本形状 (a)基本电阻
(b)狗骨头电阻
2.MOS集成电路中的无源电阻 (c)蛇形
(d) 29个方块
(1) 多晶硅电阻
1) 阻值由掺杂浓度和电阻形状决定。
2) 电阻形状：
① 做成长条，在两端开接触孔与金属连接，如图(a)；
② 做成狗骨头状，如图(b)。
4. 有源区注入——P+、N+区（select)。做源漏及阱 或衬底连接区的注入
5. 接触孔——多晶硅，注入区和金属线1接触端子。 6. 金属线1——做金属连线，封闭图形处保留铝 7. 通孔——两层金属连线之间连接的端子 8. 金属线2——做金属连线，封闭图形处保留铝
12
Vin
VSS
NMOS管硅栅
CIF文件由一组CIF命令组成，每条命令由分 号隔开，每个文件的最后由结束命令结尾。
15
第五节 版图电学参数计算
版图上的电学参数可以分为两大类：器件 参数及寄生参数。下面简单介绍版图中常用的 电学参数的估算方法。 一、电阻 二、电容的估算 三、MOS 场效应管的版图实现
16
一、电阻
1.矩形电阻的计算一块宽度为W、厚度为T、