数字逻辑第六章
数字逻辑第六章课件
2. 应用举例
A3 =0时，片Ⅰ工作，片Ⅱ禁止
(1)功能扩展(利用使能端实现)
仿真 扩展位 控制 图3-9 用两片74LS138译码器构成4线—16线译码器 A3 =1时，片Ⅰ禁止，片Ⅱ工作 使能端
(2) 实现组合逻辑函数F（A，B，C）
F ( A, B, C ) mi (i 0 ~ 7)
Ai 0 0 0 0 1 1 1 1 Bi 0 0 1 1 0 0 1 1 Ci-1 0 1 0 1 0 1 0 1 Si 0 1 1 0 1 0 0 1 Ci 0 0 0 1 0 1 1 1
Si Ai Bi Ci 1 Ai Bi Ci 1 Ai Bi Ci 1 Ai Bi Ci 1 Ai ( Bi Ci 1 Bi Ci 1 ) Ai ( Bi Ci 1 Bi Ci 1 ) Ai ( Bi Ci 1 ) Ai ( Bi Ci 1 ) Ai Bi Ci 1
试将8421BCD码转换成余3BCD码 （1）真值表 （2）卡诺图
0 1 2 3 4 5 6 7 8 9 10 8421码 余3码 B3 B2 B1 B0 E3 E2 E 1 E0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 0 0 1 1 1 0 1 0 1 1 0 0 0 0 1 1 0 1 0 0 1 0 1 1 1 1 0 1 0 1 0 0 0 1 0 1 1 1 0 0 1 1 1 0 0 1 0 1 0
Yi S mi mi ( S 1, i 0,1,2,7)
比较以上两式可知，把3线—8线译码器 74LS138地址输入端（A2A1A0）作为逻辑函数的输 入变量（ABC），译码器的每个输出端Yi都与某一 个最小项mi相对应，加上适当的门电路，就可以利 用译码器实现组合逻辑函数。
数字逻辑知到章节答案智慧树2023年江西理工大学
数字逻辑知到章节测试答案智慧树2023年最新江西理工大学第一章测试1.四位二进制数的最大数是（）。
参考答案:11112.将数1101.11B转换为十六进制数为（）。
参考答案:D.CH3.十数制数2006.375转换为二进制数是（）。
参考答案:11111010110.0114.将十进制数130转换为对应的八进制数（）。
参考答案:2025.四位二进制数0111加上0011等于1010。
（）参考答案:对6.16进制数2B等于10进制数（）。
参考答案:437.16进制数3.2等于2进制数（）。
参考答案:11.0018.十进制数9比十六进制数9小。
（）参考答案:错9.与八进制数(47.3)8等值的数为（）参考答案:(100111.011)2;(27.6)1610.有符号数10100101的补码是（）。
参考答案:1101101111.[X]补＋[Y]补=（）。
参考答案:[X＋Y]补12.十进制数7的余3码是（）。
参考答案:101013.以下代码中为无权码的为（）。
参考答案:余三码;格雷码14.格雷码具有任何相邻码只有一位码元不同的特性。
（）参考答案:对第二章测试1.逻辑函数的表示方法中具有唯一性的是（）。
参考答案:卡诺图;真值表2.在何种输入情况下，“与非”运算的结果是逻辑0。
（）参考答案:全部输入是13.逻辑变量的取值１和０可以表示（）。
参考答案:电位的高、低;真与假;开关的闭合、断开;电流的有、无4.A’+B’等于（）。
参考答案:(AB)’5.以下表达式中符合逻辑运算法则的是（）。
参考答案:A+1=16.逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。
（）参考答案:对7.求Y=A（B+C）+CD的对偶式是（）。
参考答案:(A+BC)(C+D)8.已知逻辑函数Y的波形图如下图，该逻辑函数式是Y=（）。
参考答案:A’BC+AB’C+ABC’9.任意函数的全体最大项之积为1。
（）参考答案:错10.下列哪些项属于函数Y(A、B、C、D)=(A’B+C)’D+AB’C’的最小项（）。
《数字逻辑教案》
《数字逻辑教案》word版第一章：数字逻辑基础1.1 数字逻辑概述介绍数字逻辑的基本概念和特点解释数字逻辑在计算机科学中的应用1.2 逻辑门介绍逻辑门的定义和功能详细介绍与门、或门、非门、异或门等基本逻辑门1.3 逻辑函数解释逻辑函数的概念和作用介绍逻辑函数的表示方法，如真值表和逻辑表达式第二章：数字逻辑电路2.1 逻辑电路概述介绍逻辑电路的基本概念和组成解释逻辑电路的功能和工作原理2.2 逻辑电路的组合介绍逻辑电路的组合方式和连接方法解释组合逻辑电路的输出特点2.3 逻辑电路的时序介绍逻辑电路的时序概念和重要性详细介绍触发器、计数器等时序逻辑电路第三章：数字逻辑设计3.1 数字逻辑设计概述介绍数字逻辑设计的目标和方法解释数字逻辑设计的重要性和应用3.2 组合逻辑设计介绍组合逻辑设计的基本方法和步骤举例说明组合逻辑电路的设计实例3.3 时序逻辑设计介绍时序逻辑设计的基本方法和步骤举例说明时序逻辑电路的设计实例第四章：数字逻辑仿真4.1 数字逻辑仿真概述介绍数字逻辑仿真的概念和作用解释数字逻辑仿真的方法和工具4.2 组合逻辑仿真介绍组合逻辑仿真的方法和步骤使用仿真工具进行组合逻辑电路的仿真实验4.3 时序逻辑仿真介绍时序逻辑仿真的方法和步骤使用仿真工具进行时序逻辑电路的仿真实验第五章：数字逻辑应用5.1 数字逻辑应用概述介绍数字逻辑应用的领域和实例解释数字逻辑在计算机硬件、通信系统等领域的应用5.2 数字逻辑在计算机硬件中的应用介绍数字逻辑在中央处理器、存储器等计算机硬件部件中的应用解释数字逻辑在计算机指令执行、数据处理等方面的作用5.3 数字逻辑在通信系统中的应用介绍数字逻辑在通信系统中的应用实例，如编码器、解码器、调制器等解释数字逻辑在信号处理、数据传输等方面的作用第六章：数字逻辑与计算机基础6.1 计算机基础概述介绍计算机的基本组成和原理解释计算机硬件和软件的关系6.2 计算机的数字逻辑核心讲解CPU内部的数字逻辑结构详细介绍寄存器、运算器、控制单元等关键部件6.3 计算机的指令系统解释指令系统的作用和组成介绍机器指令和汇编指令的概念第七章：数字逻辑与数字电路设计7.1 数字电路设计基础介绍数字电路设计的基本流程解释数字电路设计中的关键概念，如时钟频率、功耗等7.2 数字电路设计实例分析简单的数字电路设计案例讲解设计过程中的逻辑判断和优化7.3 数字电路设计工具与软件介绍常见的数字电路设计工具和软件解释这些工具和软件在设计过程中的作用第八章：数字逻辑与数字系统测试8.1 数字系统测试概述讲解数字系统测试的目的和方法解释测试在保证数字系统可靠性中的重要性8.2 数字逻辑测试技术介绍逻辑测试的基本方法和策略讲解测试向量和测试结果分析的过程8.3 故障诊断与容错设计解释数字系统中的故障类型和影响介绍故障诊断方法和容错设计策略第九章：数字逻辑在现代技术中的应用9.1 数字逻辑与现代通信技术讲解数字逻辑在现代通信技术中的应用介绍数字调制、信息编码等通信技术9.2 数字逻辑在物联网技术中的应用解释数字逻辑在物联网中的关键作用分析物联网设备中的数字逻辑结构和功能9.3 数字逻辑在领域的应用讲述数字逻辑在领域的应用实例介绍逻辑推理、神经网络等技术中的数字逻辑基础第十章：数字逻辑的未来发展10.1 数字逻辑技术的发展趋势分析数字逻辑技术的未来发展方向讲解新型数字逻辑器件和系统的特点10.2 量子逻辑与量子计算介绍量子逻辑与传统数字逻辑的区别讲解量子计算中的逻辑结构和运算规则10.3 数字逻辑教育的挑战与机遇分析数字逻辑教育面临的挑战讲述数字逻辑教育对培养计算机科学人才的重要性重点和难点解析重点环节一：逻辑门的概念和功能逻辑门是数字逻辑电路的基本构建块，包括与门、或门、非门、异或门等。
数字逻辑 第六章习题答案
根据真值表画出激励函数和输出函数卡诺图(略)，化简后可 得：
(5) 画出逻辑电路图 根据激励函数和输出函数表达式，可画出实现给定功能的逻 辑电路如图11所示。该电路存在无效状态10，但不会产生挂 起现象，即具有自启动功能。
7 试用与非门构成的基本R-S触发器设计一个 脉冲异步模4加1计数器。 解（1） 设电路输入脉冲为x，状态变量为 y1y0,其状态表如表9所示。
（2）该电路的状态图、状态表
（3）该电路是一个“x1—x2—x3”序列检测器。
4 分析图7所示脉冲异步时序电路，作出时间 图并说明该电路逻辑功能。
解：（1） 该电路是一个 Moore型脉冲异步时序逻辑 电路,其输出即电路状态。激 励函数表达式为
（2）电路次态真值表
（3）时间图
（4）该电路是一个模4计数器。
(4) 确定激励函数和输出函数 确定激励函数和输出函数时注意： ● 对于多余状态y2y1=10和不允许输入x2x1=11，可作为无关条 件处理； ● 当输入x2x1=00时，电路状态保持不变； ● 由于触发器时钟信号作为激励函数处理，所以，可假定次态 与现态相同时，触发器时钟信号为0，T端为d。 据此，可列出激励函数和输出函数真值表如表8所示。
（2） 根据状态表和RS触发器的功能表，可列出激 励函数真值表如表10所示。
Байду номын сангаас
（3）化简后，可得激 励函数最简表达式为：
（4）根据激励函数表达式，可画出逻辑电路 图如图12所示。
5 用D触发器作为存储元件，设计一个脉冲异 步时序电路。该电路在输入端x的脉冲作用 下，实现3位二进制减1计数的功能，当电 路状态为“000”时，在输入脉冲作用下输 出端Z产生一个借位脉冲，平时Z输出0。
数字逻辑第6章
(4)画出时间图并说明电路功能 假定输入端x1、x2、x3出现脉冲的顺序依次为x1 - x2 - x1 x3 - x1 - x2 - x3 - x1 - x3 - x2，根据状态表或状态图可作出时间 图图6.7所示。
图中，假定电路状态转换发生在输入脉冲作用结束时，因此， 转换时刻与脉冲后沿对齐。 由状态图和时间图可知，该电路当3个输入端按x1、x2、x3 的顺序依次出现脉冲时，产生一个“1”输出信号，其他情况 下输出为“0”。因此，该电路是一个“x1—x2—x3”序列检测
脉冲异步时序逻辑电路的分析
一、分析方法与步骤
1．分析方法 脉冲异步时序逻辑电路的分析方法与同步时序逻辑电路大致相同。 分 析过程中同样采用状态表、状态图、时间图等作为工具。
注意两点：
（1）当存储元件采用时钟控制触发器时，对触发器的时钟控制端应作 为激励函数处理。 分析时应特别注意触发器时钟端何时有脉冲作用，仅当时钟端有脉冲作 用时，才根据触发器的输入确定状态转移方向，否则，触发器状态不变。 （2）由于不允许两个或两个以上输入端同时出现脉冲，加之输入端无 脉冲出现时，电路状态不会发生变化。因此，分析时可以排除这些情况， 从而使分析过程和使用的图、表得以简化。
脉冲异步时序逻辑电路的设计
(3)状态编码 由于最简状态表中有4个状态，故需用两位二进制代码 表示。设状态变量用y2、y1表示，根据相邻编码法的原则， 可采用表6.12所示编码方案。并由表6.11、表6.12得到二进 制状态表如表6.13所示
脉冲异步时序逻辑电路的设计
(4)确定输出函数和激励函数 假定次态与现态相同时，令时钟端取值为0，D端取值 随意；次态与现态不同时，令D端取值与次态相同，时钟 端取值为1(有脉冲出现)。
数字逻辑第6章习题解答
习题六6.1 可编程逻辑器件有哪些主要特点？PLD作为一种通用型可编程逻辑器件，而它的逻辑功能又是由用户通过对器件编程来自行设定的。
它可以把一个数字系统集成在一片PLD上，而不必由芯片制造厂商去设计和制作专用集成芯片。
采用PLD设计数字系统和中小规模相比具有如下特点：(1) 减小系统体积：单片PLD有很高的密度，可容纳中小规模集成电路的几片到十几片。
（低密度PLD小于700门/片，高密度PLD每片达数万门，最高达25万门）。
(2) 增强逻辑设计的灵活性：使用PLD器件设计的系统，可以不受标准系列器件在逻辑功能上的限制；用户可随时修改。
(3) 缩短设计周期：由于可完全由用户编程，用PLD设计一个系统所需时间比传统方式大为缩短；(4) 用PLD与或两级结构实现任何逻辑功能，比用中小规模器件所需的逻辑级数少。
这不仅简化了系统设计，而且减少了级间延迟，提高了系统的处理速度；(5) 由于PLD集成度高，测试与装配的量大大减少。
PLD可多次编程，这就使多次改变逻辑设计简单易行，从而有效地降低了成本；(6) 提高系统的可靠性：用PLD器件设计的系统减少了芯片数量和印制板面积，减少相互间的连线，增加了平均寿命, 提高抗干扰能力，从而增加了系统的可靠性；(7) 系统具有加密功能：多数PLD器件，如GAL或高密度可编程逻辑器件，本身具有加密功能。
设计者在设计时选中加密项，可编程逻辑器件就被加密。
器件的逻辑功能无法被读出，有效地防止电路被抄袭。
6.2 常见PLD器件有哪些主要类型？常见PLD器件根据可编程逻辑器件问世的时间，我们把PLA、PAL和GAL称为早期的可编程逻辑器件，把CPLD及FPGA称为近代的可编程逻辑器件。
也有人把它们分别称为低密度PLD和高密度PLD。
6.3 简述PAL和PLA在结构上的主要区别。
PAL是由可编程的与阵列、固定的或阵列和输出电路三部分组成。
有些PAL器件中，输出电路包含触发器和从触发器输出端到与阵列的反馈线，便于实现时序逻辑电路。
数字逻辑第六章
LDB ( Q2 Q1 ) T2
ADD Q2Q1 (电平信号控制)
CLR Q2 Q1 (电平信号控制)
1
2
P172 例6 举例
T 1 T1 T2
T1
2
3
4
5
6
7
8
T2
CLR
LDA LDB ADD
P172 例6 举例
例2
已知ASM图如下，用PLA阵列和一定数量的D触发器实现。
3个状态-----需要2个触发器
S0 S1 S2 S3
函数发生器
4
Ai i = 0,1,2,3
4
Bi
子系统ALU
74LS181功能表
演示_74LS181功能
74LS181
● 二、寄存器堆
寄存器
通用寄存器： 暂存参与ALU运算的数据和结果。4、8、16、32位
专用寄存器： 状态寄存器、指令寄存器、程序计数器
ALU A E A0~3 B E B0~3 双端口寄存器组
数字系统
要求
最上层系 统设计
划分
若干子系统
划分
若干功能块
From top to down 自上而下
设计控制器 简单的模块
时序机
数字系统的设计方法
概念设计 系统验证 系统设计和描述
系统划分 设计者
功能验证
子系统功能描述
综合 电子系统设计自动化 EDA Electronic Design Automation 芯片 数字系统的设计流程
0
1
X
S2
S3
1 0 P169 例4演示 ASM图举例
1
X
Z=1
例3 同步时序状态机如图所示，其中X1、X2是两个外部输入信号，Z是 输出信号。将时序状态机转换为ASM图。
在线网课《数字逻辑(山东联盟-烟台大学)》课后章节测试答案全文
可编辑修改精选全文完整版绪论单元测试1【多选题】(5分)计算机的五大组成部分是（）、（）、（）、输入设备和输出设备。
A.控制器B.运算器C.硬盘D.存储器2【判断题】(5分)数字逻辑课程是计算机专业的一门学习硬件电路的专业基础课。
A.错B.对3【判断题】(5分)计算机的运算器是能够完成算术和逻辑运算的部件，逻辑运算比如与运算。
A.错B.对第一章测试1【单选题】(10分)与二进制数1101011.011对应的十六进制数为（）A.53.3B.73.3C.6B.3D.6B.62【单选题】(10分)与二进制数101.011等值的十进制数是（）A.5.175B.5.375C.3.625D.5.6753【单选题】(10分)（17）10对应的二进制数是（）A.10011B.101111C.10110D.100014【判断题】(10分)数字电路中用“1”和“0”分别表示两种状态,二者通常无大小之分A.错B.对5【判断题】(10分)格雷码具有任何相邻码只有一位码元不同的特性A.对B.错6【多选题】(20分)以下代码中为无权码的为()A.余三码B.C.5421BCD码D.8421BCD码7【单选题】(10分)十进制数25用8421BCD码表示为（）A.00100101B.11010C.11001D.101018【单选题】(10分)BCD码1001对应的余3BCD码是（）A.B.1100C.1000D.10109【单选题】(10分)8421BCD码001001010100转换成十进制数为（）A.252B.1250C.1124D.254第二章测试1【单选题】(5分)在何种输入情况下，“或非”运算的结果是逻辑0A.任一输入为0，其他输入为1B.全部输入是0C.全部输入是1D.任一输入为12【单选题】(5分)一个两输入端的门电路，当输入为1和0时，输出不是1的门是（）A.或门B.异或门C.与非门D.或非门3【多选题】(10分)求一个逻辑函数F的对偶式，可将F中的（）。
6doc-第六章 采用中、大规模集成电路的逻辑设计
第六章 采用中、大规模集成电路的逻辑设计 教学重点：在了解典型中、大规模集成电路逻辑功能的基础上，掌握现代逻辑设计的方向。
教学难点：采用双向移位寄存器设计的计数器的“模”的概念。
6．1二进制并行加法器(四位超前进位加法器74283)介绍能提高运算速度的四位超前进位加法器74283。
对于这些集成电路，主要是掌握它的外部功能，以便设计成其它逻辑电路。
对内部逻辑电路只作一般了解。
四位超前进位加法器74283是中规模集成电路的组合逻辑部件。
74283引脚较少，输入端为被加数和加数共8个，另一个从低位来的进位端1个。
输出端5个，其中4个为和数端，1个为向高位的进位端。
这两个进位端可用来扩展容量。
功能：对被加数和加数作二进制数的加法运算，运算结果为二进制数，亦可看成代码。
例6.1 用四位二进制加法器74283设计一个四位加法/减法器。
●逻辑符号内的引脚符号与外部电路的输入到引脚的信号要加以区别。
设计思路：两数做加法时，信号直接加到引脚；做减法时先把减数连同符号位按位求反，同时从低位来的进位端置1，即变成补码信号后再加到引脚，把减法转化为加法。
设计方法：在加数的每个引脚端前接一个异或门输出端，异或门的两个输入端一个接加数或减数的输入信号，另一个接加、减法控制信号，低位来的进位端连接这控制端。
当控制端信号为1时，输入信号通过异或门后变反，故作减法运算；当控制端信号为0时，输入信号通过异或门后不变，故作加法运算。
所设计的逻辑电路图见P196图6.3。
例6.2 用四位二进制加法器74283设计一个将8421BCD 码转换成余3码的代码转换电路。
设计思路和方法：余3码是从8421BCD 码加3后实现的，故在被加数端接入8421BCD 码信号后，可直接在加数信号输入端接0011信号即可。
这时和数输出端就输出余3码。
●注意：从低位来的进位端应置0，不能悬空(因悬空的效果是高电平1)。
所设计的逻辑电路图见P196图6.4。
数字逻辑第四版白中英第六章
第六章数字系统6.1 数字系统的基本概念6.2 数据通路6.3 由顶向下的设计方法6.4 小型控制器的设计6.5 微程序控制器的设计6.6 数字系统设计实例返回目录6.1 数字系统的基本概念6.1.1 一个数字系统实例6.1.2 数字系统的基本模型6.1.3 数字系统与逻辑功能部件的区别6.1.1 一个数字系统实例数字系统是由许多基本的逻辑功能部件有机连接起来完成某种任务的数字电子系统，其规模有大有小，复杂性有简有繁。
图6.1表示生产线上药片计数和装瓶控制显示系统的组成框图，它是一个典型的数字系统应用模型。
图6.1 药片装瓶计数显示系统框图6.1.2 数字系统的基本模型图6.2数字系统基本模型6.1.3 数字系统与逻辑功能部件的区别6.2 数据通路6.2.1 总线结构6.2.2 数据通路实例6.2.1 总线结构1.总线的概念图6.3 总线原理示意图2.总线的逻辑结构图6.4多路选择器构成的数据总线图6.5(a)三态门构成的数据总线图6.5(b)三态门构成的数据总线6.2.2 数据通路实例图6.6数据通路6.3 由顶向下的设计方法6.3.1 数字系统的设计任务6.3.2 算法状态机和算法流程图6.3.1 数字系统的设计任务•数字系统的设计任务主要包括下列几部分：（１）对设计任务进行分析，根据课题任务，把所要设计的系统合理地划分成若干子系统，使其分别完成较小的任务。
（２）设计系统控制器，以控制和协调各子系统的工作。
（３）对各子系统功能部件进行逻辑设计。
•【例2】设计一个简单的８位二进制无符号数并行加法运算器，使之能完成两数相加并存放累加和的要求。
图6.7 累加运算器基本框图6.3.2 算法状态机和算法流程图图6.8 状态及其时间关系•（2）分支框。
•（3）条件输出框。
•（4）状态单元。
图6.9 算法流程图的基本图形•【例3】将图6.10（a ）所示的米里机状态图转换成ASM 流程图。
•【例4】将图6.11（a ）所示的四状态机转换成ASM 流程图。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第六章时序逻辑电路1 : 构成一个五进制的计数器至少需要（）个触发器A:5B:4C:3D:2您选择的答案: 正确答案： C知识点：n个触发器可构成一个不大于2n进制的计数器。
A---------------------------------------------------------------------------- 2 : 构成一个能存储五位二值代码的寄存器至少需要（）个触发器A:5B:4C:3D:2您选择的答案: 正确答案： A知识点：一个触发器能储存1位二值代码，所以用n个触发器组成的寄存器能储存n位二值代码。
---------------------------------------------------------------------------- 3 : 移位寄存器不具有的功能是（）A:数据存储B:数据运算C:构成计数器D:构成译码器您选择的答案: 正确答案： D知识点：移位寄存器不仅可以存储代码，还可以实现数据的串行-并行转换、数值的运算、数据处理及构成计数器。
---------------------------------------------------------------------------- 4 : 下列说法不正确的是（）A:时序电路与组合电路具有不同的特点，因此其分析方法和设计方法也不同B:时序电路任意时刻的状态和输出均可表示为输入变量和电路原来状态的逻辑函数C:用包含输出与输入逻辑关系的函数式不可以完整地描述时序电路的逻辑功能D:用包含输出与输入逻辑关系的函数式可以完整地描述时序电路的逻辑功能您选择的答案: 正确答案： D知识点：时序逻辑电路的逻辑关系需用三个方程即输出方程、驱动方程及状态方程来描述。
---------------------------------------------------------------------------- 5 : 下列说法正确的是（）A:时序逻辑电路某一时刻的电路状态仅取决于电路该时刻的输入信号B:时序逻辑电路某一时刻的电路状态仅取决于电路进入该时刻前所处的状态C:时序逻辑电路某一时刻的电路状态不仅取决于当时的输入信号，还取决于电路原来的状态D:时序逻辑电路通常包含组合电路和存储电路两个组成部分，其中组合电路是必不可少的您选择的答案: 正确答案： C知识点：时序逻辑电路的特点：时序逻辑电路中，任意时刻的输出不仅取决于该时刻的输入，还取决于电路原来的状态。
时序逻辑电路通常包含组合电路和存储电路两个组成部分，其中存储电路是必不可少的。
---------------------------------------------------------------------------- 6 : 下列说法不正确的是（）A:同步时序电路中，所有触发器状态的变化都是同时发生的B:异步时序电路的响应速度与同步时序电路的响应速度完全相同C:异步时序电路的响应速度比同步时序电路的响应速度慢D:异步时序电路中，触发器状态的变化不是同时发生的您选择的答案: 正确答案： B知识点：在同步时序电路中，所有触发器状态的变化都是在同一时钟信号操作下同时发生的；而异步时序电路中，触发器状态的变化不是同时发生的。
一般地，异步时序电路的响应速度比同步时序电路的响应速度慢。
---------------------------------------------------------------------------- 7 : 下列说法不正确的是（）A:计数器只能用于对时钟脉冲计数B:C:计数器具有定时功能D:可逆计数器既能进行递增计数又能进行递减计数您选择的答案: 正确答案： A知识点：计数器不仅能用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。
---------------------------------------------------------------------------- 8 : 8位移位寄存器，串行输入时经（）个脉冲后，8位数码全部移入寄存器中。
A:1B:2C:4D:8您选择的答案: 正确答案： D知识点：对于移位寄存器，每输入一个脉冲，寄存器中的信息移动一次。
---------------------------------------------------------------------------- 9 : 下列说法正确的是（）A:时序电路中两个相同的状态叫等价状态B:时序电路中的两个等价状态在相同的输入下输出相同，但次态不同C:时序电路中的两个等价状态在相同的输入下输出相同，次态也相同D:时序电路中的两个等价状态在相同的输入下输出不同，但次态相同您选择的答案: 正确答案： C知识点：时序电路中，若两个电路状态在相同的输入下有相同的输出，并且转换到同样一个次态去，则称这两个状态为等价状态。
---------------------------------------------------------------------------- 10 : 把一个五进制计数器与一个四进制计数器串联最大可得到（）进制计数器。
A:4B:5C:9D:20您选择的答案: 正确答案： D知识点：串联的两个计数器是相乘的关系。
---------------------------------------------------------------------------- 11 : 一个同步时序逻辑电路可用（）三组函数表达式描述A:最小项之和、最大项之积和最简与或式B:逻辑图、真值表和逻辑式C:输出方程、驱动方程和状态方程D:输出方程、特性方程和状态方程您选择的答案: 正确答案： C知识点：时序逻辑电路的逻辑关系需用三个方程即输出方程、驱动方程及状态方程来描述。
---------------------------------------------------------------------------- 12 : 时序逻辑电路中的触发器个数为n，最简状态转换表中包含的状态数为m，则m和n应满足关系（）A:选项AB:选项BC:选项CD:选项D您选择的答案: 正确答案： A知识点：n个触发器最多可实现2^n个不同的状态。
---------------------------------------------------------------------------- 13 : 不可以作为同步时序逻辑电路存储元件的触发器是（）A:SR锁存器B:JK触发器C:D触发器D:T触发器您选择的答案: 正确答案： A知识点：构成同步时序逻辑电路存储元件的触发器必须是具有时钟控制的。
---------------------------------------------------------------------------- 14 : 下图时序逻辑电路是（）A:Moore型同步时序逻辑电路B:Moore型同步时序逻辑电路C:Mealy型同步时序逻辑电路D:Mealy型异步时序逻辑电路您选择的答案: 正确答案： D知识点：在同步时序电路中，所有触发器应由同一时钟信号控制；Mealy型电路中，输出信号取决于电路的状态和输入信号，而Moore型电路中，输出信号仅取决于电路的状态。
---------------------------------------------------------------------------- 15 : 下图时序逻辑电路是（）A:Moore型同步时序逻辑电路B:Moore型同步时序逻辑电路C:Mealy型同步时序逻辑电路D:Mealy型异步时序逻辑电路您选择的答案: 正确答案： B知识点：在同步时序电路中，所有触发器应由同一时钟信号控制；Mealy型电路中，输出信号取决于电路的状态和输入信号，而Moore型电路中，输出信号仅取决于电路的状态。
---------------------------------------------------------------------------- 16 : 电路如下图，触发器当前状态Q0Q1Q2为“011”，在时钟作用下，触发器下一状态为（）A:100B:101C:010D:111您选择的答案: 正确答案： B知识点：此为下降沿动作的异步二进制减法计数器。
---------------------------------------------------------------------------- 17 : 下图电路中，触发器构成了（）A:二进制计数器B:三进制计数器C:四进制计数器D:五进制计数器您选择的答案: 正确答案： B知识点：----------------------------------------------------------------------------18 : 下图电路中，A3A2A1A0=0110,B3B2B1B0=0011，CI的初始值为0，经过3个CLK信号作用后，A3A2A1A0的数据为（）A:0001B:0110C:0011D:1001您选择的答案: 正确答案： A知识点：此电路为四位串行加法器，所得之和存入A寄存器。
---------------------------------------------------------------------------- 19 : 下图电路中，A3A2A1A0=0110,B3B2B1B0=0011，CI的初始值为0，经过4个CLK信号作用后，A3A2A1A0的数据为（）A:0001B:0110C:0011D:1001您选择的答案: 正确答案： D --知识点：此电路为四位串行加法器，所得之和存入A寄存器。
----------------------------------------------------------------------------20 : 下图电路中，74LS160构成了（）A:五进制计数器B:六进制计数器C:七进制计数器D:十进制计数器您选择的答案: 正确答案： B知识点：利用置数法将十进制计数器接成了六进制计数器，每当计数器计成Q3Q2Q1Q0=0100状态时，由与非门输出低电平信号给LD’端，下一个时钟信号到来时将计数器置成Q3Q2Q1Q0=1001。
---------------------------------------------------------------------------- 21 : 下图电路中，74LS161构成了（）A:九进制计数器B:十进制计数器C:十二进制计数器D:十六进制计数器您选择的答案: 正确答案： B知识点：利用置数法将十六进制计数器接成了十进制计数器，每当计数器计成Q3Q2Q1Q0=1100状态时，由与非门输出低电平信号给LD’端，下一个时钟信号到来时将计数器置成Q3Q2Q1Q0=0011。