数字电子计时器的设计
数电课程设计：电子秒表
数电课程设计：电子秒表
电子秒表是一种常见的计时工具，它通过使用电子元件实现高精度的计时功能。
下面是一个基于数电的电子秒表的设计方案：
1. 运算部分设计：
- 使用一个1Hz的时钟源，可以通过计数器或者振荡器实现。
- 使用一个可重置的二进制计数器，位数根据需要的计时范
围确定。
例如，如果计时范围为1小时，可使用一个4位二进制计数器。
- 计时开始/停止控制逻辑：这可以通过一个开关电路实现，可以使用一个门电路或者触发器电路。
- 计数器重置逻辑：可以使用一个按钮或者开关来重置计数
器的值。
2. 显示部分设计：
- 使用数码管或者液晶显示器来显示计时结果。
数码管可以
使用共阳或者共阴的7段数码管。
- 使用译码器将计数器的二进制输出转换为译码信号，用于
控制数码管显示的数字。
3. 其他功能：
- 可以添加一个暂停功能，通过一个按钮或者开关来实现。
当计时中按下暂停按钮时，计时器会停止计数，再次按下暂停
按钮时，计时器继续计数。
- 可以添加一个拆表功能，通过一个按钮或者开关来实现。
按下拆表按钮时，计时器会记录当前的计时值，然后重置为0，再次按下拆表按钮时，计时器恢复原来的计时状态。
该设计方案中的电子秒表可根据实际需求进行调整和扩展，例如增加更多的功能按钮、调整计时范围和精度等。
同时，需要注意电路的稳定性和可靠性，以及对供电电源和信号的处理。
电子计时器课程设计
电子计时器课程设计一、课程目标知识目标：1. 学生能够理解电子计时器的基本工作原理，掌握其构造和功能。
2. 学生能够运用电子计时器的相关知识，解决实际生活中的时间测量问题。
3. 学生掌握电子计时器与普通计时器的区别，了解电子计时器在现代科技领域的应用。
技能目标：1. 学生能够正确操作电子计时器，进行简单的计时实验。
2. 学生能够分析电子计时器的技术参数，进行计时器性能的比较和选择。
3. 学生能够运用所学知识，设计简单的电子计时器应用电路。
情感态度价值观目标：1. 培养学生对电子计时器及相关电子产品的兴趣，激发学生探索科技的热情。
2. 培养学生严谨、细致的科学态度，提高学生的实践操作能力。
3. 增强学生的团队合作意识，培养学生在实际操作中解决问题的能力。
本课程针对中学生设计，结合电子计时器的相关知识，注重理论与实践相结合。
课程充分考虑学生的年龄特点，以培养学生的学习兴趣、动手能力和科学素养为主旨。
通过本课程的学习，学生能够掌握电子计时器的相关知识，提高实践操作技能，培养良好的科学态度和价值观。
为实现课程目标，教学过程中将注重目标分解，以具体的学习成果为导向，进行教学设计和评估。
二、教学内容1. 电子计时器的基本原理：介绍电子计时器的核心部件，如振荡器、分频器、计数器等，阐述其工作原理及相互关系。
2. 电子计时器的种类与结构：分类介绍各类电子计时器，如数字式、指针式、计时计数器等，分析其结构特点及应用场景。
3. 电子计时器的功能与应用：讲解电子计时器的主要功能，如计时、计数、报警等，举例说明其在生活中的应用。
4. 电子计时器的使用与维护：详细说明电子计时器的操作方法，注意事项以及日常维护保养技巧。
5. 电子计时器电路设计：介绍简单的电子计时器电路设计原理，引导学生动手实践，培养创新能力。
教学内容依据课程目标，结合教材相关章节，进行科学系统地组织。
教学大纲安排如下：第一课时：电子计时器的基本原理与结构第二课时：电子计时器的种类与应用第三课时：电子计时器的使用与维护第四课时：电子计时器电路设计实践教学内容注重理论与实践相结合，强调学生动手实践能力的培养。
数字电子技术课程设计篮球比赛24秒倒计时器设计
数字电子技术课程设计篮球比赛24秒倒计时器设计1.2电路设计方案：24秒倒计时的总体方案框图如图所示，它包括秒脉冲发生器、计数器、译码显示电路、报警电路和辅助时序控制电路等五个模块组成。
其中计数器和控制电路使系统的主要模块。
计数器完成24秒计时功能，而控制电路完成计数器的直接清零、启动技术、暂停和连续计数、译码显示电路的显示与灭灯、定时时间到报警等功能。
秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，但本设计对此信号要求并不高，故电路可采用555集成电路或由TTL与非门组成的多谐振荡器构成。
译码显示电路由自带译码器的数码管组成。
报警电路在试验中可用发光二极管和蜂鸣器代替。
主体电路：24秒倒计时。
24秒计数芯片的置数端清零端共有一个开关，比赛开始后，24秒的置数端无效，24秒的倒数计时器倒数计时开始进行倒计时，逐秒倒计时到零。
选取00这个状态，通过组合逻辑电路给出截断信号，让该信号与时钟脉冲在与门中将时钟截断，使计时器在计数到零时停住。
2.各芯片的用法与功能2.174LS19274LS192是十进制计数器，具有异步清零和异步置数功能，且有进位和借位输出端。
当需要进行多级扩展连接时，只要将前级接到下一级的CP端，端接到下一级的CP端即可。
74LS192功能表： 2.2555定时器555定时器应用为多谐振荡电路时，当电源接通Vcc通过电阻R1，R2向电容C充电，其上电压按指数规律上升，当u上升至2/3Vcc，会使比较器C1输出翻转，输出电压为零，同时放电管T导通，电容C通过R2放电；当电容电压下降到1/3Vcc，比较器C2工作输出电压变为高电平，C放电终止，Vcc通过R1，R2又开始充电；周而复始，形成振荡。
则其振荡周期与充放电时间有关，也就是与外接元件有关，不受电源电压变化影响。
输出波形的振荡周期可用过度过程公式计算： 3.各部分电路设计3.1信号发生部分：秒脉冲的产生由555定时器组成的多谐振荡电路完成。
数电课程设计十秒倒计时定时器
辽宁师范大学《数字电路》课程设计（09级本科）题目: 定时器1学院：物理与电子技术学院专业：电子信息工程班级：09.3班学号：14级!姓名: 张宁指导教师：赵静邱红张卓2完成日期：2011年10 月27 日一•设计内容及要求10 秒的倒计时定时器，倒计时要求用数码显示，当定时到1秒时，有声音提示，提示声音为0.5秒，当倒计时到0时停止计数二.总体方案设计由设计内容及要求，我设计了一个以NE555构成的多谐振荡电路，来发出一秒间隔的脉冲；用74LS192进行倒计时，通过74LS47连接一个数码显示器；由74LS192发出的高低电平经过逻辑电路变化，连接74LS121来控制蜂鸣器在1秒时响。
三.单元模块设计.1.以NE555构成的多谐振荡器NE555的震荡器在本电路中的周期T=C(R1+R2)=1S 图二冲图三为多谐振荡电路 R1和R2, C 的值确保震荡周期为1 秒，图三的右下角为复位电路，与下一部分一同介绍。
2.倒计时电路图5-1 7 11.SI92的引和扌*列及逻辑符巧<H ）引脚扌非列I%1HI l_d I HL L TUT ?1 Qi 口。
CP (> OPuPOOJQO Qijr1一匕 f3 2 P2 P36Q2 7Q3CPu CPnMRTCu TC D1213L_r —Po “就Fil rial pin1011 —14-图四由74LS192的真值表图四可以看出，若想让元件工作在减计数状态MR PL 非，CPu的值必须分别为0，1，1。
由要求可以看出，192的初始必须是九，所以加了一个复位电路，确保初始值是9.计数器输入端P0,1,2,3对应接高低低高电平。
Q0, Q1,Q2,Q3为计数器输出端接到74LS47上。
NE555的3号管脚与74LS192的4浩管脚相连。
一秒发出一个脉冲，74LS192开始倒计时。
4.逻辑电路逻辑电路的作用在于将74LS192输出为一，即 Q3Q2Q1Q0=0001时输给报警电路一个负脉冲。
数字电子计时器课程设计
数字电子计时器课程设计一、课程目标知识目标：1. 学生能理解数字电子计时器的原理和组成，掌握基础电子元件的功能和使用方法。
2. 学生能描述数字电子计时器的工作过程，包括计时、清零和预设功能。
3. 学生能够解释数字电子计时器中数字显示的原理，理解二进制与十进制的转换。
技能目标：1. 学生能够运用所学的电子元件，设计并搭建一个简单的数字电子计时器电路。
2. 学生通过实际操作，掌握测试和调试电子计时器的方法，能够解决基本的故障问题。
3. 学生能够运用逻辑思维和问题解决技巧，对电子计时器进行改进和创新。
情感态度价值观目标：1. 学生通过课程学习，培养对电子技术的兴趣和好奇心，增强对科学探究的热情。
2. 学生在小组合作中，学会分享观点，倾听他人意见，发展团队协作精神。
3. 学生通过实际操作，体验工程的实用性，培养工程意识，认识科技对生活的影响。
课程性质：本课程为实践性强的设计与制作课程，结合电子技术基础知识，培养学生的动手能力和创新思维。
学生特点：假设学生为八年级，具有一定的物理基础和动手能力，对电子技术有初步认识，对实践活动充满兴趣。
教学要求：课程应注重理论与实践相结合，鼓励学生主动探索和动手实践，强调安全操作和精确测量。
通过课程目标的实现，使学生能够综合运用所学知识，创造性地解决实际问题。
二、教学内容1. 数字电子计时器原理：- 介绍计时器的功能与组成，参照教材第二章“数字电路基础”。
- 讲解晶体管、集成电路等基本电子元件的工作原理。
2. 数字电子计时器电路设计：- 分析计时器电路图的构成，参照教材第四章“时序逻辑电路”。
- 指导学生进行电路图的绘制，选择合适的电子元件。
3. 数字显示原理与转换：- 详述七段显示器的显示原理，参照教材第三章“数字显示技术”。
- 解释二进制与十进制的转换方法，并进行实际操作演示。
4. 电路搭建与测试：- 安排学生分组进行电路搭建，参照教材第五章“电路搭建与调试”。
- 教授测试与调试技巧，指导学生解决电路中可能出现的问题。
多功能数字计时器设计报告
多功能数字计时器设计报告多功能数字计时器设计报告电工电子综合实验报告题目：多功能数字计时器设计目录1.实验内容简介2.电路设计要求3.电路原理简介4. 单元电路设计4.1 秒信号发生电路4.2 计时电路4.3 开机清零电路4.4 校分电路4.5 报时电路5.总电路图6.附加电路--起停电路7.实验感想8.附录8.1 元件清单8.2 芯片引脚图和功能表9.参考文献1．实验内容简介本设计采用中小规模集成电路，要求设计一个数字计时器，能够完成0分00秒到9分59秒得计时功能，并在控制电路的作用下具有开机清零，快速校分，整点报时功能。
2．实验内容1．设计一个脉冲发生电路，为计时器提供秒脉冲、为报时电路提供驱动蜂鸣器的脉冲信号。
2．设计一个计时电路，完成0分00秒~9分59秒的计时功能。
3．设计报时电路，使数字计时器从9分53秒开始报时，每隔一秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1kHz），9分59秒发高音（频率2kHz）4．设计校分电路，在任何时候，拨动校分开关，可进行快速校分。
5.设计清零电路，具有开机自动清零功能，而且在任何时候，按动清零开关，能够进行计时器清零。
6．系统级联调试，将以上电路进行级联完成计时器的所有功能。
7．可增加数字计时器附加功能，例如数字计时器定时功能、电路起停功能、电路采用动态显示等。
3．电路原理简介数字计时器由计时电路、译码显示电路、脉冲发生电路、校分电路、清零电路和报时电路这几部分组成。
其原理框图如下：4．单元电路设计一．秒信号发生器秒信号发生器提供计时电路的时钟并为报时电路提供驱动信号。
为提供较为精确的秒脉冲信号，采用32768Hz的石英晶体多谐振荡器作为脉冲信号源。
分频器CD4060最高可实现214分频，即最低频率端Q14的脉冲信号频率为2Hz，因此增加一个D触发器实现的倍频器来产生1Hz的秒脉冲信号。
将D触发器的Q端与D端扭接在一起实现倍频器，则Q端的输出信号即为1Hz的秒脉冲信号。
数字电路课程设计报告-数字时分秒计时器设计
一、概述及设计目的 (4)1.1 概述 (4)1.2 设计目的 (5)二、设计思路 (6)三、设计过程 (7)3.1 方案论证 (7)3.2 电路设计 (14)四、系统调试与结果 (16)五、主要仪器与设备 (18)六、设计体会 (19)数字时分秒计时器设计1、概述及设计目的1.1 概述近年来随着科技的飞速发展，EDA的应用正在不断地走向深入。
时分秒计时器的出现，解决了人们的时间意识问题，更是给人们提供了精确的时间观念，不会因为时间问题而发生纠纷。
时分秒计时器是日常学习生活、电器制造，工业自动化控制、国防、实验等等的理想计时器。
本设计的时分秒计时器系统采用EDA软件绘图，利用计数原理，结合显示电路、电源电路设计计时器，将软件和硬件有机地结合起来，使得系统能够实现数字显示，显示时间为时分秒计数，每秒自动加1，满59秒自动向分钟位进位，秒位清零，满59分钟自动向时位进1，分秒位清零，满12小时全部清零，重新计算，能够精确地进行时间计数。
其中硬件系统可以采用VHDL语言编写程序，也可以采用绘图形式，十二进制，六十进制并在EDA环境中进行观察，在仿真中就可以观察到实际的工作状态，调试波形就可以观察到程序运行结果。
系统主要功能：时钟功能，在数码管上显示小时，分钟，秒钟。
当其单位定位秒当期计数显示59秒时再来一个脉冲秒钟清零并向分钟进一，以此类推，当满59分59秒时，再来一个脉冲则分钟秒钟清零并向小时进一，当计数为11时59分59秒时，则全部清零，重新计数。
该时分秒计时器的显示有计数器的每位分别接给译码器再由显示管显示数字，以便观察。
1.2设计目的1、学习数字电路中的基本器件、计数器及译码显示等单元电路的综合应用。
2、学习电子钟的调试方法。
3、巩固和加深对MAXPLUSII CPLD开发系统的理解和应用。
4、掌握硬件实验装置的方法。
5、掌握综合性电路的设计、仿真、下载、调试方法。
1.3功能时分秒计时器集成了计数器、译码器和驱动等电路，能对时间进行精确地计时，具有清零等控制功能。
数字电子计时器设计与制作
《数字电子技术》课程设计任务书一、设计课题数字电子计时器设计与制作二、设计要求1、该计时器能同时完成计时和显示的功能，采用中、小规模集成芯片实现。
2、能显示当前时间的时、分，其中时、分分别有两位显示。
3、当计数器运行到23时59分，个位计数器再接收1个脉冲信号后，计数器自动显示为00时00分，完成进制的计时要求。
4、安装自己设计的电路。
5、通电调试。
三、提高部分具有校时功能。
四、设计资料1、阎石.数字电子技术基础.北京：高等教育出版社，19892、张乃国.电子测量.北京：人民邮电出版社，19853、彭介华.电子技术课程设计指导.北京：高等教育出版社，19974、华容茂.电工、电子技术实习与课程设计.北京：电子工业出版社，2000五、设计成果1、课程设计说明书（5000字左右）。
2、产品设计提示：1、时基信号由多谐振荡器产生，经多级十进制分频后，得到脉冲信号。
2、计数器分别接成十进制、六十进制和二十四进制，对脉冲信号计数，再送入译码、显示电路。
3、校时电路有自动校时和手动校时两种，可任选其中一种，当采用自动方式时，可将分频后的时基信号作为校时信号，通过开关送入校时电路。
前言21世纪，电子科技技术获得了飞速的发展，在其推动下，现代电子产品几乎参透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。
时间对人们来说总是那么的宝贵，工作的忙碌性和繁杂性容易使人忘记当前的一旦重要事情，一时的耽误可能酿成大祸。
钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。
诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。
因此，研究数字钟及扩大其应用，有着非常现实的意义。
本次课程设计多功能数字电子钟是用数字电子技术实现时、分、秒计时的装置，采用555振荡器，分频器、计数器、译码器、显示器、校时电路和功能扩展电路等组成。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
苏州大学学士学位论文数字电子计时器的设计姓名：指导教师：专业名称：二○○九年十一月摘要计时器在许多领域中均得到普遍应用，诸如在体育比赛、公共汽车到站时间统计中需进行计时和统计。
数字计时器是基于数字计数器的原理设计的。
数字计时器主要包括脉冲源、整形电路、分频器、计数器、译码器/驱动器、校时电路等。
根据数字计时器的基本工作原理和数字电路的知识，本文设计了一款24小时计时器。
该计时器能够实现24小时计时，当计时器运行到23时59分59秒时，计数器自动复位显示00时00分00秒。
计时器电路在输入脉冲的作用下，实现计时功能。
计时器设计了校准电路，可根据实际时间对计时器进行校准。
利用EDA技术可设计多功能计时器。
多功能计时器可包括数字钟和电子秒表的功能。
VHDL语言是一种用于电路设计的高级语言。
它的应用主要是应用在数字电路的设计中。
本文利用EDA技术，采用VHDL硬件描述语言设计了一块数字计时器。
该计时器利用VHDL语言强大的功能，将计数器和译码器有机地结合在一起，使得程序设计简化，同时，增加了程序的可读性。
整个系统的设计借助于VHDL和数字逻辑电路，在EDA设计工具Maxplus II下进行仿真，由于采用模块化的设计思想，使设计变得简单、方便、灵活性强。
关键词:脉冲源、整形电路、分频器、计数器、译码器/驱动器、校时电路等。
AbstractTimer in many areas have been widely used, such as Sports and Bus arrival time statistics. Digital timer is based on the principle of the Counter Theory . Digital timer includes pulse source, shaping circuit, divider, counter, decoder / driver, and calibration circuit.According to the basic working principle of digital timer and digital circuits knowledge, this paper designed a 24-hour timer. The timer can achieve a 24-hour time, when the timer runs to 23:59:59, the counter automatically reset the display 00:00 00 . Timer circuit under the effect of the input pulse to achieve time-keeping. Timer is designed calibration circuit, according to the actual time on the timer can be calibrated.The use of EDA technology can designed multi-function timer. Multi-function timer may include a digital clock and electronic stopwatch functions. VHDL language is a high-level language for circuit design. It is mainly used in digital circuit design. In this paper, EDA technology, using VHDL hardware description language designed a digital timer. The VHDL language have powerful functions. Counters and decoders will be organically combined to make program design simplification, the same time, increase the readability of the program. The design of the entire system by means of VHDL and digital logic circuits, using EDA design tools Maxplus II. Due to modular design concept, so that design becomes simple, convenient and flexible.Keyword：Timer EDA Counter Theory目录摘要 (i)Abstract (ii)第1章绪论 (1)1.1 计时器的应用 (1)1.2 数字计时器的构成 (1)第2章数字计时器的设计原理 (3)2.1 设计脉冲源 (4)2.2 设计整形电路 (5)2.3设计分频器 (6)2.4 设计计数器 (7)2.5 译码/驱动器电路的设计 (9)2.6 校时电路的设计 (10)第3章计时器的逻辑电路设计 (11)3.1 计数器 (11)3.2 计时电路设计 (13)3.3 校时电路设计 (15)3.3 译码显示电路 (16)3.3.1发光二极管（LED）及其驱动方式 (16)3.3.2 LED数码管 (17)3.3.3 七段显示译码器 (17)3.3.4 数码显示电路 (18)第5章总结 (20)参考文献 (20)致谢 (21)第1章绪论1.1 计时器的应用计时器在许多领域中均得到普遍应用，诸如在体育比赛、公共汽车到站时间统计中需进行计时和统计。
数字计时器就是用数字电路知识制成的计时器，有计时精确，校时方便等特点。
数字计时器可以采用石英晶体作为稳频元件，准确又方便，还具有电路简洁、性能好，实用性强等优点。
数字计时器是一个数字逻辑系统。
数字逻辑系统是利用数字逻辑技术建立的系统,也就是用数字逻辑概念描述工程实际中的基本问题,建立相应的数字逻辑模型,并用相应技术实现,简称为逻辑系统或数字系统。
数字电路是实现数字逻辑系统最常用和最基本的方法，工程上叫做硬件电路实现方法。
目前实现数字逻辑系统的电路都是集成电路，而且集成度越来越高。
数字集成电路可分为两类，一类是以双极型三极管为主要元件的双极型数字集成电路，另一类是以场效应管为主要元件的MOS型数字集成电路。
电子数字计时器产品实例图1.2 数字计时器的构成数字计时器是基于数字计数器的原理设计的。
数字计时器主要包括脉冲源、整形电路、分频器、计数器、译码器/驱动器、校时电路等。
在数字计时器中计数器是一个主要部分，在数字系统中使用最多的也是数字计数器。
计数器是一种能够累计和寄存输入脉冲的数目,最后给出累计总数的电路,计数器是各种数控设备和电子计算机的重要部件之一。
计数器不仅能用于对时钟脉冲计数，还可用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。
计数器的种类非常繁多，如果按计数器中的触发器是否翻转分类，可以把计数器分为同步式和异步式两种。
在同步计数器中，当时脉冲输入时触发器的翻转是同时发生的。
而在异步计数器中，触发器的翻转有先有后，不是同时发生的。
如果按计数过程中，计数器中的数字增减分类，又可以把计数器分为加法计数器和减法计数器。
随计数脉冲的不断输入而做递增的计数器叫加法计数器，做递减计数的叫减法计数器。
如果按计数器中数字的编码方式分类，还可以分成二进制计数器、十进制计数器、循环码计数器等。
数字计时器内部构造图第2章数字计时器的设计原理要想构成数字钟，首先应有一个能自动产生稳定的标准时间脉冲信号的信号源。
还需要有一个使高频脉冲信号变成适合于计时的低频脉冲信号的分频器电路，即频率为1HZ的“秒脉冲”信号。
经过分频器输出的秒脉冲信号到计数器中进行计数。
由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，这就需要分别设计60进制，24进制，（或12进制的计时器，并发出驱动AM；PM 的标志信号）。
各计数器输出的信号经译码器/驱动器送到数字显示器对应的笔划段，使得“时”、“分”、“秒”得以数字显示。
值得注意的是：任何计时装置都有误差，因此应考虑校准时间电路。
校时电路一般采用自动快速调整和手动调整，“自动快速调整”可利用分频器输出的不同频率的脉冲使显示时间自动迅速调整时间。
“手动调整”可利用手动的节拍调准显示时间。
如下图所示为数字计时器的原理图。
数字计时器的原理图数字计时器的设计主要有以下几步：（1）设计脉冲源（2）设计整形电路（3）设计分频器（4）设计计数器（5）译码器/驱动器（6）设计校时电路2.1 设计脉冲源脉冲源是数字计时器的心脏，它能自动不停地产生脉冲信号，以供计时之用，它的稳定和准确对计时器起着至关重要的作用。
我们曾学过一些自激式的振荡器，如：自激多谐振荡器，自激间歇振荡器等。
通常要求数字钟的脉冲源的频率要十分稳定、准确度高，因此要采用石英晶体振荡器，其他的多谐振荡器难以满足要求。
石英晶体不但频率特性稳定，而且品质因数很高，有极好的选频特性。
一般情况下，晶振频率越高，准确度越高，但所用的分频级数越多，耗电量就越大，成本就越高，在选择晶体时应综合考虑。
石英晶体振荡电路原理如图所示。
石英晶体振荡器的频率取决于石英晶体的固有频率，与外电路的电阻电容的参数无关。
R.C为时间元件,改变C的值可调整晶振器的输出频率。
R石英晶体振荡电路原理2.2 设计整形电路由于晶体振荡器输出的脉冲是正弦波或是不规则的矩形波，因此必须经整形电路整形。
我们已学过的脉冲整形电路有以下几种：削波器、门电路、单稳态电路、双稳态电路、施密特触发器等。
下图为门电路组成的整形电路，以及不规则矩形脉冲整形前后的波形图对比。
不规则的矩形脉冲门电路组成的整形电路经过整形后的矩形脉冲由图可看出经过整形电路后，波形明显变好。
好的波形能使数字系统更加稳定，能使数字计时器更加准确。
2.3设计分频器由于时、分、秒采用不同的计数器，这些计时器所需要的计时脉冲频率不一样，需要分频器对输入脉冲进行分频后在分别送到时、分、秒计时器。
分频器是能将高频脉冲变换为低频脉冲，它可由触发器以及计数器来完成。
由于一个触发器就是一个二分频器，N个触发器就是个分频器。
如果用计数器作分频器，就要按进制数进行分频。
例如十进制计数器就是十分频器，M进制计数器就为M分频器。
若用晶振频率为32768HZ的石英晶体振荡器，要产生1HZ的秒脉冲，就需要JK触发器（或计数触发器）的个数为2n=32768HZ，n=15。