实验三常用模块电路的设计
电子电路设计课程大纲
电子电路设计课程大纲一、课程简介电子电路设计课程旨在培养学生对电子电路原理和设计方法的理解与应用能力，通过理论学习与实践操作的相结合，使学生具备设计和分析各种类型电子电路的能力。
二、课程目标1. 掌握电子电路基本理论知识，包括电子元器件、电路分析方法和电路定理等；2. 熟悉常见的模拟电路和数字电路，了解它们的基本原理与设计思路；3. 学习电子电路的仿真软件使用，能够对电路进行仿真分析和优化设计；4. 培养学生解决电子电路设计实际问题的能力，提高创新思维和实践操作能力。
三、课程安排1. 模块一：电子元器件基础- 单元1：电子元器件概述- 单元2：电阻、电容和电感- 单元3：二极管与三极管2. 模块二：模拟电路设计- 单元1：放大器设计与分析- 单元2：滤波器设计与分析- 单元3：振荡器设计与分析3. 模块三：数字电路设计- 单元1：数字逻辑门电路设计- 单元2：组合逻辑电路设计- 单元3：时序逻辑电路设计4. 模块四：电路仿真与优化- 单元1：电路仿真软件介绍与使用- 单元2：电路性能分析与优化5. 模块五：实验设计与实践操作- 单元1：实验器材与实验技巧介绍- 单元2：模拟电路实验设计与操作- 单元3：数字电路实验设计与操作四、课程评价方式1. 平时成绩：包括课堂参与、作业完成情况和实验操作等；2. 期中考试：考察学生对电子电路理论知识的掌握程度；3. 期末考试：综合考察学生对电子电路设计的综合应用能力；4. 实验报告：要求学生对实验过程、结果及分析进行书面报告；5. 课程项目：组织学生进行电子电路设计项目，评价实际设计能力。
五、参考教材1. 《电子电路设计基础》2. 《电子电路设计与模拟仿真》3. 《数字电子技术与逻辑设计》六、教学团队本课程由电子工程学院的具有丰富教学和实践经验的教师主讲，辅以行业专家的讲座和实验指导。
七、备注本课程要求学生有一定的数学和物理基础，熟悉电路基本理论知识，并具备计算机操作和编程能力。
三人表决器电路设计实验报告小红书
三人表决器电路设计实验报告小红书本文主要介绍三人表决器电路设计实验报告，该实验旨在设计一种能够实现多人表决并且可以显示表决结果的电路。
实验采用了数字电路设计的相关知识和技术，最终成功实现了预期的功能。
以下是实验的详细过程和结果展示。
一、实验背景三人表决器是一种可以用来处理多人表决的电路，通过设计能够实现多人表决并根据表决结果显示不同的反馈。
该电路可用于各种投票场合，如会议室、学生议会或大型活动等。
二、实验原理三人表决器电路由多个基本组件构成，包括开关、计数器、显示器等。
主要原理是通过开关输入的二进制编码来计数，然后根据计数结果来显示不同的反馈。
由于本实验是基于数字电路设计，涉及了二进制算术、逻辑运算以及组合电路等相关知识。
三、实验材料和步骤实验所需材料：（1）开发板：FPGA开发板（2）元器件：LED灯、计数器模块、开关、电路板实验步骤：（1）原理和电路设计确定并使用EDA软件进行电路图设计。
（2）电路原型制作，验收并进行调试（3）连接电路，在开发板上植入（或flash）bit文件。
（4）将开关、LED灯和计数器模块等电路元件安装在电路板上。
（5）通过开关输入不同的二进制编码，以观察显示器的反馈结果。
四、实验结果分析在实验进行过程中，我们成功地完成了电路的设计、制作和测试，并达到了预期的实验目的。
在实验中，我们通过FPGA开发板编写了硬件描述语言（HDL）来描述电路，并成功将其烧录进开发板中。
在测试的过程中，我们使用了开关来输入二进制编码，并且观察到了不同的计数结果。
同时，我们还观察到了预期的反馈结果，包括LED灯逐个亮起、提示声音和不同的计数显示。
总结：本次实验成功地实现了三人表决器电路设计的目的，我们通过HDL 语言进行了电路设计，利用开发板和相关元器件完成了电路的制作，并通过实验测试获得了较好的实验结果。
该实验不仅增强了我们对数字电路设计的理解和实践能力，同时也扩展了我们的应用技能，有助于提高实际工作中数字电路设计的水平。
三相半波可控整流电路实验报告
实验目的：1. 了解三相半波可控整流电路的原理和工作方式；2. 学习使用数字电压表和示波器等仪器进行电路参数测量；3. 掌握实验中的电路搭建及参数调试方法。
实验器材和仪器：1. 三相变压器2. 三相全控桥整流电路模块3. 三相电阻负载4. 数字电压表5. 示波器6. 电缆和连接器等实验原理：三相半波可控整流电路是一种常用的电能调节电路，通过控制可控硅实现对三相交流电信号的半波整流，可以实现对电源输出功率的控制，被广泛应用于电力调节和电机控制等领域。
实验中，我们需要了解三相交流电信号的波形特性、半波整流电路的工作原理和控制方法，以及数字电压表和示波器的使用方法。
实验步骤：1. 将三相变压器连接至三相交流电源，并接入三相全控桥整流电路模块和三相电阻负载。
保证接线正确并紧固端子。
2. 分别连接数字电压表和示波器至电路中，用于测量电压和波形。
3. 打开电源，调节三相变压器输出电压为合适数值，确保电路工作在正常工作范围。
4. 通过控制可控硅触发脉冲信号，实现对半波整流电路的控制，观察电压和电流波形的变化。
5. 使用数字电压表和示波器分别测量并记录输出电压、输出电流和波形特性，包括峰值、均值、谐波含量等参数。
实验结果与分析：1. 经过实验，我们得到了三相半波可控整流电路的电压和电流波形数据，通过分析这些数据，可以得到电路的输出功率、效率和电流谐波等重要参数，为后续电路设计和控制提供了参考依据。
2. 通过调节可控硅触发角，我们观察到了电路输出电压的变化规律，进一步验证了半波整流电路的控制特性。
3. 实验数据的测量准确性和稳定性对实验结果的分析具有重要意义，确保了实验结果的可信度和准确性。
结论：三相半波可控整流电路的实验结果表明，该电路可以实现对三相交流电信号的半波整流和功率控制，通过控制可控硅的触发信号，实现对输出电压和电流波形的调节和监测。
这为电能调节和电机控制等领域的应用提供了重要参考。
在实验中，我们还学习了数字电压表和示波器等仪器的使用方法，提高了实验操作和数据处理的能力，为今后的实验研究奠定了基础。
模电实验报告
河北科技大学实验报告级专业班学号年月日姓名同组人指导教师张凤凌实验名称实验一常用电子仪器的使用练习成绩实验类型综合型批阅教师一、实验目的（1）学习直流稳压电源、信号发生器、交直流毫伏毫安表和示波器的使用方法。
（2）掌握交直流毫伏毫安表测量静态信号和动态信号的方法。
（2）掌握用示波器观测波形及测量频率和幅值的方法。
二、实验仪器与元器件（1）直流稳压电源1台（2）信号发生器1台（3）交直流毫伏毫安表1台（4）6502型示波器1台三、实验内容及步骤1．直流稳压电源的使用（1）使稳压电源输出＋9V电压选择0～30V作为电压输出端。
“可调/固定”键弹起，调节“电压调节”旋钮，从数码显示器上观察输出电压的变化，使数码显示为9V，并使用毫伏毫安表直流挡测量＋9V。
（2）使稳压电源输出±12V电压将“可调/固定”键按下，按图2-1-2接线，将其中一路接成＋12V，另一路接成－12V。
使用毫伏毫安表的直流挡进行测量，表的地线（黑色线）与稳压电源的参考电位“GND”相连，测试线（红色线）分别测量＋12V和－12V。
2．交直流毫伏毫安表的使用(1) 测量+9V、±12V的直流电压。
(2) 测量5mV的交流电压。
3．信号发生器的使用方法信号发生器能产生正弦波、方波、三角波等模拟信号，频率范围为2Hz～2MHz，分六挡连续可调；输出幅度为0V～25V P-P，连续可调。
模拟信号从“模拟输出”端输出。
（1）衰减开关“－20dB”和“－40dB”的作用波形选择“正弦波”，频率挡位选择“2k”。
调节“频率调节”旋钮，使数字频率计上的数码显示为1kHz。
当信号发生器衰减开关为0dB时（“－20dB”和“－40dB”键均弹起），调节其“幅度调节”旋钮，用毫伏毫安表的交流挡测量输出信号的电压值为5V（有效值）。
当衰减值分别为－20dB、－40dB和－60dB时，测量各输出电压值，将结果记入表2-1-1中。
表2-1-1 幅度衰减开关衰减值数据记录（2）使信号发生器输出电压为5mV、频率1kHz的正弦波信号信号发生器选择“正弦波”，频率为1kHz，衰减开关“－20dB”和“－40dB”同时按下。
verilog实验报告
verilog实验报告Verilog实验报告引言：Verilog是一种硬件描述语言（HDL），用于设计和模拟数字电路。
它是一种高级语言，能够描述电路的行为和结构，方便工程师进行数字电路设计和验证。
本实验报告将介绍我在学习Verilog过程中进行的实验内容和所获得的结果。
实验一：基本门电路设计在这个实验中，我使用Verilog设计了基本的逻辑门电路，包括与门、或门和非门。
通过使用Verilog的模块化设计，我能够轻松地创建和组合这些门电路，以实现更复杂的功能。
我首先创建了一个与门电路的模块，定义了输入和输出端口，并使用逻辑运算符和条件语句实现了与门的功能。
然后，我创建了一个测试模块，用于验证与门的正确性。
通过输入不同的组合，我能够验证与门的输出是否符合预期。
接下来，我按照同样的方法设计了或门和非门电路，并进行了相应的测试。
通过这个实验，我不仅学会了使用Verilog进行基本门电路的设计，还加深了对逻辑电路的理解。
实验二：时序电路设计在这个实验中，我学习了如何使用Verilog设计时序电路，例如寄存器和计数器。
时序电路是一种具有状态和时钟输入的电路，能够根据时钟信号的变化来改变其输出。
我首先设计了一个简单的寄存器模块，使用触发器和组合逻辑电路实现了数据的存储和传输功能。
然后，我创建了一个测试模块，用于验证寄存器的正确性。
通过输入不同的数据和时钟信号，我能够观察到寄存器的输出是否正确。
接下来，我设计了一个计数器模块，使用寄存器和加法电路实现了计数功能。
我还添加了一个复位输入，用于将计数器的值重置为初始状态。
通过测试模块，我能够验证计数器在不同的时钟周期内是否正确地进行计数。
通过这个实验，我不仅学会了使用Verilog设计时序电路，还加深了对触发器、寄存器和计数器的理解。
实验三：组合电路设计在这个实验中，我学习了如何使用Verilog设计组合电路，例如多路选择器和加法器。
组合电路是一种没有状态和时钟输入的电路，其输出只取决于当前的输入。
模块自举升压电路
模块自举升压电路随着科技的不断发展，电子设备的功耗也越来越大，而电池的容量有限，为了延长设备的使用时间，需要升压电路来提供足够的电压。
是一种常用的电路拓扑结构，通过适当的设计可以实现高效率和稳定的升压功能。
一、模块自举升压电路原理介绍模块自举升压电路是一种采用自举电感器作为能量存储元件的升压电路，其原理如下：1. 输入电压由MOSFET开关管和自举电感器构成的电路进行升压转换，通过调节MOSFET的导通时间和间歇时间来实现不同输出电压的调节。
2. 当MOSFET导通时，自举电感器储存能量，当MOSFET截止时，自举电感器释放能量，并通过二极管和滤波电容将输出电压提升至所需电压。
二、模块自举升压电路设计步骤1. 确定输入电压范围和输出电压要求，选择合适的MOSFET和二极管；2. 根据电路的工作频率和最大输出功率计算自举电感器的参数；3. 选择合适的滤波电容和稳压电路，使输出电压稳定；4. 通过仿真和实验验证电路的性能，调整参数以满足设计要求。
三、模块自举升压电路设计实例以输出电压为12V，输入电压范围为3.7V-5V的模块自举升压电路为例，设计步骤如下：1. 选择合适的MOSFET和二极管，如IRF520和1N4007；2. 根据电路的工作频率和最大输出功率，选择自举电感器，如470uH；3. 选择合适的滤波电容和稳压电路，如100uF电解电容和LM7812稳压芯片；4. 通过仿真和实验验证电路性能，调整参数以满足设计要求。
四、模块自举升压电路的优势和应用模块自举升压电路具有转换效率高、输出稳定等优点，广泛应用于便携式电子设备、无线通讯设备和医疗设备等领域。
通过合理的设计和优化，可以实现低功耗、高效率的升压功能，满足不同应用场景的需求。
EDA实验报告
湖北民族学院信息工程学院实验报告（电气、电子类专业用）班级： 09 姓名：周鹏学号：030940908 实验成绩：实验地点： EDA实验室课程名称：数字系统分析与设计实验类型：设计型实验题目：实验一简单的QUARTUSII实例设计，基于VHDL格雷码编码器的设计实验仪器：HH-SOC-EP3C40EDA/SOPC实验开发平台，PC机。
一、实验目的1、通过一个简单的3—8译码器的设计,掌握组合逻辑电路的设计方法。
2、初步了解QUARTUSII原理图输入设计的全过程。
3、掌握组合逻辑电路的静态测试方法。
4、了解格雷码变换的原理。
5、进一步熟悉QUARTUSII软件的使用方法和VHDL输入的全过程。
6、进一步掌握实验系统的使用。
二、实验原理、原理图及电路图3-8译码器三输入，八输出。
当输入信号按二进制方式的表示值为N时，输出端标号为N的输出端输出高电平表示有信号产生，而其它则为低电平表示无信号产生。
因为三个输入端能产生的组合状态有八种，所以输出端在每种组合中仅有一位为高电平的情况下，能表示所有的输入组合。
其真值表如表1-1所示输入输出A B C D7 D6 D5 D4 D3 D2 D1 D00 0 0 0 0 0 0 0 0 0 10 0 1 0 0 0 0 0 0 1 00 1 0 0 0 0 0 0 1 0 00 1 1 0 0 0 0 1 0 0 01 0 0 0 0 0 1 0 0 0 01 0 1 0 0 1 0 0 0 0 01 1 0 1 0 0 0 0 0 01 1 1 1 0 0 0 0 0 0 0表1-1 三-八译码器真值表译码器不需要像编码器那样用一个输出端指示输出是否有效。
但可以在输入中加入一个输出使能端，用来指示是否将当前的输入进行有效的译码，当使能端指示输入信号无效或不用对当前信号进行译码时，输出端全为高电平，表示无任何信号。
本例设计中没有考虑使能输入端，自己设计时可以考虑加入使能输入端时，程序如何设计。
实验报告硬件电路设计
实验报告硬件电路设计一、引言本实验旨在通过设计硬件电路来实现特定功能，并验证电路设计的正确性和可行性。
本实验选择了某款电子产品的核心功能进行设计与实现。
二、设计原理本实验设计的硬件电路包括输入接口、中央处理器、输出接口等多个模块，其工作原理如下：1. 输入接口：负责接收用户输入的指令或数据，例如按钮、触摸屏等。
2. 中央处理器：接收输入接口传入的指令或数据，根据预设的算法进行计算、逻辑判断等操作，将计算结果保存到存储器中，并控制输出接口的工作状态。
3. 存储器：用于存放中央处理器计算的结果以及其他需要保存的数据。
4. 输出接口：负责将存储器中的数据进行输出，例如显示屏、声音输出器等。
三、设计步骤1. 根据电子产品的需求和功能，确定硬件电路的整体架构和模块划分。
2. 选择合适的元器件，例如电阻、电容、晶体管等，并进行元器件的布线和连线设计。
3. 按照设计的电路原理图，进行电路板的布局设计，确保各个元器件的位置合理，以及连线的长度、走向等因素。
4. 制作电路板原型，喷锡、焊接元器件，并进行连接测试。
5. 调试并修改电路设计中的问题，确保硬件电路的正确和可靠性。
6. 验证设计的电路是否满足预期功能，检查电路的功耗、稳定性等指标，以及其与其他系统的兼容性。
7. 进行电路板的大规模生产，并进行质检，保证产品的质量和可靠性。
四、实验结果经过多次调试和修改，本实验设计的硬件电路稳定运行，成功实现了特定功能。
根据测试结果显示，电路运行良好，没有出现异常情况。
同时，电路设计满足了产品的要求，功能达到预期。
五、总结与展望本实验通过设计硬件电路，成功实现了特定功能，并验证了电路设计的正确性和可行性。
电路设计经过多次调试和修改，达到了预期效果。
然而，仍有一些改进的空间，如进一步优化电路的功耗、增加系统的稳定性等。
在未来的研究中，可以考虑使用更先进的元器件，提升电路的性能，以及进一步优化电路布局，减小电路的体积。
六、参考文献1. 电路设计与实践，XXX，XXX出版社，XXXX年。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验三常用模块电路的设计一、实验目的：1、掌握QuartusII宏功能模块的设计方法。
2、掌握VHDL设计ROM和RAM的方法。
3、掌握数控分频器的设计方法。
4、掌握4×4键盘扫描模块设计方法。
5、掌握PS2接口电路设计方法。
6、了解640×480VGA显示控制电路的原理和设计方法。
二、实验的硬件要求：1、EDA/SOPC实验箱。
2、计算机。
三、实验原理见各实验内容。
四、实验内容：1、数控分频器的设计。
要求：将10KHz时钟信号分频，分别输出10Hz、1kHz、1250Hz时钟信号。
分频的原理与计数器差不多，需要定义一个信号量来控制计数范围为分频数，另外控制在一个计数周期内输出一段低电平“0”和另一段高电平“1”。
分频器部分源码如图3.1a、图3.1b所示：图3.1a 数控分频器VHDL代码如果用于计数的信号量定义为“std_logic_vector”类型的。
如“Count10”，也可以将其最高位作为分频后的时钟输出：即使用语句“Clk_1kHz<=Count10(3);”，如图2.11b所示，此时输出时钟信号占空比是多少？是否可以改变？。
图3.1b 十分频的VHDL代码如果分频数为2n，“n为整数”，如8分频，Count8定义为“std_logic_vector”类型，使用下图的语句序列实现，更加简洁：图3.1c 分频数为2n时，代码可以更为简洁同理，“Count8(1)”是几分频输出？“Count8(0)”是几分频输出？2、4×4键盘扫描模块设计①图3.2是4×4键盘阵列电路原理图。
行字符ROW[3..0]表示一行的状态，COL[3..0] 表示一列的状态。
使用时采用行扫描方式检测按键，即设置COL[3..0]中某一位为“0”，其余为“1”，如COL=“1011”(COL[2]=’0’)表示选择第三行(COL[2]对应一行)；然后检测ROW[3..0]的值，全“1”说明没有任何键按下，为“0”一位表示该列有键按下，如ROW=“0101”表示第二和第四列（ROW[2] 、ROW[4]对应列）被按下；结合COL和ROW即可确定按键值（如“8”和“C”）。
图3.2 4×4键盘阵列电路原理图②图3.3是键盘扫描模块VHDL源码。
注意：是如何判断键盘按下时刻的？图3.3 键盘扫描模块VHDL源码③图3.4是键盘扫描模块仿真波形，注意：如何设置Kr的值？④在实验箱上测试4×4键盘扫描模块，可按图3.5连接，为便于观察，使用1Hz频率时钟信号，Kr、Kc连接FPGA引出线ROW[3..0]和COL[3..0]，BCD_OUT通过译码器显示在数码管上。
图3.5 4×4键盘扫描模块测试电路3、PS/2接口键盘读取模块设计①PS2通信协议是一种双向同步串行通迅协议。
通迅的两端通过CLOCK（时钟信号端）同步，并通过DATA（数据端口）交换数据。
任何一方如果想要抑制另外一方的通迅时，只需要把CLOCK拉到低电平。
PS2控制接口仅使用到两条传输端口，一为频率端口，另一则为数据端口如图3.6所示，且此传输埠必为三态(Tri-State)并具有双向(bidirectional)特性。
PS2 传输产品上，常见为鼠标与键盘，两者的驱动原理均相同，仅扫描码(scan code)不同。
因此我们以PS2键盘为例进行说明。
②PS2标准，规范每笔数据传输包含起始位(start bit)、扫描码(scan code)、奇同位检查(odd parity)、以及终止位(stop bit)共计11位，并以双向串行数据传输的方式，达到通信的目的。
且当主机端(host)或从机端(slave)并无传送或接收数据时，数据传输端口及频率均将升为高电位。
图3.7所示为每一笔数据传输所包含之内容如下：a. 起始位(“0”)b. 8位数据宽度的扫描码( scan code )。
c. 奇同位检查，使扫描码与奇同位加起来1的数字为奇数个。
d. 终止位(“1”)图3.7 PS/2接口时序③键盘其实就是一个大型的按键矩阵，它们由安装在电路板上的处理器（叫做“键盘编码器”）来监视着。
虽然不同的键盘可能采用不同的处理器，但是它们完成的任务都是一样的，即监视哪些按键被按下，哪些按键被释放了，并将这些信息传送到主机。
每个键盘被分配了唯一的通码（键盘按下时发送的编码）和断码（键盘释放时发送的编码），这样主机通过查找唯一的扫描码就可以确定是哪个按键被按下或释放。
PS2 键盘扫描码见“键盘扫描码表”④图 3.8是PS/2接口键盘接收模块的VHDL源码，在对其进行仿真时，可以将“keyboard_clk_filtered”信号输出查看。
图3.8 PS/2接口键盘接收模块VHDL 源码⑤图3.9是PS/2接口键盘接收模块仿真波形，为便于分析，把“keyboard_clk_filtered ”信号和“SHIFTIN ”信号连接到端口“filtered_out ”和“SHIFTIN _out ”输出显示。
图3.9 PS/2接口键盘接收模块仿真波形⑥按图3.10设计，即可在实验箱的数码管上显示键盘的扫描码。
“Sel_time2”模块用实验二中的数码管扫描模块修改一下即可（只是用2个数码管，SEL 绑定到SEL[0]管脚），代码如图3.11：图3.10 PS/2接口键盘接收模块测试电路图3.11 修改后的数码管扫描模块4、VGA显示控制VGA显示器在显示过程中主要由五个信号来控制，分别是R、G、B、HS和VS。
其中R、G、B分别用来驱动显示器三个基色的显示，即红、绿和蓝，HS是行同步信号，VS 是场同步信号。
在做本实验时，由于没有任何显示器驱动，所以显示器工作在默认状态，分辨率：640×480，刷新率：60Hz。
在此状态下，当VS和HS都为低电平时，VGA显示器显示亮的状态，其正向扫描过程约为26us。
当一行扫描结束后，行同步信号HS置高电平，持续约6us后，变成低电平，在HS为高电平期间，显示器产生消隐信号，这就是显示器回扫的过程。
当扫描完一场后，也就是扫描完480行以后，场同步信号VS置高电平，产生场同步，此同步信号可以使扫描线回到显示器的第一行第一列位置。
显示器显示的时序图如图3.12所示：图3.12VGA时序以640*480@60Hz模式为例，图中Ta为同步头信号（行同步头96像素、场同步头2行），Tb+Tc为同步后信号（行40+8像素、场25+8行），Td为图像显示时间（行640像素、场480行），Te+Tf为同步前信号（行8+8像素、场8+2行）。
总共一行800像素（约32us，其中行显示过程约为26us，行同步脉冲加上同步前后约6us）；一帧图像525行（其中显示过程约为480行，场同步脉冲加上同步前后45行）。
图3.13为VGA显示控制模块VHDL代码，通过FPGA在显示器上显示一些条纹或图案，由key[1..0]两个开关的组合控制CRT显示器上能够显示横条纹、竖条纹以及棋盘格子图案。
稍微修改代码即可由本模块实现VGA扫描控制，将屏幕行列位置hcnt,vcnt输出，由外部电路计算当前颜色值，通过imag_GRB端口返回，即可显示由ROM提供或外部模块设置的图像。
此模块需要外接时钟频率为25.175MHz，由于电路设计的冗余，使用实验箱提供的24MHz时钟源一般均能驱动VGA显示屏。
某些显示器对同步信号的时序要求较高，用24MHz时钟源可能无法正常驱动，此时可以按图3.14所示连接电路。
PLL是一个锁相环，可以将输入的24MHz时钟信号变频为25MHz输出，这样就能满足VGA显示器对同步信号的时序要求。
如果系统能够提供（包括使用锁相环倍频）的最高时钟频率较低，比如仅有5MHz，仍可使用本模块实现VGA输出，但需要修改hcnt的计数，使每个水平扫描时间节点的计数值为原来的1/5，因为扫描频率为原来的1/5，所以实际扫描时间并没有变化；vcnt计数值则不需要改变。
这样，屏幕的水平分辨率只能达到640/5=128，相当于屏幕上水平方向每5个像素点只能显示同一个像素值。
图3.13VGA显示控制模块VHDL代码图3.14 增加锁相环得到25MHz扫描信号五、实验步骤：1．首先打开Quartus II软件，新建工程。
2．按照自己的想法，编写原理图或VHDL文件程序。
3．对自己的设计进行编译并仿真。
4．仿真无误后，根据附录一的引脚对照表，对实验中用到的输入输出进行管脚绑定，然后再重新编译一次。
5．用下载电缆通过JTAG接口将对应的sof文件下载到FPGA中。
6．观察实验结果是否与自己的预期想法相吻合。
六、实验报告要求1．总结数控分频器的三种设计方法的特点。
2．如何检测一个信号（非时钟信号）的跳变？3. 其它电路模块如何读取4×4键盘扫描模块输出的按键编码？（注意：按一次键只读取一个键值）4. 其它电路模块如何读取PS/2接口键盘读取模块输出的扫描码？（注意：按一次键只读取一个键值）5. 当系统能够提供的最高时钟频率不足逐点扫描的25MHz，如只有2.5MHz，如何修改本实验提供的VGA扫描模块实现VGA扫描输出。
说明此时VGA屏幕显示的行、列分辨率分别为多少像素？6. 如何利用VGA显示控制模块显示ROM中存储的图像数据？。