并行IO接口技术
2021年燕山大学计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)
2021年燕山大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、某机器采用16位单字长指令，采用定长操作码，地址码为5位，现已定义60条地址指令，那么单地址指令最多有（）条。
A.4B.32C.128D.2562、假设变址寄存器R的内容为1000H，指令中的形式地址为2000H：地址1000H中的内容为2000H，地址2000H中的内容为3000H，地址3000H中的内容为4000H，则变址寻址方式下访问到的操作数是（）。
A.1000HB.2000HC.3000HD.4000H3、信息序列16位，若想构成能纠正一位错、发现两位错的海明码，至少需要加（）位校验位。
A.4B.5C.6D.74、加法器采用先行进位的根本目的是（）。
A.优化加法器的结构B.快速传递进位信号C.增强加法器的功能D.以上都不是5、float 型数据常用IEEE754单精度浮点格式表示。
假设两个float型变量x和y分别存放在32位寄存器fl和f2中，若（fl）=CC900000H，（f2）=BOC00000H，则x和y 之间的关系为（）。
A.x<y且符号相同B.x<y符号不同C.x>y且符号相同D.x>y且符号不同6、某容量为256MB的存储器由若干4M×8位的DRAM芯片构成，该DRAM芯片的地址引脚和数据引脚总数是（）。
A.19B.22C.30D.367、根据存储内容来进行存取的存储器称为（）。
A.双端口存储器B.相联存储器C.交叉存储器D.串行存储器8、在计算机系统中，表明系统运行状态的部件是（）。
A.程序计数器B.指令寄存器C.程序状态字D.累加寄存器9、假定编译器对高级语言的某条语句可以编译生成两种不同的指令序列，A、B和C三类指令的CPl和执行两种不同序列所含的三类指令条数见下表。
则以下结论错误的是（）。
I.序列一比序列二少l条指令Ⅱ.序列一比序列二的执行速度快Ⅲ.序列一的总时钟周期数比序列二多1个Ⅳ.序列一的CPI比序列二的CPI大A.I、llB.1、ⅢC. ll、1VD.Ⅱ10、总线的通信控制主要解决（）问题。
2021年海南工商职业学院计算机应用技术专业《计算机组成原理》科目期末试卷A(有答案)
2021年海南工商职业学院计算机应用技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、某存储器容量为64KB，按字节编址，地址4000H~5FFFH为ROM区，其余为RAM 区。
若采用8K×4位的SRAM芯片进行设计，则需要该芯片的数量是（）。
A.7B.8C.14D.162、某计算机使用4体交叉编址存储器，假定在存储器总线上出现的主存地址（十进制）序列为8005，8006，8007，8008，8001，8002，8003，8004，8000，则可能发生访存冲突的地址对是（）。
A.8004和8008B.8002和8007C.8001和8008D.8000和80043、有如下C语言程序段：（）short si=-32767；unsigned short usi=si；执行上述两条语句后，usi的值为A.-32767B.32767C.32768D.327694、某字长为8位的计算机中，已知整型变量x、y的机器数分别为[x]补=11110100，[y] 补=l0110000。
若整型变量z=2x+y/2，则z的机器数为（）。
A.11000000B.00100100C.10101010D.溢出5、常用的（n，k）海明码中，冗余位的位数为（）。
A.n+kB.n-kC.nD.k6、下列关于多总线结构的叙述中，错误的是（）。
A.靠近CPU的总线速度较快B.存储器总线可支持突发传送方式C.总线之间需通过桥接器相连D.PCI-Expressx16采用并行传输方式7、总线宽度与下列（）有关。
A.控制线根数B.数据线根数C.地址线根数D.以上都不对8、程序P在机器M上的执行时间是20s，编译优化后，P执行的指令数减少到原来的70%，而CPl增加到原来的1.2倍，则P在M上的执行时间是（）。
A.8.4sB.11.7sC.14sD.16.8s9、将高级语言源程序转换为机器目标代码文件的程序是（）。
A.汇编程序B.链接程序C.编译程序D.解释程序10、在微程序控制器中，微程序的入口微地址是通过（）得到的。
第15讲IO接口电路基本概念
端口B和C: 都包含一个8位数据输入缓 冲器和一个8位的数据输出锁存器/缓冲器， 输出数据能锁存，输入数据不锁存。
端口C:可分成两个4位端口，分别定义 为输入或输出端口，还可定义为控制、状 态端口，配合端口A和端口B工作。
NEXTIN：IN TEST JZ
IN
AL，STATUS-PORT；从状态口输入状态信息
AL，01H
；测试标志位是否为1
NEXTIN
；未就绪，继续查询
AL，DATA-PORT ；从数据端口输入数据
查询输出
查询式输出的端口信息
NEXTOUT：
IN AL, STATUS_PORT TEST AL, 80H JNZ NEXTOUT MOV AL, BUF
DMA与程序控制数据传送路径的比较
外设
CPU
总
存储器
线
程序控制的数据输入/输出
DMA
DMA与程序控制数据传送路径比较
I/O概述
微机系统的信息交换有并行通信 和串行通信两种方式。
并行通信是以微机的字长为传输单位； 适合于外部设备与微机之间进行近距离、 大量和快速的信息交换。
实现并行通信的接口称之为并 行接口。
方式设置标志
1=有效
图 8255A工作方式控制字格式
(2) 端口C的置位/复位控制字
控制字的格式如图所示。
D7 D6 D5 D4 D3 D2 D1 D0
不使用 设置为000
位的置位/复位 1=置位，0=复位
位 选择 D3 D2 D1 通道C位
0 0 0 PC0 0 0 1 PC1 0 1 0 PC2 0 1 1 PC3 1 0 0 PC4 1 0 1 PC5 1 1 0 PC6 1 1 1 PC7
微机原理与接口技术_第6章 IO接口
三、I/O端口编址 （续） 2.I/O独立编址(续)
缺点： 专用I/O指令增加指令系统复杂性，且I/O指 令类型少，程序设计灵活性较差； 要求处理器提供MEMR#/MEMW#和IOR#/IOW#两 组控制信号，增加了控制逻辑的复杂性。
三、I/O端口编址 （续）
PC系列微机I/O端口访问 1.I/O端口地址空间
程序控制方式
程序控制方式是指CPU与外设之间的数据传送由程序 控制完成。 程序控制方式又分为无条件传送和条件传送两种 1.无条件传送方式（同步传送） 特点：输入时假设外设已准备好，输出时假设外设 空闲。 要求：输入接口加缓冲器，输出接口加锁存器。 应用：对简单外设的操作。
1. 无条件传送方式（同步传送） 输入接口的设计要求:
寻 址 确定输入端口地址 AB、M/ IO、ALE、DT/R 等待数据输入 等待数据输入 输入缓冲器 读入数据 输入缓冲器 DB CPU
一、 I/O 接口的功能 （续）
3. I/O接口应具有的功能（解决的方案）
1） 设置数据缓冲器以解决两者速度差异所带来的 不协调问题； 输出时： CPU DB 锁存器 输出设备数据线
以上三类信息分别通过各自的寄存器和相应的控制逻辑 来完成信息的传送。通常将这类寄存器和相应的控制逻辑称 为I/O端口。CPU与一个外设之间通常有三个端口。数据端口 (输入/输出)；状态端口；控制端口。
二、I/O接口的一般结构 （续） I/O接口组成：接口由接口硬件和接口软件组成。 1.接口硬件
接口
这类接口面对总线，因此要使用三态输出器件； 对于输入信号有记忆功能的一般使用三态门； 对于输入信号无记忆功能的一般还要增加锁存功能；
1. 无条件传送方式（同步传送）
单片机原理及接口技术
单片机原理及接口技术单片机原理及接口技术（上）一、单片机基本原理单片机（Microcontroller）是由中央处理器（CPU）、存储器（ROM、RAM）、输入/输出接口（I/O）和定时/计数器等模块所组成的一个微型计算机系统。
单片机通过程序控制，能够完成各种控制任务和数据处理任务。
目前，单片机已广泛应用于计算机、通讯、电子、仪表、机械、医疗、军工等领域。
单片机的基本原理是程序控制。
单片机执行的程序，是由程序员以汇编语言或高级语言编制而成，存放在存储器中。
当单片机加电后，CPU按指令序列依次从存储器中取得指令，执行指令，并把执行结果存放到存储器中。
程序员通过编写的程序，可以对单片机进行各种各样的控制和数据处理。
单片机的CPU是整个系统的核心，它负责执行指令、处理数据和控制系统的各种操作。
CPU通常包括运算器、控制器、指令译码器和时序发生器等模块。
其中，运算器主要用于执行算术和逻辑运算；控制器用于执行指令操作和控制系统的运行；指令译码器用于识别指令操作码，并将操作码转化为相应的操作信号；时序发生器用于产生各种时序信号，确保系统按指定的时间序列运行。
存储器是单片机的重要组成部分，用于存储程序和数据。
存储器一般包括ROM、EPROM、FLASH和RAM等类型。
其中，ROM是只读存储器，用于存储程序代码；EPROM是可擦写可编程存储器，用于存储不经常改变的程序代码；FLASH是可擦写可编程存储器，用于存储经常改变的程序代码；RAM是随机存储器，用于存储数据。
输入/输出接口（I/O）用于与外部设备进行数据交换和通信。
单片机的I/O口可分为并行I/O和串行I/O两类。
并行I/O通常包括数据总线、地址总线和控制总线等，用于与外部设备进行高速数据传输。
串行I/O通常通过串口、I2C总线、SPI总线等方式实现，用于与外部设备进行低速数据传输。
定时/计数器是单片机中的重要组成部分，它可以产生各种时间、周期和脉冲信号，用于实现各种定时和计数操作。
第七章 IO接口_AD_DA技术
C口上半部分（PC7～PC4）随A口称为A组，
C口下半部分（PC3～PC0）随B口称为B组。
其中A口可工作于方式0、1、和2，而B口只能工作在 方式0和1。 例如：写入工作方式控制字95H
可将8255A编程为：A口方式0输入，B口方式1输出， C口的上半部分（PC7～ PC4）输出，C口的下半部分 （PC3～PC0）输入。
第9章 MCS-51扩展I/O接口的设计 9.1 I/O接口扩展概述
I/O (输入/输出)接口是MCS-51与外设交换数字信 息的桥梁。
I/O扩展也属于系统扩展的一部分。
真正用作I/O口线的只有P1口的8位I/O线和P3口的某些 位线。 在多数应用系统中，MCS-51单片机都需要外扩I/O接 口电路。
数据总线为三态 非法状态 数据总线为三态
0
0 1 1 × 1 ×
0
1 0 1 × 1 ×
1
1 1 1 × 0 1
0
0 0 0 × 1 1
0
0 0 0 1 0 0
9.2.2 工作方式选择控制字及C口置位/复位控制字
8255A有三种工作方式：
(1) 方式0：基本输入输出； (2) 方式1：选通输入输出； (3) 方式2：双向传送（仅A口有）。
各端口的工作状态与控制信号的关系如表9-1所示。
表9-1
A1 A0
8255A端口工作状态选择
RD* WR* CS* 工作状态
0
0 1
0
1 0
0
0 0
1
1 1
0
0 0
读端口A：A口数据→数据总线 读端口B：B口数据→数据总线 读端口C：C口数据→数据总线 写端口A：总线数据→A口 写端口B：总线数据→B口 写端口C：总线数据→C口 写控制字：总线数据→控制字寄存 器
汽车单片机技术教案任务7 单片机并行IO口使用-授课教案
教案用纸课题；MCS-51系列单片机并行I\O口的使用教学目标（知识、能力、情感）；知识目标：1、掌握P0 、P1、P2、P3口的使用2、掌握P0 、P1、P2、P3口的结构特点能力目标：培养学生的学习单片机的基本能力情感目标：通过本次课培养学生的基本能力，团队协作能力，激发学生的学习兴趣，教学重点与难点；教学重点：P0 、P1、P2、P3口的使用。
教学难点：P0 、P1、P2、P3口的结构原理。
教学方法（教具）；讲授法、演示法，举例法，任务驱动法课型；1、理实一体；2、新授课课时；2课时教学步骤与内容（板书计划）；组织教学：（5分钟）1、检查学生人数，强调课堂纪律和要求。
2、上节课内容回顾。
课程讲授：（70分钟）内容回顾：1、单片机复位电路与时钟电路2、单片机最小系统电路的设计课程导入：从单片机LED控制实例引出本次教学内容（举例法，讨论法）一、并行I / O端口四个端口、双向、每个口包含一个锁存器、一个输出驱动器和二个输入缓冲器。
1．P0口（1）、结构（P0口电路图）（2）、通用I / O 口1）读（端口外数据 内部寄存器）方式1（读锁存器）Q G2 D 内部总线，适于“读—修改—写” 方式2（读引脚）：P0·x G1 D 内部总线。
作为通用I / O 使用， 是一个准双向口：“在输入数据时应先把口置1，使两个FET 都截止，引脚处于悬浮状态，可作高阻抗输入” 2）写（片内数据 端口）数据 锁存 MUX P0·x 3）地址/数据总线口 控制MUX写：地址/数据为1，P0·x ——高 地址/数据为0，P0·x ——低 读：经缓冲器G1读入 4）负载能力可带8个TTL 输入，驱动NMOS 时，接上拉电阻。
总结特点：（1）P0口可作通用I / O 口使用，又可作地址/数据总线口； （2）P0既可按字节寻址，又可按位寻址； （3）P0作为输入口使用时：是准双向口； （4）作通用I / O 口输出时：是开漏输出；（5）作地址/数据总线口时，P0是一真正双向口，而作通用I / O 口时，只是一个准双向口 二、P1口1、结构只能作I / O 口用，且是一个准双向口。
第三章 IO接口技术与IO通道
第三章 输入输出接口与过程通道
4
计算机控制技术
高等院校自动化新编系列教材
（3）地址译码：在微处理机系统通常都配备有多个或多种外围 设备，这样就会有多个输入/输出接口，像为键盘、鼠标、打印 机、显示器、磁盘等诸输入/输出设备均配备有各自接口，且为 它们分配了各自的地址码。通过接口中的地址译码电路对外围 设备输入/输出地址寻址。 （4）控制和状态：由于微处理机的操作速度与输入/输出设备的运 行速度不在一个数量级上，所以随时需要知道输入/输出设备的 状态。常用的状态信号有正忙和准备就绪。 （5）校验和检查：在微处理机系统中，通常为输入/输出接口配备 有校验功能，并且可以将出错信息报告给微处理机。像外围设 备机构中的机械和电路故障，就要向微处理机报告故障的类型 和位置。若数据在传送中的错误就用奇偶校验码进行校验。如 若USB在传送过程中出现错误则要用到容错功能，发送设备会 重复发送数据直至正确为止。
第三章 输入输出接口与过程通道
16
计算机控制技术
高等院校自动化新编系列教材
3)常用的I/O接口部件的框图
系统总线接口
外围设备接口
数据寄存器 数据线 状态 / 控制寄存器
外围设备 接口逻辑
数据
状态
控制
┇
地址线
I/O 逻辑
控制线
外围设备 接口逻辑
数据 状态 控制
第三章 输入输出接口与过程通道
17
计算机控制技术
第三章 输入输出接口与过程通道
11
计算机控制技术
高等院校自动化新编系列教材
第三章 输入输出接口与过程通道
12
计算机控制技术
高等院校自动化新编系列教材
b. 同步传送 许多字符组成一个数据块，块前设同步字符， 以一个CRC字符结束。字符间不允许空隙，空闲时 发同步字符。收发器时钟频率严格保持一致，发端 将时钟与数据一起发送到接收端，硬件电路较异步 复杂。 CRC字符 循环冗余校验字符。 同步字符 特殊8位二进制码，接收器收到 同步字符，一幀即开始。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
14
8255A的工作方式
工作方式0
8255作为打印机接口，工作于方式0
打印机正在处理一个字符时，打印机忙信号BUSY=1，否则， BUSY=0。向打印机送数前，应先查询打印机状态，当BUSY=0时， 可以向打印机送数。
10K x 8 +5V
数
据
74LS244
总
线
G1 G2
CS
RD
8位三态缓冲器74LS244，由G1和G2控制选通。
❖电阻的作用？
4
一、并行接口概述
并行接口设计实例——发光二极管输出接口电路
+5V 300 x 8
数 据 总 线
CS WR
74LS373 LE OE
8位三态锁存器74LS373，由LE控制锁存，OE控制选通
例1：设 A、B、C数据口地址分别位60H、 61H、62H、 控制口端口地址 63H。A口方式0，输出、B口方式0，输 入，C口高4位输出，C口低4位输入
MOV AL，10000011B OUT 63H，AL
例2： PC7置1，PC3置0
MOV DX，63H
MOV AL，0000,1111B；PC7置1
9
8255A的控制字
8255A可通过指令在控制端口中设置控制字来决定它的工作方 式。其控制字可分为两类：
方式选择控制字
它可使8255A的3个数据端口工作在不同的工作方式。 方式选择控制字总是将3个数据端口分为两组来决定工作方 式，即端口A和端口C的高4位为1组，端口B和端口C的低4 位为1组。 端口C按位置0/置1控制字 它可使端口C中的任何一位进行置位或复位。
这两类控制字通过控制端口的最高位即D7位为0或1来区别。
方式选择控制字的最高位为1，而端口C置1/置0的控制字最高
位为0。
10
8255A的控制字 方式选择控制字
11
8255A的控制字 端口C按位置0/置1控制字
注意：C口控制字虽然是对端口C操作，但应写入到控制口地址，而不 是写入到C数据口
12
8255A的控制字
一、并行接口概述
并行通信就是把一个字符的各数位用几条数据线同时进行 传输。 与串行通信相比，并行通信的信息传输速度快，但并行通 信比串行通信所用电缆多，随着距离的增加，电缆的开销 会成为突出的问题。 所以，并行通信总是用在数据传输率要求较高，而传输距 离较短的场合。
1
一、并行接口概述
并行接口就是实现并行通信的接口电路，并行接口在多根 数据线上，以字节/字为单位与I/O设备交换数据。
2
一、并行接口概述
数据输入准备好
CPU
数据总线
读出信号 写入信号
复位 准备好 中断请求
地址 地址 译码
控制寄存器 输入缓冲寄存器
数据输入回答 输
数据输入
入 设
备
输出缓冲寄存器
状态寄存器
片选
A0 A1
数据输出 输 出
数据输出回答 设 备
数据输出准备好
并行接口连接外设的示意图
3
一、并行接口概述
并行接口设计实例——开关状态输入接口电路
OUT DX，AL
MOV AL，0000,0110B；PC3置0
OUT DX，AL
13
8255A的工作方式
1. 工作方式0：基本型输入/输出方式 A口、B口、上C口、下C口都可以独立设置作为输入
或输出使用。 适合用于无条件或程序查询方式I/O传送。
2. 工作方式1：选通型(应答型)输入/输出方式 A口、B口可以分别作为数据口工作在方式1。 需要使用C口中特定的引脚作为选通和应答使用。 适合用于中断式传送和程序查询方式I/O传送。
当 STB 有效（负脉冲）时，把数据线的数据送入打印机内。
15
工作方式0
8255作为打印机接口，工作于方式0
MOV AL，81H OUT 0D3H，AL MOV AL，0DH OUT 0D3H, AL LPST： IN AL，0D2H AND AL，04D
JNZ LPST
MOV AL, CL
OUT 0D0H, AL MOV AL, 0CH
WR RESET
PB7~PB3
D0~D7
PA4~PA7
40PIN、DIP封装，芯片体积较大
8
8255A的内部结构和外部引脚
8255A内部有3个数据端口和1个控制端口，共4个端口， 由端口选择 信号A1~A0选择：
A1
A0
0
0
0
1
1
0
1
1
选中端口 A口 B口 C口
控制口
在PC机中，8255A的四个端口地址为60H~63H
设A、B、C口和控制口的端口地址为0D0H~0D3H
16
8255A的工作方式
工作方式1ຫໍສະໝຸດ 方式1、输出(以A口为例)D7~D0
PA7~PA0
外设响应信号 表示外设已经接收到数据
5
二、可编程并行接口芯片8255A
8255A 是一种可编程的外部接口芯片，可通过软件来设置芯片的工作方式，用 8255A连接外部设备时，通常不需要附加外部电路，给使用带来很大的方便。 IBM PC就是采用8255A与键盘、扬声器等其他外设进行接口。 在目前的主板中，功能已经集成在芯片组中，但使用和编程与8255A完全一 致。
6
8255A的内部结构和外部引脚
7
8255A的内部结构和外部引脚
RD CS
GND A1 A0
PB0~PB2 PC0~PC3
PC7~PC4
PA0~PA3
20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1
8255A
21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40
OUT 0D3H, AL INC AL
OUT 0D3H, AL ┆
；A口输出，上C口输出，下C口输入
；PC6置1，0DH=0000,1101
；读PC口 ； 打印机忙否（PC2 =BUSY=？） ；PC2=1，打印机忙，等待
；CL中的字符送PA口
；置PC6=0，即STB=0；00001100=0CH
；置PC6=1，即STB=1，00001101=0DH
并行接口可以只作为输出接口，也可以只作为输入接口， 还可以把它设计成既作为输入接口又作为输出接口。
计算机内部数据是并行传送的，不需要固定格式(协议)，因 此并行接口电路相对简单。相比之下，串行接口电路由于 要进行串并行转换因而比较复杂。
可以采用两类芯片设计并行接口电路：
•普通的锁存器、缓冲器
•可编程并行接口芯片，如8255