序列信号发生器设计电路
天津大学通信系统集成电路设计实验二
课程名称：通信系统集成电路设计实验名称：PN9序列与计数器的实现姓名：学号：班级：日期：XXXX年XX月XX日实验二PN9序列与计数器的实现一、实验目的1、了解伪随机序列的应用和产生原理、方法。
2、掌握在FPGA上利用线性反馈移位寄存器实现伪随机码发生器的方法。
3、通过波形仿真验证此实现方法的正确性和伪随机序列的周期性。
4、学会使用VHDL的结构化描述风格设计9~0的计数器。
二、实验环境1、Quartus II 9.1 (32-Bit)2、ModelSim-Altera 6.5a (Quartus II 9.1)3、Win2000操作系统三、实验要求1、PN9(a)利用VHDL语言编程实现伪随机码发生器的设计，在FPGA 内利用线性反馈移位寄存器结构实现伪随机码的产生；(b)将仿真结果dataout.txt文件中的数据导入matlab，统计伪随机序列的周期。
2、计数器采用VHDL结构化描述风格，编程实现9~0的十进制减法计数器。
四、实验内容1、PN9伪随机信号并非随机生成的信号，而是通过相对复杂的一定算法得出的有规律可循的变化信号，具有良好的随机性和接近于白噪声的相关函数，并且有预先的可确定性和可重复性。
这些特性使得伪随机序列得到了广泛的应用，常用于跳频通讯和加密通讯。
伪随机序列虽然不是真正的随机序列，但是当伪随机序列周期足够长时，它便具有随机序列的良好统计特性。
一个n级线性移位寄存器可以用n次多项式来表征，称以此式为特征多项式。
一般情况下，由n级移位寄存器组成的线性反馈电路所产生的序列周期不会超过2n-1。
下图为由n级具有线性反馈逻辑移存器所组成的码序列发生器的框图。
其中反馈系数C k的取值决定了反馈逻辑。
反馈逻辑可由特征多项式f(x)表示：f(x)=c0+c1x+c2x2+c3x3+……+c n x n，其中，n为移存器级数。
m序列：最长线性反馈移存器序列，是最常见和常用的一种伪随机序列，由具有线性反馈的移位寄存器产生的周期最长的序列。
时序逻辑电路练习题及答案
第五章时序逻辑电路练习题及答案［］分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。
图［解］驱动方程：丿广心=2, 状态方程：Q；J00" +型0 =型㊉G：厶=©=©, er = +Q-Q"=0 ㊉er ；、=Q、QJ 电Q；Q：l人=G0，K输出方程：Y = Q^由状态方程可得状态转换表，如表所示；由状态转换表可得状态转换图，如图所示。
电路可以自启动。
表[]试分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。
A为输入逻辑变量。
>C1il1D|y >ci p-1CP1Q2 图[解] _驱动方程：D] = AQ2, D2 = AQ.Q 2状态方程：ft"1 = , 0广=4議=4（0；'+0"）由状态方程可得状态转换表，如表所示；由状态转换表町得状态转换图，如图所示。
电路的逻辑功能是:判断A是否连续输入四个和四个以上“1” 信号，是则Y=l,否则Y=0。
Q2Q1 A/Y 佗0Y0 0 00 10 0 0 1 1 00 0 1 0 1 100 1 10 011 0 0 1 11 1 1 1 1 00 1 1 00 10 1 0 10 00[] 试分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，检查电路能否自启动。
r-0Q1 TF1^=>C1 IK O->C11KCP ［解］J严殛3, K严1；J2=Q lt K严玆;=巫・g ；er1 = ae2+me2;丿3 = Q1Q29位=Q2 Qr=Q.QA^QAY= O2O3电路的状态转换图如图所示，电路能够自启动。
Q3Q2Q1 /Y表[] 分析图给岀的时序电路，画岀电路的状态转换图，检查电路能否自启动，说明电 路实现的功能。
A 为输入变量。
4-20ma信号发生器电路图111
4-20ma信号发生器电路图发布: 2011-8-19 | 作者: —— | 来源:zhouhaiyuang| 查看: 718次| 用户关注：下面是[4-20ma信号发生器电路图]的电路图4-20ma信号发生器电路制作要求：以精度0.5级为例,二线制4～20mA模拟恒环路信号发生器执行标准：GB/T13850－1998；(1)基准要稳,４mA是对应的输入零位基准，基准不稳，谈何精度线性度，冷开机３分锺内４mA的零位漂移变化不超过4.000mA0.5%以内;(即3.98-4.02mA),负载250Ω上的压降为0.995-1.005V，国外IC心片多用昂贵的能隙基准，温漂系数每度变化10ppm；(2)内电路总计消耗电流<4下面是[4-20ma信号发生器电路图]的电路图4-20ma信号发生器电路制作要求：以精度0.5级为例,二线制4～20mA模拟恒环路信号发生器执行标准：GB/T13850－1998；(1)基准要稳,４mA是对应的输入零位基准，基准不稳，谈何精度线性度，冷开机３分锺内４mA的零位漂移变化不超过4.000mA0.5%以内;(即3.98-4.02mA),负载250Ω上的压降为0.995-1.005V，国外IC心片多用昂贵的能隙基准，温漂系数每度变化10ppm；(2)内电路总计消耗电流<4mA,加整定后等于4.000mA,而且有源整流滤波放大恒流电路不因原边输入变化而消耗电流也随之变化，国外IC心片采用恒流供电；(3)当工作电压24.000V时,满量程20.000mA时,满量程20.000mA的读数不会因负载0-700Ω变化而变化;变化不超过20.000mA0.5%以内；(4)当满量程20.000mA时,负载250Ω时,满量程20.000mA的读数不会因工作电压15.000V-30.000V变化而变化;变化不超过20.000mA0.5%以内；(5)当原边过载时，输出电流不超过25.000mA+10%以内，否则PLC/DCS内供变送器用的24V工作电源和A/D输入箝位电路因功耗过大而损坏，另外变送器内的射随输出亦因功耗过大而损坏，无A/D输入箝位电路的更遭殃；(6)当工作电压24V接反时不得损坏变送器,必须有极性保护；(7)当两线之间因感应雷及感应浪涌电压超过24V时要箝位,不得损坏变送器；一般在两线之间并联1-2只TVS瞬态保护二极管 1.5KE可抑制每20秒间隔一次的20毫秒脉宽的正反脉冲的冲击,瞬态承受冲击功率1.5KW-3KW；(8)产品标示的线性度0.5％是绝对误差还是相对误差,可以按以下方法来辨别方可一目了然:符合下述指标是真的线性度0.5％.原边输入为零时输出４mＡ正负0.5%(3.98-4.02mA),负载250Ω上的压降为0.995-1.005V原边输入10％时输出5.6mＡ正负0.5%(5.572-5.628mA)负载250欧姆上的压降为1.393-1.407V原边输入25％时输出8mＡ正负0.5%(7.96-8.04mA)负载250Ω上的压降为1.990-2.010V原边输入50％时输出12mＡ正负0.5%(11.94-12.06mA)负载250Ω上的压降为2.985-3.015V原边输入75％时输出16mＡ正负0.5%(15.92-16.08mA)负载250Ω上的压降为3.980-4.020V原边输入100％时输出20mＡ正负0.5%(19.90-20.10mA)负载250Ω上的压降为4.975-5.025V(9)原边输入过载时必须限流:原边输入过载大于125%时输出过流限制25mＡ+10%(25.00-27.50mA)负载250Ω上的压降为6.250-6.875V；(10)感应浪涌电压超过24V时有无箝位的辨别:在两线输出端口并一个交流50V指针式表头,用交流30-35V接两根线去瞬间碰一下两线输出端口,看有无箝位,箝位多少伏可一目了然啦；(11)有无极性保护的辨别:用指针式万用表Ω乘10K档正反测量两线输出端口,总有一次Ω阻值无限大,就有极性保护；(12)有无极输出电流长时间短路保护：原边输入100％时或过载大于125%-200%时，将负载250Ω短路，测量短路保护限制是否在25mＡ+10%；(13)工业级别和民用商用级别的辨别:工业级别工作温度范围是-25度到＋７０度，温漂系数是每度变化１００ppm,即温度每度变化１度,精度变化为万分之一；民用商用级别工作温度范围是０度（或-10度）到＋７０度（或+50度）,温漂系数是每度变化25０ppm,即温度每度变化１度,精度变化为万分之二点五。
移位寄存器序列信号发生器
2021/2/2
转下页
15
Q3Q2Q1Q0 F=1
1011
用移位寄存器实现序列信号发生器续
F=0
F=1
F=0
F=1
F=1
0111 1110 1101 1010 0101
步骤二：上面状态图存在移位特性，根据其移位特性求其反馈函数； Q3为串出；Q0为串入；反馈函数的输出即次态的串入
F
Q1Q0 00
Q3Q2
串行输入 CP
F（Q0，Q1， Q2，Q3）
D Q Q0 D Q Q1 D Q Q2
>CLK QN
>CLK QN
>CLK QN
D Q Q3 >CLK QN
串行输出
2021/2/2
9
用反馈移位寄存器实现环行计数器
ex4：用’194实现3位环行计数器 首先看环行计数器的状态机，是不是具有移位特性
Q2Q1Q0
最小风险设计，要对未用状态进行讨论；讨论的原则为，在不改变移位 特性的基础上，对位用状态的次态进行讨论
Q2Q1FQ=10 000
F=1 001
两个未用状态
F=1
F=1
101的次态应为01d；其中01
011
101
由移位特性所决定；d为反馈
函数所决定；选择d为1，这
F=1
样101次态为011
100
110
（最小成本设计） 步骤一：通过移位特性构建状态图（要求状态图中不能出现重复状态）；
如果选则两位： 10
01 11 11 10 …… 有重复状态，舍弃
如果选则三位： 101 011 111 110 101 010 有重复状态，舍弃
如果选则四位： 1011
东南大学数字电路实验考试——序列信号发生器(答案)
序列信号发生器
一、设计一个双序列信号发生器，同时输出的两个序列分别如下：
Y1：110101 (高位先出)
Y2：010110 (高位先出)
要求：
1. 简单写出设计过程，画出原理图（30分），有合理设计过程，且原理图正
确得30分，若使能端电平接错或者不接,扣5分.
2. 根据设计搭试电路（15分）
3. 静态验证结果并用双踪示波器观察并分别输入时钟和Y1、Y2输出的波
形。
（由老师检查，只能够正确实现模6计数器给15分，完全实现25分）（25分）
4. 在答卷上绘出输入时钟和Y1、Y2输出的波形。
（波形应注意相位对齐，
并至少画满一个周期，方波的边沿一定要画出）（10分）
相位对齐6分（每个波形3分），至少画满一个周期3分，方波边沿画出1分。
二、简答：
函数发生器的V oltage Out端口输出的方波能否作为TTL电路的输入信号，为什么？（20分）
答：直接输出不能，因为V oltage Out端口输出的方波是一个交流信号，其VH 和VL等于（1/2）VPP。
若想作为TTL电路的输入信号，则其VPP至少要为6V以上，否则不能满足TTL电平的要求；或者，若是VPP大于3V，则叠加上（1/2）VPP的直流电平后就可以作为TTL电路的输入信号了。
数电期末模拟题及答案——2022年整理
0 1 A =1 A=1 A=0 A=0 《数字电子技术》模拟题一一、单项选择题（2×10分）1．下列等式成立的是（ ）A 、 A ⊕1=AB 、 A ⊙0=AC 、A+AB=AD 、A+AB=B2．函数F=(A+B+C+D)(A+B+C+D)(A+C+D)的标准与或表达式是（ ）A 、F=∑m(1,3,4,7,12)B 、F=∑m(0,4,7,12)C 、F=∑m(0,4,7,5,6,8,9,10,12,13,14,15)D 、F=∑m(1,2,3,5,6,8,9,10,11,13,14,15)3．属于时序逻辑电路的是（ ）。
A 、寄存器B 、ROMC 、加法器D 、编码器4．同步时序电路和异步时序电路比较，其差异在于后者（ ）A 、没有触发器B 、没有统一的时钟脉冲控制C 、没有稳定状态D 、输出只与内部状态有关，与输入无关5．将容量为256×4的RAM 扩展成1K ×8的RAM ，需（ ）片256×4的RAM 。
A 、 16B 、2C 、4D 、86．在下图所示电路中，能完成01=+n Q 逻辑功能的电路有（ ）。
A 、B 、C 、D 、7．函数F=A C+AB+B C ，无冒险的组合为（ ）。
A 、 B=C=1B 、 A=0，B=0C 、 A=1，C=0D 、 B=C=O8．存储器RAM 在运行时具有（ ）。
A 、读功能B 、写功能C 、读/写功能D 、 无读/写功能9．触发器的状态转换图如下，则它是：（ ）A 、T 触发器B 、RS 触发器C 、JK 触发器D 、D 触发器 10．将三角波变换为矩形波，需选用（ ）A 、多谐振荡器B 、施密特触发器C 、双稳态触发器D 、单稳态触发器二、判断题（1×10分）（ ）1、在二进制与十六进制的转换中，有下列关系：（1001110111110001）B =（9DF1）H（ ）2、8421码和8421BCD 码都是四位二进制代码。
数电习题及答案
数电习题及答案(总32页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--一、时序逻辑电路与组合逻辑电路不同，其电路由组合逻辑电路和存储电路（触发器）两部分组成。
二、描述同步时序电路有三组方程，分别是驱动方程、状态方程和输出方程。
三、时序逻辑电路根据触发器的动作特点不同可分为同步时序逻辑电路和异步时序逻辑电路两大类。
四、试分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。
解：驱动方程：001101J KJ K Q====状态方程：100111010nnQ QQ Q Q Q Q++==+输出方程：10Y Q Q=状态图：功能：同步三进制计数器五、试用触发器和门电路设计一个同步五进制计数器。
解：采用3个D触发器，用状态000到100构成五进制计数器。
（1）状态转换图（2）状态真值表（3）求状态方程（4）驱动方程（5）逻辑图（略）[题] 分析图所示的时序电路的逻辑功能，写出电路驱动方程、状态转移方程和输出方程，画出状态转换图，并说明时序电路是否具有自启动性。
解：触发器的驱动方程2001021010211J Q K J Q J QQ K Q K ====⎧⎧⎧⎨⎨⎨==⎩⎩⎩ 触发器的状态方程120011010112210n n n Q Q Q Q Q Q Q Q Q Q Q Q +++==+=⎧⎪⎪⎨⎪⎪⎩输出方程 2Y Q = 状态转换图如图所示所以该电路的功能是：能自启动的五进制加法计数器。
[题] 试分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。
解：驱动方程输出方程 状态方程状态转换图如图 所示功能：所以该电路是一个可控的3进制计数器。
[题] 分析图时序电路的功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。
基于QuartusⅡ顺序脉冲发生器与序列信号产生、检测器的仿真设计
基于QuartusⅡ顺序脉冲发生器与序列信号产生、检测器的仿真设计2011级通信工程一班刘志鹏一、实验目的1、进一步熟悉QuartusⅡ的使用方法2、加深对用QuartusⅡ进行仿真的认识3、通过仿真和对比之前实验中用实际芯片组成的功能电路，认识QuartusⅡ的优点和实用性二、实验原理、过程与结果1、顺序脉冲发生器（1）功能电路图（2）设计思路、原理利用三个JK触发器（74109）实现异步八进制循环计数，利用其三个输出端作3-8译码器（74138）的输入端，实现随着CLK信号，译码器经过反向器输出为并行的顺序脉冲输出。
由于在之前实际电路中已经做过相关具体的分析，故在此不做赘述。
（3）实现结果设置输入波形为CLK信号，使用QuartusⅡ进行波形的仿真，仿真结果如下图所示：（4）结果分析从仿真波形中可以看出，随着CLK信号上升沿的出现，y1-y7不断的进行脉冲信号的更迭。
并且对比之前做过的顺序脉冲发生器的实际电路，不难发现实验结果相同。
2、序列信号发生器与检测器（1）功能电路图（2）设计原理、思路a.序列信号发生器部分使用2-5-10计数器（7490）实现5进制置零计数，然后将计数输出送入8选1数据选择器（74151）的地址输入端。
这样就会实现D0~D4的循环输出。
之后将“D0D1D2D3D4”接成“10110”，则在数据选择器输出端Y上输出“10110”的序列信号。
由于在之前实际电路中已经做过相关具体的分析，故在此不做赘述。
B.序列信号检测器部分使用两个D触发器(74175)实现对输入的存储，当触发器0D和1D分别存储“1”、“1”，后，输入端再输入一个信号“0”时，输出高电平。
（3）实现结果设置输入波形为CLK信号，使用QuartusⅡ进行波形的仿真，仿真结果如下图所示：（5）结果分析从仿真波形中可以看出，随着CLK信号上升沿的出现，数据选择器的输出为10110，而且当数据选择器的输出出现110后，序列信号检测器的输出为高电平。