数字信号处理和DSP系统课件 第5章 DM642的外部存储器EMIFA接口 2014.4
合集下载
数字信号处理课件ppt
| rws (k ) |2
2 w
1 dz 1 C Sss ( z) H opt ( z)S xs ( z ) z 2πj
通过前面的分析, 因果维纳滤波器设计的一般方法可以按 下面的步骤进行：
(1) 根据观测信号x(n)的功率谱求出它所对应的信号模型的
传输函数，即采用谱分解的方法得到B(z)。 S xs ( z) (2) 求 B( z 1 ) 的Z反变换，取其因果部分再做Z变换，即 S xs ( z ) 舍掉单位圆外的极点，得 B( z 1 ) (3) 积分曲线取单位圆，应用（2.3.38）式和（2.3.39）式，计 算Hopt(z), E［|e(n)|2］min。
1 ˆ' rxx (m) N
N |m|1
n 0
x ( n ) x ( n m)
平稳随机序列通过线性系统：
y (n)
k
h( k ) x ( n k )
k
m y E[ y (n )]
h(k ) E[ x(n k )]
k
ryy (m)
m0
k=0, 1, 2, …
利用白化x(n)的方法求解维纳-霍夫方程:
x(n)=s(n)+υ (n)
H(z) (a)
ˆ y ( n) s ( n)
x(
x(n)
1 B( z )
w(n)
G(z) (b)
ˆ y ( n) s ( n)
x(
图2.3.5 利用白化x(n)的方法求解维纳-霍夫方程
D (m)
2 x
rxx (m)
2 x (m)
数字信号处理 教案PPT课件
10
2、单位阶跃序列u(n)
u(n) 10
n0 n0
11
(n)与u(n)的关系？
(n)u(n)u(n1)
n
u(n)(m) 或u(n)(nk)
m
k0
12
3． 矩形序列RN(n)
1 0nN1 RN(n)0 其它 n
13
矩形序列与单位阶跃列 序的关系：
R N (n)u(n)u(nN ) 矩形序列与单位序列的 关系：
3
数字信号处理的应用
通信 语音 图像、图形 医疗 军事 ……
4
第1章 时域离散信号和时域离散系统
掌握常见时域离散信号的表示及运算。 掌握时域离散系统的线性、时不变性、因
果性及稳定性的含义及判别方法。 掌握采样定理。
5
1.1 引 言
信号的定义： 载有信息的，随时间变化的物理量或
绪论
数字信号处理的对象是数字信号. 数字信号处理是采用数值计算的方法完成
对信号的处理.1整Fra bibliotek概述概况一
点击此处输入相关文本内容 点击此处输入相关文本内容
概况二
点击此处输入相关文本内容 点击此处输入相关文本内容
概况三
点击此处输入相关文本内容 点击此处输入相关文本内容
2
数字信号处理的特点
灵活性 高精度和高稳定性 便于大规模集成 可以实现模拟系统无法实现的诸多功能
刻的序列值逐项对应相加和相乘。
19
20
2． 移位
移位序列x(n－n0) ，当n0>0时, 称为x(n)的
延时序列；当n0<0时，称为x(n)的超前序列。 例3 已知x(n)波形，画出x(n-2)及x(n+2)波形图。
21
2、单位阶跃序列u(n)
u(n) 10
n0 n0
11
(n)与u(n)的关系？
(n)u(n)u(n1)
n
u(n)(m) 或u(n)(nk)
m
k0
12
3． 矩形序列RN(n)
1 0nN1 RN(n)0 其它 n
13
矩形序列与单位阶跃列 序的关系：
R N (n)u(n)u(nN ) 矩形序列与单位序列的 关系：
3
数字信号处理的应用
通信 语音 图像、图形 医疗 军事 ……
4
第1章 时域离散信号和时域离散系统
掌握常见时域离散信号的表示及运算。 掌握时域离散系统的线性、时不变性、因
果性及稳定性的含义及判别方法。 掌握采样定理。
5
1.1 引 言
信号的定义： 载有信息的，随时间变化的物理量或
绪论
数字信号处理的对象是数字信号. 数字信号处理是采用数值计算的方法完成
对信号的处理.1整Fra bibliotek概述概况一
点击此处输入相关文本内容 点击此处输入相关文本内容
概况二
点击此处输入相关文本内容 点击此处输入相关文本内容
概况三
点击此处输入相关文本内容 点击此处输入相关文本内容
2
数字信号处理的特点
灵活性 高精度和高稳定性 便于大规模集成 可以实现模拟系统无法实现的诸多功能
刻的序列值逐项对应相加和相乘。
19
20
2． 移位
移位序列x(n－n0) ，当n0>0时, 称为x(n)的
延时序列；当n0<0时，称为x(n)的超前序列。 例3 已知x(n)波形，画出x(n-2)及x(n+2)波形图。
21
《数字信号处理》课件
特点
数字信号处理具有精度高、稳定性好、灵活性大、易于实现和可重复性好等优 点。它克服了模拟信号处理系统中的一些限制，如噪声、漂移和温度变化等。
数字信号处理的重要性
数字信号处理是现代通信、雷达、声 呐、语音、图像、控制、生物医学工 程等领域中不可或缺的关键技术之一 。
随着数字技术的不断发展，数字信号 处理的应用范围越来越广泛，已经成 为现代信息处理技术的重要支柱之一 。
04 数字信号变换技术
CHAPTER
离散余弦变换
总结词
离散余弦变换（DCT）是一种将离散信号变换到余弦函数基 的线性变换。
详细描述
DCT被广泛应用于图像和视频压缩标准，如JPEG和MPEG， 因为它能够有效地去除信号中的冗余，从而减小数据量。 DCT通过将信号分解为一系列余弦函数的和来工作，这些余 弦函数具有不同的大小和频率。
雷达信号处理
雷达目标检测
利用数字信号处理技术对雷达回 波数据进行处理和分析，实现雷 达目标检测和跟踪。
雷达测距和测速
通过数字信号处理技术，对雷达 回波数据进行处理和分析，实现 雷达测距和测速。
雷达干扰抑制
利用数字信号处理技术对雷达接 收到的干扰信号进行抑制和滤除 ，提高雷达的抗干扰能力。
谢谢
THANKS
《数字信号处理经典》ppt课 件
目录
CONTENTS
• 数字信号处理概述 • 数字信号处理基础知识 • 数字滤波器设计 • 数字信号变换技术 • 数字信号处理的应用实例
01 数字信号处理概述
CHAPTER
定义与特点
定义
数字信号处理（Digital Signal Processing，简称DSP）是一门涉及信号的获 取、表示、变换、分析和综合的理论和技术。它以数字计算为基础，利用数字 计算机或其他数字硬件来实现信号处理的方法。
数字信号处理具有精度高、稳定性好、灵活性大、易于实现和可重复性好等优 点。它克服了模拟信号处理系统中的一些限制，如噪声、漂移和温度变化等。
数字信号处理的重要性
数字信号处理是现代通信、雷达、声 呐、语音、图像、控制、生物医学工 程等领域中不可或缺的关键技术之一 。
随着数字技术的不断发展，数字信号 处理的应用范围越来越广泛，已经成 为现代信息处理技术的重要支柱之一 。
04 数字信号变换技术
CHAPTER
离散余弦变换
总结词
离散余弦变换（DCT）是一种将离散信号变换到余弦函数基 的线性变换。
详细描述
DCT被广泛应用于图像和视频压缩标准，如JPEG和MPEG， 因为它能够有效地去除信号中的冗余，从而减小数据量。 DCT通过将信号分解为一系列余弦函数的和来工作，这些余 弦函数具有不同的大小和频率。
雷达信号处理
雷达目标检测
利用数字信号处理技术对雷达回 波数据进行处理和分析，实现雷 达目标检测和跟踪。
雷达测距和测速
通过数字信号处理技术，对雷达 回波数据进行处理和分析，实现 雷达测距和测速。
雷达干扰抑制
利用数字信号处理技术对雷达接 收到的干扰信号进行抑制和滤除 ，提高雷达的抗干扰能力。
谢谢
THANKS
《数字信号处理经典》ppt课 件
目录
CONTENTS
• 数字信号处理概述 • 数字信号处理基础知识 • 数字滤波器设计 • 数字信号变换技术 • 数字信号处理的应用实例
01 数字信号处理概述
CHAPTER
定义与特点
定义
数字信号处理（Digital Signal Processing，简称DSP）是一门涉及信号的获 取、表示、变换、分析和综合的理论和技术。它以数字计算为基础，利用数字 计算机或其他数字硬件来实现信号处理的方法。
数字信号处理基础-ppt课件信号分析与处理
3.a digital signal is said to lie in the time domain, its spectrum,which describes in frequency content,lies in the frequency domain.
4.filtering modified the spectrum of a signal by eliminating one or more frequency elements from it.
5.digital signal processing has many applications, including speech recognition,music and voice synthesis,image processing,cellular phones,modems,and audio and video compression.
2020/4/13
返回
第2章 模数转换和数模转换
2.1 简单的DSP系统(A Simple DSP System) 2.2 采样(Sampling) 2.3 量化(Quantization) 2.4 模数转换(Analog-to-Digital Conversion) 2.5 数模转换(Digital-to-Analog Conversion) 小结 (Chapter Summary)
2020/4/13
1.5 语音、音乐、图像及其他 1.5 SPEECH,MUSIC,IMAGES,AND MORE
DSP在许多领域都有惊人的应用，并且应用的数量与日俱增。
1）利用数字语音信号(speech signals)中的信息可以识别连续语 音中的大量词汇。
2）DSP在音乐和其他声音处理方面有着重要的作用。
4.filtering modified the spectrum of a signal by eliminating one or more frequency elements from it.
5.digital signal processing has many applications, including speech recognition,music and voice synthesis,image processing,cellular phones,modems,and audio and video compression.
2020/4/13
返回
第2章 模数转换和数模转换
2.1 简单的DSP系统(A Simple DSP System) 2.2 采样(Sampling) 2.3 量化(Quantization) 2.4 模数转换(Analog-to-Digital Conversion) 2.5 数模转换(Digital-to-Analog Conversion) 小结 (Chapter Summary)
2020/4/13
1.5 语音、音乐、图像及其他 1.5 SPEECH,MUSIC,IMAGES,AND MORE
DSP在许多领域都有惊人的应用，并且应用的数量与日俱增。
1）利用数字语音信号(speech signals)中的信息可以识别连续语 音中的大量词汇。
2）DSP在音乐和其他声音处理方面有着重要的作用。
数字信号处理和DSP系统课件 第5章 DM642的外部存储器EMIFA接口 2014.4
AEA[20:19]引脚的电平状态用于设置EMIFA接口的同步时 钟的来源，它们对应AECLKIN_SEL[1:0]字段。 AEA[20:19]逻辑组合的含义如下:
DSP启动控制引脚
在DM642上电复位阶段，AEA[22: 21]引脚的电平状态还 用于设置DM642的启动方式，这些引脚应接上拉或下拉 电阻。 AEA[22: 21] 辑组合的含义如：
全局控制寄存器：GBLCTL，是EMFA接口很重 要的一个寄存器，它的长度为32位，包含了 EMIFA接口多个信号引脚的使能控制位，该寄存器 包含的字段如下。
4.2 EMIFA寄存器:CECTLx
CE空间控制寄存器CECTL0、CECTL1、CECTL2 和CECTL3也是EMIFA接口很重要的寄存器，这4 个寄存器对CEO、CEI、CEZ和CE3空间进行配置 设置，MYTYPEx （是 CECTLx[7:4] )是空间控制 寄存器cECTLx中很重要的字段，用于设置的数据 宽度和接口类型。该字段取泣代表的含义如下:
4.2 EMIFA寄存器:CECTLx
4.2 EMIFA寄存器:CECTLx
4.3 EMIFA寄存器:CESECx
CE空间次级控制寄存器包括4个寄存器CESECO、 CESECI、CESECZ和CESEC3。 SNCCLKx(CESECx[6].)是EMIFA接口同步时钟选 择控制位，SNCCLKx位的取位代表的含义如下:
空间管理引脚
1. 空间片选引脚(输出/高阻) 这些引脚为：
存储器空间划分为CE3、CE2、CE1和 CE0共 4个资空间，每个子空间的大小 为256MB，
空间管理引脚
2.EMIF低位地址译码和字节使能控制引脚(输 出/高阻)
DM642的地址线从AEA3开始，低位地址单元无 法直接访问，这些引脚信号允当低位地址译码 信号。
DSP启动控制引脚
在DM642上电复位阶段，AEA[22: 21]引脚的电平状态还 用于设置DM642的启动方式，这些引脚应接上拉或下拉 电阻。 AEA[22: 21] 辑组合的含义如：
全局控制寄存器：GBLCTL，是EMFA接口很重 要的一个寄存器，它的长度为32位，包含了 EMIFA接口多个信号引脚的使能控制位，该寄存器 包含的字段如下。
4.2 EMIFA寄存器:CECTLx
CE空间控制寄存器CECTL0、CECTL1、CECTL2 和CECTL3也是EMIFA接口很重要的寄存器，这4 个寄存器对CEO、CEI、CEZ和CE3空间进行配置 设置，MYTYPEx （是 CECTLx[7:4] )是空间控制 寄存器cECTLx中很重要的字段，用于设置的数据 宽度和接口类型。该字段取泣代表的含义如下:
4.2 EMIFA寄存器:CECTLx
4.2 EMIFA寄存器:CECTLx
4.3 EMIFA寄存器:CESECx
CE空间次级控制寄存器包括4个寄存器CESECO、 CESECI、CESECZ和CESEC3。 SNCCLKx(CESECx[6].)是EMIFA接口同步时钟选 择控制位，SNCCLKx位的取位代表的含义如下:
空间管理引脚
1. 空间片选引脚(输出/高阻) 这些引脚为：
存储器空间划分为CE3、CE2、CE1和 CE0共 4个资空间，每个子空间的大小 为256MB，
空间管理引脚
2.EMIF低位地址译码和字节使能控制引脚(输 出/高阻)
DM642的地址线从AEA3开始，低位地址单元无 法直接访问，这些引脚信号允当低位地址译码 信号。
第5章 数字信号处理算法的DSP实现 《DSP原理及实践应用》电子课件
第五章 数字信号处理算法的DSP实现
④运行应用程序，观察波形 将上述的三个文件添加到工程项目中，之后对工程项目 中的文件进行编译，汇编，链接，生成可以在目标系统 中运行的可执行的输出文件FIR.out。选择View->Graph>Time/Frequency命令，在打开的图形参数设置对话框中 设置参数，就可显示出高通滤波器的频谱响应，输入序 列，输出序列。 按图5-3所示进行图形参数对话框中的参数设置，生成的 高通滤波器的频谱响应如图5-4所示。
第五章 数字信号处理算法的DSP实现
5.1 数字滤波器的实现
• 数字滤波是DSP最基本的应用，它是图像处理，模式识别 ，语音处理，频谱分析等应用的基本处理算法。本节主要 介绍最常用的数字滤波器----FIR(有限冲激响应滤波器)的编 程实现方法。
第五章 数字信号处理算法的DSP实现
• 5.1.1 FIR滤波器的基本结构 图5-1是FIR滤波器的结构图，它的差分方程表达式为：
/
f s )]
sin[2n ( fc1 2n
/
f
s
)] ]
第五章 数字信号处理算法的DSP实现
• 【例5-2】 在CCS开发平台中用C语言实现FIR高通滤波器， 其阶数为30，截止频率为10Hz。构造一个输入信号，它由 频率4Hz和12Hz两个正弦信号叠加而成，设采样频率为 fs=50Hz。用设计的高通滤波器对输入序列进行滤波。
N 1
y(n) bi x(n i)
0
式中，x(n)为输入序列，y(n)为输出序列， bi 为滤波器系数，N
为滤波器的阶数。
第五章 数字信号处理算法的DSP实现
x(n)
x(n-1)
z-1
z-1
工学数字信号处理和DSP系统PPT教案
2021/6/14
第13页/共45页
13
Home Theater
2021/6/14
第14页/共45页
14
DVD(Digital Video Disc)
2021/6/14
第15页/共45页
15
SET-TOP-BOX
2021/6/14
第16页/共45页
16
Watchman
2021/6/14
第17页/共45页
2021/6/14
第33页/共45页
33
第1章数字信号处理和DSP系 统
1.4.3 存储器
DSP片内集成一定数量的存储器，并且可以通过外部总线进行存储器扩展。选 择DSP时，要根据具体应用对存储空间大小及对外部总线的要求来选择。
DSP的内部存储器通常包括Flash存储器、RAM存储器等。 Flash存储器通常用来存储程序及重要的数据，Flash是一种非易失存储器，当系 统掉电后还能够保留所存储的信息，缺点是读/写速度较慢，向Flash存储器写入数据 的过程比较烦琐。
哈佛结构
2021/6/14
第25页/共45页
25
流水线
流水线结构将指令的执行分解为取指、译 码、取操作数和执行等几个阶段 TMS320C54xx DSP 采用6级流水线 TMS320C6xxx DSP 采用8级流水线 TMS320C55xx DSP的流水线分为
指令流水线 执行流水线
2021/6/14
第26页/共45页
26
硬件乘法累加单元 零开销循环
指循环计数、条件转移等 循环机制由专门硬件控 制，而处理器不用花费任 何时间
特殊的寻址方式
DSP支持循环寻址和位 倒序寻址
高效的特殊指令
数字信号处理 DSP接口与总线
5.3 直接存储器访问模块（DMA）
5.3.3 地址指针和传送控制
每个DMA通道包含了源地址（SRC_ADDR）和目的地址（DST_ADDR ）的映射地址指针。在每次传送的开始时，映射（shadow）寄存器 中的地址指针会拷贝到相应的当前工作（active）寄存器中。在帧 循环（burst loop）中，在每个字传送完毕后，源地址和目的地址 的BURST_STEP寄存器中的值会加到当前工作的SRC/DST_ADDR上（即 做加法），用以修改当前工作的地址指针；在传送循环（transfer loop）中，每一帧传送完毕后，有两种方法修改当前工作的地址指 针：第一种方法（默认）是将SRC/DST_TRANSFER_STEP寄存器的值 加到相应的地址指针上（即做加法）；第二中方法是一种被称作为 “打包”（wraping）的过程，该方法中，一个数据打包的地址装 载到当前工作的地址指针中（即赋值）。当一个打包过程发生后， 相应的SRC/DST_TRANSFER_STEP寄存器内容将被忽略。
4. 流水线时序和吞吐量
DMA包含了4级流水线操作。当DMA配置成使用McBSPs作为其数据源时，在传送 数据过程中，读DRR寄存器会使DMA总线暂停一个时钟周期。
除了流水线操作外，还有以下性能会影响DMA的整体吞吐量： ➢ 在每个数据帧（burst）传输的开始会附加一个时钟周期的延迟； ➢ 当从通道1高优先级中断返回时会附加一个时钟周期的延迟； ➢ 32位的传输速度是16位传输速度的两倍（32位字和16位字的传输时间相等）； ➢ 和CPU发生冲突时会产生附加的延迟。
例如，从ADC中传送128个16位字至RAM，通道可以配置成传输8个16字的数据 帧。便得到传送需要：8帧x[（4时钟周期/字x16字/帧）+1]=520时钟周期；若通 道配置成传送32位字，则传送将需要：8帧x [（4时钟周期/字x8字/帧）+1]=264 时钟周期。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
空间管理引脚
3.外设数据传输控制引脚 （输出/高阻) 该引脚信号允许DM642和外设直接交换数
据。
EMIFA存储器控制引脚
EMIFA存储器控制引脚
EMIFA存储器控制引脚
EMIFA存储器控制引脚
第一脚为外部存储器提供时钟信号、读写控制信号、输出 使能控制信号等。EMIFA同步时钟源包括3种:AECLKIN引 脚时钟信号、主频时钟1/4和主频时钟1/6。 EMIFA 时钟游 由AEA[20，19]引脚的状态决定。AECLKIN是时钟输入引 脚，最高输入时钟频率133MHz；
AEA[20:19]引脚的电平状态用于设置EMIFA接口的同步时 钟的来源，它们对应AECLKIN_SEL[1:0]字段。 AEA[20:19]逻辑组合的642上电复位阶段，AEA[22: 21]引脚的电平状态还 用于设置DM642的启动方式，这些引脚应接上拉或下拉 电阻。 AEA[22: 21] 辑组合的含义如：
EMIFA接口
核心CPU
1.SDRAM存储器的扩展
SDRAM,同步动态随机存取存储器。TMS320DM642外 部存储空间经常使用的一类存储器，该类存储器的数据 存取速度快，容量大。DM642与SDRAM存储器芯片的 连接关系如图
HY57V283220
1.SDRAM存储器的BANK
BANK:存储阵列，称为逻辑存储阵列， L-BANK. 目前普遍的芯片含有都是4个L-BANK 。
1.SDRAM存储器的扩展
SDRAM正规表示方式：(以下是16M字节的一个芯片) 1,048,576-WORDS×4BANKS×32BitS：4M×32BitS 2,097,152-WORDS×4BANKS×16BitS：8M×16BitS 4,194,304-WORDS×4BANKS×8BitS：16M×8BitS 8,388,608-WORDS×4BANKS×4BitS：32M×4BitS
AECLKOUT1和AECLKOUT2是时钟输出引脚，为外部存 储器提供同步时钟，AECLKOUT1和AECLKOUT2引脚输出 的时钟频率有所不同， AECLKOUT1 输出的时钟频率等于时 钟源的频率，AECL KOUT2引脚输出的时钟频率可编程，可 为时钟源频率的1分频、2分频或4分频。
EMIFA存储器控制引脚
芯片表示方法 下面的图是32M×4BitS
1.SDRAM存储器的扩展
SDRAM,同步
BA0、BA1 是L-BANK 地址线
1.SDRAM存储器的扩展
首先确定行（与片选、BANK定址选择同步），使选中 的某行激活；再确定列，
1.SDRAM存储器的扩展
SDRAM,同步
1.SDRAM存储器的扩展
行有效时序图： 从图中可以看出，在CS#、L-Bank定址的同时，RAS（Row Address Strobe，行地址选通脉冲）也处于有效状态。此 时An地址线则发送具体的行地址。如图中是A0-A11，共有 12个地址线，由于是二进制表示法，所以共有4096个行 （2的12次幂=4096），A0-A11的不同数值就确定了具体 的行地址。由于行有效的同时也是相应L-Bank有效，所以 行有效也可称为L-Bank有效。
UART接口
异步应用 情况3
FPGA 异步存 储器接 口
同步应用情况2
FPGA 同步存 储器接 口
EMIFA接口
核心CPU
DSP数据总线引脚
TMS320DM642的数据总线为64位，共64个引脚(三态引脚，输入 /输出/高阻)，数据总线与DM642芯片引脚的映射关系如下。
DSP数据总线引脚
空间管理引脚
1. 空间片选引脚(输出/高阻) 这些引脚为：
存储器空间划分为CE3、CE2、CE1和 CE0共 4个资空间，每个子空间的大小 为256MB，
空间管理引脚
2.EMIF低位地址译码和字节使能控制引脚(输 出/高阻)
DM642的地址线从AEA3开始，低位地址单元无 法直接访问，这些引脚信号允当低位地址译码 信号。
EMIFA接口引脚
TMS32ODM642通过EMIFA接口访问外部存 储器空间和I/O空间，外扩的存储器可以是 RAM，也可以是SDRAM、SBSRAM、ZBT SRAM、FIFO和FLASH等。EMlFA接除数据 总线和地址总线外，还包括3种类型的功能引 脚:空间管理引脚、 EMlFA总线状态指示引脚 和EMlFA存储器控制引脚。
第5章 DM642的外部存储器 EMIFA接口
TDS642EVM 开发板地址空间影射
EMIFA接口
TMS32ODM642的数据空间划分为4个存储空间CE0CE3，每个存储空间的大小为256MB，这4个空间的地 址分配如下。
同步应用情况1
异步应用情况 1
FLASH
存储器 接口
异步应用情况2
1.SDRAM存储器的扩展
列读写： 行地址确定之后，就要对列地址进行寻址了。但是，
地址线仍然是行地址所用的A0-A11（本例）。没错，在 SDRAM中，行地址与列地址线是共用的。不过，读/写的 命令是怎么发出的呢？其实没有一个信号是发送读或写 的明确命令的，而是通过芯片的可写状态的控制来达到 读/写的目的。显然WE#信号就是一个关键。WE#无效时， 当然就是读取命令。
DSP地址总线引脚
TMS320DM642 的地址总线引脚(输出/高阻)共20个，片 引脚的地址总线从AEA3开始，关系如下:
EMIFA接口
DM642通过EMIFA接口扩展外部存储器时.使用CE0CE3信号作为空间片选信号。可以把外扩的存储器映射 在不同空间中，空间片选信号低电平有效。 EMIFA数据总线宽度为64位。 同时，接口的数据宽度 也支持8位、16位和32位的数据。
1.SDRAM存储器的扩展
列地址：
1.SDRAM存储器的扩展
列寻址信号与读写命令是同时发出的。虽然地址线与行 寻址共用，但CAS（Column Address Strobe，列地址选 通脉冲）信号则可以区分开行与列寻址的不同，配合A0A9，A11（本例）来确定具体的列地址。
读写操作示意图，读取命令与列地址一块发出（当WE# 为低电平是即为写命令） 然而，在发送列读写命令时必须要与行有效命令有一个 间隔，这个间隔被定义为tRCD，即RAS to CAS Delay（RAS至CAS延迟），大家也可以理解为行选通周 期，这应该是根据芯片存储阵列电子元件响应时间（从 一种状态到另一种状态变化的过程）所制定的延迟。 tRCD是SDRAM的一个重要时序参数，可以通过主板BIOS 经过北桥芯片进行调整，但不能超过厂商的预定范围。