数据选择器数据分配器
第十八讲 数据选择器与分配器
组合逻辑电路
CC14539 数据选择器 1 真值表
输 入 输出 1ST A1 A0 1D3 1D2 1D1 1D0 1Y 使能端低电平有效 1 ×× × × × × 0 0 0 0 × × × 0 0 1D0 0 0 0 × × × 1 1 1ST = 1 时，禁止数据 选择器工作，输出 1Y = 0。 0 0 1 × × 0 × 0 1D 0 0 1 × × 1 ×1 1 0 1 0 × 0 × ×0 1D2 1ST = 0 时，数据选择 0 1 0 × 1 × ×1 器工作。输出哪一路数据 0 1 1 0 × × ×0 1D 由地址码 A1 A0 决定。 0 1 1 1 × × ×1 3
一路输入
D
Y0 Y Y11= D Y2 Y3
多路输出
地址码输入
A1 0
A0 1
EXIT
组合逻辑电路
二、数据选择器的逻辑功能及其使用
1.
8 选 1 数据选择器 CT74LS151
Y ST Y 互补输出端 8 路数据输入端
使能端，低 电平有效
地址信号 输入端
ST A2 CT74LS151 A1 A0 D0D1 D2 D3 D4 D5 D6 D7
0 1 Y = A2A1A0D0 + A20 1A0D1 + A Y = A2A1A0D0 + A2A1A0D1 + 1 0 A2A1A0D2+ A20 1A0D3+ A A2A1A0D2+ A2A1A0D3+ 0 A2A1A0D4+ A20 1A0D5+ A A2A1A0D4+ A2A1A0D5+ 0 A2A1A0D6+ A20 1A0D7 A A2A1A0D6+ A2A1A0D7
8数据选择器和数据分配器
数字电路-08数据选择器和数据分配器应用实验一． 实验目的1. 了解变量译码器和数据选择器的逻辑功能和具体应用。
2. 熟悉中规模组合逻辑器件功能的测试和设计方法。
二． 实验原理（1）变量译码器变量译码器有n 个输入，2n个输出，每个输出唯一地对应一组输入构成的二进制 码，当且仅当输入组合为该码时，输出呈有效电平。
中规模TTL 集成译码器有74LS139（双2输入、4输出）、74LS138（3输入、8输出）和74LS154（4输入、16输出），输出均为低电平有效，并具有低电平有效的使能控制端S —-。
变量译码器除在数字系统中起二进制译码作用外，还可实现组合逻辑函数、数据分配等功能。
74LS139的引脚图如图8-1（a ）所示，片上有两个独立的2线-4线译码器，各 输出逻辑表达式为：Y ——0 =01A A S ⋅⋅、Y ——1 = 01A A S ⋅⋅、Y ——2 =01A A S ⋅⋅、Y ——3 = 01A A S ⋅⋅显然，当使能S —-为有效电平“0”时，如果译码器A 1，A 0输入的是逻辑函数的输入变量A ，B ，则Y ——i 代表了A ，B 构成的最小项m i 的反函数（最大项）。
所以，2线-4线通用译码器可附加与非门（与门）实现用标准与-或（标准或-与）表达式表示的二变量组合逻辑函数。
同理，n 线-2n 线通用译码器可实现n 变量的组合逻辑函数。
如果把译码器的使能端S 作为数据输入端，则可实现数据分配功能。
被分配的串行数字信号D i 从S 输入，当A 1，A 0为不同的二进制码时，D i 信号被分配到译码器对应的输出端Y ——i 。
比如A1A0为“11”时， D i 信号被分配到Y ——3，此时Y ——0～Y ——2输出均为高电平。
（a ） （b ） （c ）图8-1 器件引脚排列（2）数据选择器数据选择器有n 位控制信号，2n 个数据输入。
每组控制码能够选择唯一的一个数据输出，类似由控制码切换的多选一开关。
数据选择器与数据分配器的设计与仿真
数据选择器与数据分配器的设计与仿真数据选择器与数据分配器的设计与仿真摘要：基于量⼦元胞⾃动机的双稳态特性和数字电路，本⽂探讨了4位数据选择器和4位数据分配器的设计⽅法，并利⽤QCADesigner仿真验证了其电路设计的正确性，对以后8位、16位或更⾼位的数据选择器与数据分配器具有⼀定的借鉴意义。
关键词：量⼦元胞⾃动机、数据选择器和数据分配器、QCADesigner仿真1、引⾔有研究认为，当电⼦器件的尺⼨达到70 nm 时, 由于功率耗散和相互连接等问题使得基于传统CMOS 技术的器件尺⼨的进⼀步减⼩变得不太可能[1]，这就需要发展⼀种不同于传统CMOS 的器件技术来使电⼦器件能继续朝纳⽶级⽅向发展。
近年来，有些学者提出量⼦元胞⾃动机(Quantum Cellular Automaton，QCA)的结构，它通过电⼦在量⼦元胞⾃动机上占据的位置来携带⼆进制信息⽽不是通过传统的电流开关来表⽰⼆进制信息。
量⼦细胞⾃动机的结构, 在⽤分⼦实现时, 其特征尺⼨仅为⼏纳⽶，具有低功耗、⾼集成度和⽆引线集成等优点, 将是新⼀代的电⼦元件之⼀。
然⽽，基于QCA实现数字逻辑系统，均需要展开⼤量的研究⼯作。
作为基于QCA数字逻辑系统的基础，需要有完整的逻辑单元库。
迄今，虽然有⼈提出了各种加法器[2-4]、乘法器[5]和其他电路[6]的设计，但是，数据选择器和数据分配器的设计还缺乏研究。
本⽂结合QCA和数字电路相关知识和化简思想的设计了数据分配器和数据选择器，并利⽤QCADesigner仿真验证了其电路设计的正确性。
此外，此电路设计中采⽤基本QCA器件组合和相同逻辑功能电路合并的思想，具有较强的普适性，对以后的电路设计也有⼀定的借鉴意义。
2、量⼦元胞⾃动机的基本元素QCA是由基本的逻辑器件组成的，这些基本量⼦器件主要有含有两个静电⼦的标准元胞和旋转元胞，每个元胞通过内部电⼦所处的位置定义它的极性，元胞之间极性的传递或改变是依靠两元胞间电⼦的库仑作⽤和元胞内电⼦的隧穿作⽤，每个元胞中的电⼦被⾼度极化，电⼦云密度沿元胞两个垂直的对⾓分布中的⼀个⽅向分布，⼀个元胞的极化能引起临近元胞的极化，从⽽实现数据的传递。
数据选择器与数据分配器
L ABC ABC AB
图4-32 例4-8的逻辑电路图
1.3 数据分配器
数据 输入端
数 据
输
出
端
选择端
图4-33 数据分配器示意图
1.3 数据分配器
D
数据 分配器
Y0 Y1
Y2
Y3
A1 A0
表4-17 1路-4路数据分配器真值表
1
0
D7
inst MULTIPLEXER
GN
D7
D6
D5
D4
D3
WN
D2
Y
D1
D0
C
B
A
ቤተ መጻሕፍቲ ባይዱ74151
(a) 8选1数据选择器74LS151
inst MULTIPLEXER
2C3
2C2
2C1
2C0
2GN
1C3
2Y
1C2
1Y
1C1
1C0
1GN
B
A
74153
(b) 双4选1选择器74LS153
出
W
1
D0 D1 D2 D3 D4 D5 D6 D7
数字电子技术
数据选择器与数据分配器
1.1 数据选择器
数
据
数据输出端
输
入
端
选择端 图4-27 2n选一数据选择器示意图
1.1 数据选择器
D0
四选一
D1
数据
Y
D2
选择器
D3
A1 A0
图4-28 四选一数据选择器逻辑符号
表4-15 四选一数据选择器真值表
数据选择器和分配器
四选一选择器构成八选一选择器
集成数据选择器
集成双4选1数据选择器74LS153
VCC 2S A0 2D3 2D2 2D1 2D0 2Y
16 15 14 13 12 11 10 9 74LS153
12345678
1S A1 1D3 1D2 1D1 1D0 1Y GND
一般将卡诺图的变量数称为该图维数。如果把某些变量也作为卡诺图 小方格内的值，则会减小图的维数，这种图称为降维图。
当函数输入变量的数目大于数据选择器的地址端的数目，只有将函数 卡诺图的维数降到与选择器卡诺图的维数相同，两个卡诺图的才能一一 对应。也就是说，对于函数输入变量多于选择器地址端的电路设计，必 须先对函数的卡诺图进行维图。
×××× 1
D0
000
0
D1 0 0 1
0
D2
010
0
D3
011
0
D4
100
0
D5 1 0 1
0
D6
11
0
0
D7
111
0
输出
YY
0
1
D0 D0
D1
D1
D2 D2
D3 D3
D4 D4
D5 D5
D6 D7
D6 D7
VCC D4 D5 D6 D7 A0 A1 A2
16 15 14 13 12 11 10 9 74LS151
D1 D D3 D
D5 D D7 1
由此可绘制出电路图。
此图可以看出，当逻辑变量数大于数据 选择器地址变量数时，由降维图绘制电 路需要增加部分门器件。
图（b）还可以继续降维得到图（C）。 用四选一数据选择器和部分门电路即可 实现逻辑函数的组合逻辑电路。
数据选择器和数据分配器
集成数据选择器的规格、品种较多，因此，重要的是要能够看懂真值表，理 解其逻辑功能。
集成数据选择器的芯片种类很多，常用的有2选1，如CT54157、CT54158；4 选1，如CT54LS153、CT54LS353；8选1，如CT74151、CT74LS251。16选1，如 CT54150等。CT74LS251的引脚排列如图（a）所示，逻辑符号如图（b）所示。
（a）引脚排列
（b）逻辑符号
CT74LS251的引脚排列和逻辑符号
如果现有的集成数据选择器通道不够，则可利用多片级联来进行扩展。例如， 用一片CT74LS251（8选1数据选择器）做低位芯片，用另一片CT74LS251做高位芯 片，要使16个通道的数据选1输出，必须有四个地址输入端A、B、C、D，将A端与 高位芯片的 相连，并经过非门与低位芯片的 相连，如下图所示。
3）根据最小项表达式将数据输入端做如下赋值：
D0 D1 D3 D5 D6 D7 1
画出函数的逻辑图，如下图所示。
D2 D4 0
例7.5的逻辑图
本例函数Y m(0,1,3,5,6,7,) 也可以用4选1芯片来实现，如CT74153，
逻辑图如下图所示。选择 、 作为地址输入，即用两变量 、 组成最小项，用第 3个变量作为数据输入，即可实现该函数。
用74LS251实现16选1数据选择器
当A=1时，低位芯片工作，高位芯片处于禁止状态。根据 的地址输入信 号，输出低八路数据 中的一路。
当 时，高位芯片工作，低位芯片处于禁止状态。根据 的地址输入信号， 输出高八路数据 中的一路。
该电路具有16选1数据选择器的功能。
用数据选择器可以实现组合逻辑函数，其方法如下。 1）将给定的函数转化为最小表达式。 2）以最小项因子做数据选择器的输入地址。 3）将函数式中已存在的最小项mi相对应的数据输入端Di赋值为1，将函数 式中不存在的最小项相对应的数据输入端赋值为0。
实验四_数据选择器和数据分配器
实验四_数据选择器和数据分配器实验四数据选择器和数据分配器⼀、实验⽬的1. 掌握数据选择器和数据分配器的⼯作原理和特点；2. 熟悉数据选择器、数据分配器的管脚排列和逻辑功能；3. 熟悉数据选择器、分配器的扩展⽅法。
⼆、预习要求1. 复习有关数据选择器和数据分配器的章节；2. 按实验内容的要求，做好实验预习报告，画好实验线路图和记录表格。
三、实验设备与器件1. TDN-DS 数字逻辑电路/数字系统设计教学实验系统。
2. 74LS151和74LS138各⼀⽚。
3. 数字万⽤表，连接导线若⼲。
四、实验的原理数据选择器⼜叫多路开关，其基本功能相当于多位开关，其集成电路有“四选⼀”、“⼋选⼀”、“⼗六选⼀”等多种类型。
我们以“⼋选⼀”数据选择器74LS151为例进⾏实验论证。
数据选择器的应⽤很⼴，它可实现任何形式的逻辑函数、将并⾏码变成串⾏码和组成数码⽐较器等。
例如在计算机数字控制装置和数字通信系统中，往往要求将并⾏形式的数据转换成串⾏的形式。
若⽤数据选择器就能很容易完成这种转换。
只要将欲变换的并⾏码送到数据选择器的信号输⼊端，使组件的控制信号按⼀定的编码（如⼆进制码）顺序依次变化，则可在输出端获得串⾏码输出，如图1所⽰。
CB ASQ 0Q 1Q 2并⾏数据输⼊选通D 7D 6D 5D 4D 3D 2D 1D 0串⾏数据输出Y⼆进制计数器数据选择器图4-1 变并⾏码为串⾏码的⽰意图数据分配器实际上其逻辑功能与数据选择器相反，它的功能是使数据由⼀个输⼊端向多个输出端中的某⼀个进⾏传送，它的电路结构类似于译码器，所不同的是多了⼀个输⼊端。
若数据分配器的输⼊端恒为1，它就成了译码器。
实际上，我们可以⽤译码器集成电路充当数据分配器。
例如，⽤2-4线译码器充当四路数据分配器，3-8线译码器充当⼋路数据分配器。
具体是将译码器的译码输出充当数据分配器输出，⽽将译码器的使能输⼊充当数据分配器的数据输⼊。
数据选择器和分配器组合起来，可实现多路分配，即在⼀条信号线上传输多路信号，图4-2即为多路信号的⽰意图。
CH34数据选择器和分配器
S1
0 1
0 1
1/2 74LS139
0 1 A2 A1 A0 0∼7
0 1
74LS139 双 2 线 - 4 线译码器
S A4 A3 1 1 1 0 1 0 1 0
3. 4. 2 数据分配器 一、1 路- 4 路数据分配器
数据 输入
第三章 组合逻辑电路 数据输出
D
1 路-4 路 数据分配器 A1 0 1 0 1 D 0 0 0 A0 0 D 0 0 0 0 D 0 0 0 0 D
二、集成数据选择器 集成双4 集成双4选1数据选择器74LS153 数据选择器74LS153
第三章 组合逻辑电路
Y = D0 A A0 + D A A0 + D2 A A0 +D3 A A0 1 1 1 1 1
第三章 组合逻辑电路
例
将四选一数据选择器扩为八选一数据选择器。 将四选一数据选择器扩为八选一数据选择器。
Y0 Y1 Y2 Y3
= D⋅ A1 A0 ⋅ = D⋅ A1 A ⋅ 0 = D⋅ A A0 ⋅ 1 = D⋅ A A ⋅ 1 0
函 数 式 Y1 Y2
&
选择控制
Y0
&
Y3
&
真 值 表
A A Y0 Y1 Y2 Y3 1 0
0 0 1 1 D
&
1
1
逻辑图
A1
A1
第三章 组合逻辑电路
用74LS138组成八路分配器 组成八路分配器
第三章 组合逻辑电路
(2) 不 用 使 能 端 进 行 扩 展。
第三章 组合逻辑电路
四片 8 选 1（74151） （ ）
32 选 1 数据选择器
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
D A1 A0 Y0 Y1 Y2 Y3
D
D D D
0
0 1 1
0
1 0 1
D
0 0 0
0
D 0 0
0
0 D 0
0
0 0 D
本章小结
1．组合逻辑电路的特点是：电路任一时刻的
输出状态只决定于该时刻的输入信号组合，而与电 路的原状态无关。组合电路就是由门电路组合而成， 电路中没有记忆单元，没有反馈通路。
一、4选1数据选择器设计
• （一）逻辑抽象
• 1、输入、输出信号分析 • 输入信号：4路数据，用D0， D1，D2，D3表示。 • 输出信号：用Y表示，它可以是 4路数据中的任意一路，究竟是 哪一路，要由控制信号A1，A0 决定。
2、控制信号约定： 令A1A0=00时，Y=D0 A1A0=01时，Y=D1 A1A0=10时，Y=D2 A1A0=11时，Y=D3
• （二）应用举例
例：画出用数据选择器实现函数F=AB+BC+AC的连线图. 解：1.选择数据选择器 n=k-1=3-1=2,选：4选1数据选择器 74LS153。 • 2.写标准与或式 • F=AB+BC+AC=ABC+ABC’+A’BC+AB’C • 4选1数据选择器 Y=A1’A0’D0+A1’A0D1+A1A0’D2+A1A0D3 • 3.选择器输入变量的表达式
个输出端的其中任何一个进行输出的电路，也叫多路分配 器，功能和数据选择器相反。（发牌）
• 一、1路-4路数据分配器：
• （一）逻辑抽象：
– 输入信号：1路输入数据，用D表示； 2个输入控制信号，A0，A1表示； – 输出信号：4个数据输出端， 用Y0，Y1，Y2，Y3表示。
– 选择控制信号A1，A0状态约定
2. 组合逻辑电路的分析步骤为：写出各输出
端的逻辑表达式→化简和变换逻辑表达式→列出真值 表→确定功能。
3. 组合逻辑电路的设计步骤为：根据设计要求列
出真值表→写出逻辑表达式(或填写卡诺图) →逻辑化简 和变换→画出逻辑图。
4.具有特定功能、常用的一些组合逻辑电路：
如编码器，译码器，比较器，全加器，数据选择器等，介 绍了它们的逻辑功能，集成芯片及集成电路的扩展和应用。 其中，编码器和译码器功能相反，都设有使能控制端，便 于多片连接扩展;数值比较器用来比较数的大小；加法器 用来实现算术运算；数据选择器是从多个信号中选择一个 输出等。
D0 D0
D1 D1
D2 D2 D3 D3 D4 D4 D5 D5 D6 D6
MUX
G
0
7
6 5
4 3
2
1
2
0 7 0 EN
0 0 0 0
D7 D6 D5 D4 D3 D2 D1 D0
A2 A1 A0 S
D7 D7
三、数据选择器的扩展
例：将两片74LS151连接成一个十六选一的数据选择器。
解：十六选一的数据选择器的地址输入端有四位，最高位 A3的输入可 以由两片八选一数据选择器的使能端接非门来实现，低三位地址输入 端由两片74LS151的地址输入端相连而成，连接图如下图所示。当A3 ＝0时，由下图可知，低位片74LS151工作，A3A2A1A0选择数据D0~D7 输出；A3＝1时，高位片工作，选择D8~D15进行输出。
两者相等的条件是A1 B，A 0 C，D0 0，D1 A，D 2 A，D3 1
c.
两者相等的条件是A1 A，A 0 C，D0 0，D1 B，D2 B，D3 1
• 4.画连线图 • 按降C排列
数据分配器
• 数据分配器：能够将一个输入数据，根据需要传送到m
• 四、用数据选择器实现组合逻辑函数 表达式 • （一）基本原理和步骤 4选1的数据选择器输出信号
1 0 0 1 0 1 1 0 原理： 3 mi Di 1.数据选择器输出信号逻辑 i 0 表达式的一般形式；(如右) m选1数据选择器的表达式 2.数据选择器输出信号逻辑 m -1 n Y m D , m 2 i i 表达式的主要特点： i 0 a.具有标准与或表达式的形式； b.提供了地址变量的全部最小项； c.一般情况下，Di可以当成一个变量处理（取值为原变 量、反变量、0或1）； d.受选通（使能）信号 S 控制，当 S 0 时有效， S 1 时，Y=0。 3.组合逻辑函数的标准表达式：最小项之和的标准式。
二、集成数据选择器(MUX)
• 这里以74LS151(八选一)为例：
• 74LS151有3个地址输入端A2、A1、 A0；可选择D7~D0一共8个数据源； 具有两个互补输出端Y， Y ；1个选通 控制端 S （低电平有效）。
Y Y
输
入
输 出 Y Y 0 1
S A2 A1 A0
1 × × × 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1
3、真值表 输入 输出 A1 A0 Y 0 0 D0 0 1 D1 1 0 D2 1 1 D3
• （二）逻辑表达式
F A1 A0 D0 A1 A0 D1 A1 A0 D2 A1 A0 D3
（三）逻辑图
A1，A0也叫地址码或地址 控制信号。 随着A1，A0取值不同，与或门 中被打开的与门随之改变。
a.函数按A，B，C顺序排列 b.函数按B，C ， A顺序排列 c.函数按A， C ， B顺序排列
a.
F A ' BC AB ' C ABC ' ABC Y A1 ' A0 ' D0 A1 ' A0 D1 A1 A0 ' D2 A1 A0 D3
两者相等的条件是A1 A，A0 B，D0 0，D1 C，D2 C，D3 1
• 数据选择器类似于一个单刀多பைடு நூலகம்开关，例如：
•作用：通过开关K置于不同位置，
S0~S3，而将不同路的数据D0~D3传送 出去，D0~D3为数据输入端，S0~S3为 选择（地址）输入端，
•输出：F=S0D0+S1D1+S2D2+S3D3
如果假定： S0 A1 A0 S1 A1 A0 S2 A1 A 0 S3 A1 A0 则F A1 A0 D0 A1 A0 D1 A1 A 0 D2 A1 A0 D3 其中A1 , A 0为地址输入端
Y A A D A A D A A D 2 A1 A0 D 3
基本步骤
• 1.确定应选用的数据选择器：根据n=k-1选择型号，n是选择 器地址码的位数，k是函数变量个数。 • 2.写逻辑表达式：标准与或式 和 选择器输出信号的表达式。 • 3.求数据选择器输入变量的表达式。 • 4.画连线图。
b.
F A ' BC AB ' C ABC ' ABC B'C'0 B'CA BC'A BC(A' A) Y A1 ' A0 ' D0 A1 ' A0 D1 A1 A0 ' D2 A1 A0 D3
F A ' BC AB ' C ABC ' ABC A ' C '0 A ' CB AC ' B AC ( B ' B) Y A1 ' A0 ' D0 A1 ' A0 D1 A1 A0 ' D2 A1 A0 D3
• • • • 当A1A0=00时，选中输出端Y0 当A1A0=01时，选中输出端Y1 当A1A0=10时，选中输出端Y2 当A1A0=11时，选中输出端Y3
–逻辑表达式及逻辑图
Y 0 A1 A0 D Y 1 A1 A0 D Y 2 A1 A0 D Y 3 A1 A0 D
– 真值表如下：