数据分配器
第十八讲 数据选择器与分配器
组合逻辑电路
CC14539 数据选择器 1 真值表
输 入 输出 1ST A1 A0 1D3 1D2 1D1 1D0 1Y 使能端低电平有效 1 ×× × × × × 0 0 0 0 × × × 0 0 1D0 0 0 0 × × × 1 1 1ST = 1 时，禁止数据 选择器工作，输出 1Y = 0。 0 0 1 × × 0 × 0 1D 0 0 1 × × 1 ×1 1 0 1 0 × 0 × ×0 1D2 1ST = 0 时，数据选择 0 1 0 × 1 × ×1 器工作。输出哪一路数据 0 1 1 0 × × ×0 1D 由地址码 A1 A0 决定。 0 1 1 1 × × ×1 3
一路输入
D
Y0 Y Y11= D Y2 Y3
多路输出
地址码输入
A1 0
A0 1
EXIT
组合逻辑电路
二、数据选择器的逻辑功能及其使用
1.
8 选 1 数据选择器 CT74LS151
Y ST Y 互补输出端 8 路数据输入端
使能端，低 电平有效
地址信号 输入端
ST A2 CT74LS151 A1 A0 D0D1 D2 D3 D4 D5 D6 D7
0 1 Y = A2A1A0D0 + A20 1A0D1 + A Y = A2A1A0D0 + A2A1A0D1 + 1 0 A2A1A0D2+ A20 1A0D3+ A A2A1A0D2+ A2A1A0D3+ 0 A2A1A0D4+ A20 1A0D5+ A A2A1A0D4+ A2A1A0D5+ 0 A2A1A0D6+ A20 1A0D7 A A2A1A0D6+ A2A1A0D7
8数据选择器和数据分配器
数字电路-08数据选择器和数据分配器应用实验一． 实验目的1. 了解变量译码器和数据选择器的逻辑功能和具体应用。
2. 熟悉中规模组合逻辑器件功能的测试和设计方法。
二． 实验原理（1）变量译码器变量译码器有n 个输入，2n个输出，每个输出唯一地对应一组输入构成的二进制 码，当且仅当输入组合为该码时，输出呈有效电平。
中规模TTL 集成译码器有74LS139（双2输入、4输出）、74LS138（3输入、8输出）和74LS154（4输入、16输出），输出均为低电平有效，并具有低电平有效的使能控制端S —-。
变量译码器除在数字系统中起二进制译码作用外，还可实现组合逻辑函数、数据分配等功能。
74LS139的引脚图如图8-1（a ）所示，片上有两个独立的2线-4线译码器，各 输出逻辑表达式为：Y ——0 =01A A S ⋅⋅、Y ——1 = 01A A S ⋅⋅、Y ——2 =01A A S ⋅⋅、Y ——3 = 01A A S ⋅⋅显然，当使能S —-为有效电平“0”时，如果译码器A 1，A 0输入的是逻辑函数的输入变量A ，B ，则Y ——i 代表了A ，B 构成的最小项m i 的反函数（最大项）。
所以，2线-4线通用译码器可附加与非门（与门）实现用标准与-或（标准或-与）表达式表示的二变量组合逻辑函数。
同理，n 线-2n 线通用译码器可实现n 变量的组合逻辑函数。
如果把译码器的使能端S 作为数据输入端，则可实现数据分配功能。
被分配的串行数字信号D i 从S 输入，当A 1，A 0为不同的二进制码时，D i 信号被分配到译码器对应的输出端Y ——i 。
比如A1A0为“11”时， D i 信号被分配到Y ——3，此时Y ——0～Y ——2输出均为高电平。
（a ） （b ） （c ）图8-1 器件引脚排列（2）数据选择器数据选择器有n 位控制信号，2n 个数据输入。
每组控制码能够选择唯一的一个数据输出，类似由控制码切换的多选一开关。
数据选择器与数据分配器
L ABC ABC AB
图4-32 例4-8的逻辑电路图
1.3 数据分配器
数据 输入端
数 据
输
出
端
选择端
图4-33 数据分配器示意图
1.3 数据分配器
D
数据 分配器
Y0 Y1
Y2
Y3
A1 A0
表4-17 1路-4路数据分配器真值表
1
0
D7
inst MULTIPLEXER
GN
D7
D6
D5
D4
D3
WN
D2
Y
D1
D0
C
B
A
ቤተ መጻሕፍቲ ባይዱ74151
(a) 8选1数据选择器74LS151
inst MULTIPLEXER
2C3
2C2
2C1
2C0
2GN
1C3
2Y
1C2
1Y
1C1
1C0
1GN
B
A
74153
(b) 双4选1选择器74LS153
出
W
1
D0 D1 D2 D3 D4 D5 D6 D7
数字电子技术
数据选择器与数据分配器
1.1 数据选择器
数
据
数据输出端
输
入
端
选择端 图4-27 2n选一数据选择器示意图
1.1 数据选择器
D0
四选一
D1
数据
Y
D2
选择器
D3
A1 A0
图4-28 四选一数据选择器逻辑符号
表4-15 四选一数据选择器真值表
数据分配器
数据分配器说明1系统简介ZQLS-DXFP-01和ZQLS-DXFP-02数据分配器通过和中庆联机系统或脱机系统配合完成灯屏的控制。
ZQLS-DXPF-01数据分配器用于长距离数据传输，与中庆差分接收板进行连接。
ZQLS-DXFP-02数据分配器用于短距离数据传输。
具有显示性能优异、应用结构灵活、体积小、重量轻、安装维护简便等多种特点。
可广泛应用于各种不同类型的LED灯饰亮化应用中。
2功能特点2.1结构方式灵活2.1.1ZQLS-DXFP-01和灯条之间采用隔离差分传输方式，最大传输距离100米。
2.1.2ZQLS-DXFP-02和灯条之间采用TTL电平传输方式，最大传输距离10米。
2.1.3数据分配器之间支持垂直级联和水平级联对灯屏进行扩展。
2.1.4每个扫描控制器最大控制象素点数8192点，每条灯条最大点数1024点。
2.1.5数据分配器自动识别单线单点或单线多点，无需另行设置。
2.1.6标准程序支持行控左入，每端口1024像素点方式，可通过异形处理控制任意不规则灯屏。
2.2高分辨率控制2.2.1单块数据分配器最大控制1024x8像素点2.2.2和联机系统配合最大可控制1280x1024像素点，超大屏可用多套联机一起控制2.2.3和脱机系统配合最大可控制256x256像素点2.3显示性能优异2.3.1最大256级灰度，4096级明暗对比度。
2.3.2灰度曲线可调3端口说明3.1数据分配器前面板8个RJ45输出口3.1.1每输出控制1024像素点3.1.2每输出口RJ45线序为：3.2数据分配器后面板有4个RJ45出口3.2.1VLINK为垂直级连输出口，可在垂直方向通过和其他数据分配器级连对屏进行扩展。
3.2.2HLINK为水平级连输出口，可在水平方向通过和其他数据分配器级连对屏进行扩展。
3.2.3INPUT为数据输入口。
4数据分配器BIN生成软件说明（2291 EEPROM BIN 0.1）4.1软件界面4.2软件填写说明4.2.1时钟设定4.2.1.1内部时钟，控制芯片采用的是内部时钟4.2.1.2外部时钟，选中外部时钟，点击设定，则在下面对话框填写实际使用晶振频率4.2.1.3传输分频:可选择10到30之间的任意整数值，该数值是指以芯片外部晶振频率为基准，设定数据传输速率。
数据选择器和数据分配器
集成数据选择器的规格、品种较多，因此，重要的是要能够看懂真值表，理 解其逻辑功能。
集成数据选择器的芯片种类很多，常用的有2选1，如CT54157、CT54158；4 选1，如CT54LS153、CT54LS353；8选1，如CT74151、CT74LS251。16选1，如 CT54150等。CT74LS251的引脚排列如图（a）所示，逻辑符号如图（b）所示。
（a）引脚排列
（b）逻辑符号
CT74LS251的引脚排列和逻辑符号
如果现有的集成数据选择器通道不够，则可利用多片级联来进行扩展。例如， 用一片CT74LS251（8选1数据选择器）做低位芯片，用另一片CT74LS251做高位芯 片，要使16个通道的数据选1输出，必须有四个地址输入端A、B、C、D，将A端与 高位芯片的 相连，并经过非门与低位芯片的 相连，如下图所示。
3）根据最小项表达式将数据输入端做如下赋值：
D0 D1 D3 D5 D6 D7 1
画出函数的逻辑图，如下图所示。
D2 D4 0
例7.5的逻辑图
本例函数Y m(0,1,3,5,6,7,) 也可以用4选1芯片来实现，如CT74153，
逻辑图如下图所示。选择 、 作为地址输入，即用两变量 、 组成最小项，用第 3个变量作为数据输入，即可实现该函数。
用74LS251实现16选1数据选择器
当A=1时，低位芯片工作，高位芯片处于禁止状态。根据 的地址输入信 号，输出低八路数据 中的一路。
当 时，高位芯片工作，低位芯片处于禁止状态。根据 的地址输入信号， 输出高八路数据 中的一路。
该电路具有16选1数据选择器的功能。
用数据选择器可以实现组合逻辑函数，其方法如下。 1）将给定的函数转化为最小表达式。 2）以最小项因子做数据选择器的输入地址。 3）将函数式中已存在的最小项mi相对应的数据输入端Di赋值为1，将函数 式中不存在的最小项相对应的数据输入端赋值为0。
CH34数据选择器和分配器
S1
0 1
0 1
1/2 74LS139
0 1 A2 A1 A0 0∼7
0 1
74LS139 双 2 线 - 4 线译码器
S A4 A3 1 1 1 0 1 0 1 0
3. 4. 2 数据分配器 一、1 路- 4 路数据分配器
数据 输入
第三章 组合逻辑电路 数据输出
D
1 路-4 路 数据分配器 A1 0 1 0 1 D 0 0 0 A0 0 D 0 0 0 0 D 0 0 0 0 D
二、集成数据选择器 集成双4 集成双4选1数据选择器74LS153 数据选择器74LS153
第三章 组合逻辑电路
Y = D0 A A0 + D A A0 + D2 A A0 +D3 A A0 1 1 1 1 1
第三章 组合逻辑电路
例
将四选一数据选择器扩为八选一数据选择器。 将四选一数据选择器扩为八选一数据选择器。
Y0 Y1 Y2 Y3
= D⋅ A1 A0 ⋅ = D⋅ A1 A ⋅ 0 = D⋅ A A0 ⋅ 1 = D⋅ A A ⋅ 1 0
函 数 式 Y1 Y2
&
选择控制
Y0
&
Y3
&
真 值 表
A A Y0 Y1 Y2 Y3 1 0
0 0 1 1 D
&
1
1
逻辑图
A1
A1
第三章 组合逻辑电路
用74LS138组成八路分配器 组成八路分配器
第三章 组合逻辑电路
(2) 不 用 使 能 端 进 行 扩 展。
第三章 组合逻辑电路
四片 8 选 1（74151） （ ）
32 选 1 数据选择器
数据选择器数据分配器
输入
S A2 A1 A0
1 ××× 0 000 0 001 0 010 0 011 0 100 0 101 0 110 0 111
输出
YY
01 D0 D0 D1 D1 D2 D2 D3 D3 D4 D4 D5 D5 D6 D6
D7 D7
三、数据选择器的扩展
例：将两片74LS151连接成一个十六选一的数据选择器。
– 真值表如下：
D A1 A0 Y0 Y1 Y2 Y3 D0 0 D0 0 0 D0 1 0 D0 0 D1 0 0 0 D0 D1 1 0 0 0 D
–逻辑表达式及逻辑图
Y 0 A1 A0D Y1 A1A0D Y 2 A1 A0D Y 3 A1A0D
本章小结
1．组合逻辑电路的特点是：电路任一时刻的
• 一、1路-4路数据分配器：
• （一）逻辑抽象：
– 输入信号：1路输入数据，用D表示； 2个输入控制信号，A0，A1表示；
– 输出信号：4个数据输出端， 用Y0，Y1，Y2，Y3表示。
– 选择控制信号A1，A0状态约定
• 当A1A0=00时，选中输出端Y0 • 当A1A0=01时，选中输出端Y1 • 当A1A0=10时，选中输出端Y2 • 当A1A0=11时，选中输出端Y3
Y A1 ' A0 ' D0 A1 ' A0D1 A1A0 ' D2 A1A0D3 两者相等的条件是A1 A，A0 C，D0 0，D1 B，D2 B，D3 1
• 4.画连线图 • 按降C排列
数据分配器
• 数据分配器：能够将一个输入数据，根据需要传送到m
个输出端的其中任何一个进行输出的电路，也叫多路分配 器，功能和数据选择器相反。（发牌）
数据分配器工作原理图文分析
数据分配是数据选择的逆过程。
根据地址信号的要求， 将一路数据分配到指定输出通道 上去的电路，称为数据分配器。
根据输出的个数不同，数据分配器可分为4 路分配器、 8 路 分配器等。
数据分配器实际上是译码器的特殊应用。
带有使能端的译码器都具有数据分配器 的功能。
一般 2-4 线译码器可作为 4 路分配器， 3-8 线译码器作为 8 路分配器， 4- 16 线译码 器作为 16 路分配器。
它们的使能端作为数据线，其扩展方法同译码器。
下图7.12 为数据分 配器示意图。
图 7.12 数据分配器
图 7.13 所示为由 3-8 译码器 74LS138 构成的 8 路数据分配器。
图中C 、B 、A 为地 址信号的输入端， Y0~Y7 为数据输出端，可从使能端G2A 、G2B 、G1 中选择一个做为 数据输入端 D 。
如 G2A 或 G2B 作为数据输入端，输出原码。
Y0 地址 输入 12
输出
Y4 ~G2A
~G2B
7
图 7.13 译码器实现数据选择器
A B C G1 1 2 3
6 4 5
Y5 Y6 Y7
Y1 Y2 Y3 11 10 9
15
14 13
1 D。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2.数据分配器的用途
3.数据分配器分类
三、课堂小结（15min）
四、布置作业（10min）
河北经济管理学校教案
教案内容
一、课堂导入与提问（10min）
能够将1个输入数据，根据需要传送到m个输出端的任何一个输出端的电路，叫做数据分配器，又称为多路分配器，其逻辑功能正好与数据选择器相反。
二、Байду номын сангаас授新课（55min）
河北经济管理学校教案
序号：1编号：JL/JW/7.5.1.03
4.13
授课主题
数据分配器
教学目的
1.了解什么是数据分配器
2.掌握数据分配器原理
教学
重点、难点
重点：数据分配器原理
难点：数据分配器电路结构图
教学准备
教案，板书，教材
教学过程设计与时间分配
一、课堂导入与提问（10min）
二、讲授新课（55min）
1.电路结构
2.数据分配器的用途
四、布置作业（10min）
课本P268复习思考题
数据分配器的用途比较多，比如用它将一台PC机与多台外部设备连接，将计算机的数据分送到外部设备中。它还可以与计数器结合组成脉冲分配器，用它与数据选择器连接组成分时数据传送系统。
一种数据分配器，包括有主输入端和若干个输出端，其中主输入端与匹配器相连，匹配器再与分配器相连，分配器再连接至多个输出端，其特征在于在主输入端口和每个输出端口并接有自复式过压保护器。本实用新型抗干扰性能好、插入损耗小、分支损耗带内平坦、工作频带宽、耐高压、适应各种复杂环境。是双向电视及通信系统的理想信号分配器。
3.数据分配器分类
1路-4路数据分配器（如74LS139）、1路-8路数据分配器（74LS138）等。
由于译码器和数据分配器的功能非常接近，所以译码器一个很重要的应用就是构成数据分配器。
也正因为如此，市场上没有集成数据分配器产品，只有集成译码器产品。当需要数据分配器时，可以用译码器改接。
3、课堂小结（15min）
将G2B接低电平，G1作为使能端，C，B和A作为选择通道地址输入，G2A作为数据输入。例如，当G1=1，CBA=010时，由74138的功能表可得：
而其余输出端均为高电平。因此，当地址CBA=010时，只有输出端Y2得到与输入相同的数据波形。74138译码器作为数据分配器的功能表如下所示。
2.数据分配器的用途
1.电路结构
由与门组成的阵列。
数据分配是将一个数据源来的数据根据需要送到多个不同的通道上去，实现数据分配功能的逻辑电路称为数据分配器。它的作用相当于多个输出的单刀多掷开关，其示意图如下图所示。
数据分配器可以用唯一地址译码器实现。
如用3线－8线译码器可以把一个数据信号分配到8个不同的通道上去。用74138作为数据分配器的逻辑原理图如下：