数据选择器与数据分配器
合集下载
第十八讲 数据选择器与分配器
组合逻辑电路
CC14539 数据选择器 1 真值表
输 入 输出 1ST A1 A0 1D3 1D2 1D1 1D0 1Y 使能端低电平有效 1 ×× × × × × 0 0 0 0 × × × 0 0 1D0 0 0 0 × × × 1 1 1ST = 1 时，禁止数据 选择器工作，输出 1Y = 0。 0 0 1 × × 0 × 0 1D 0 0 1 × × 1 ×1 1 0 1 0 × 0 × ×0 1D2 1ST = 0 时，数据选择 0 1 0 × 1 × ×1 器工作。输出哪一路数据 0 1 1 0 × × ×0 1D 由地址码 A1 A0 决定。 0 1 1 1 × × ×1 3
一路输入
D
Y0 Y Y11= D Y2 Y3
多路输出
地址码输入
A1 0
A0 1
EXIT
组合逻辑电路
二、数据选择器的逻辑功能及其使用
1.
8 选 1 数据选择器 CT74LS151
Y ST Y 互补输出端 8 路数据输入端
使能端，低 电平有效
地址信号 输入端
ST A2 CT74LS151 A1 A0 D0D1 D2 D3 D4 D5 D6 D7
0 1 Y = A2A1A0D0 + A20 1A0D1 + A Y = A2A1A0D0 + A2A1A0D1 + 1 0 A2A1A0D2+ A20 1A0D3+ A A2A1A0D2+ A2A1A0D3+ 0 A2A1A0D4+ A20 1A0D5+ A A2A1A0D4+ A2A1A0D5+ 0 A2A1A0D6+ A20 1A0D7 A A2A1A0D6+ A2A1A0D7
3.5 数据分配器与数据选择器-数字电子技术基础(第3版)-林涛-清华大学出版社
A1
An-1
数
据 选
F
择
器
EN
2 电路工作原理分析
EN
D0 D1 D2 D3 A0
A1
电路基本结构为与或形式
& >1 Y=EN Dimi
Y
功能表
输入
输出
EN A1 A0
Y
1XX
0
00 0
D0
00 1
D1
01 0
D2
01 1
D3
3 集成电路数据选择器 1) 74LS151
D0
八选一
D7
数据 Y
选择器 W
3.5 数据分配器与数据选择器
3.5.1 数据分配器 定义 把来自一条输入通道的数据根据通道选择信号分配到 不同的输出通道这一过程即为数据分配。 能实现数据分配功能的逻辑电路称为数据分配器。
数据分配器示意图
数据分配器可以直接用译码器来实现，例如：
A0
A0
Y0
Z0
A1
A1
Y1
Z1
A2
A2
Y2
Z2
74LS138 Y3
形式为可控最小项之和
只有适当选取Di的值为1或0，即可实现最小项表达式
方法
真值表法 比较系数法 卡诺图法
例 1 用八选一数据选择器实现 L X Y Z
XY Z
00 0 00 1 01 0 01 1 10 0 10 1 11 0 11 1
L Di
00 11 11 00 11 00 00 11
0 D0
Z3
1S1Y4来自Z4Y5Z5D
S2
Y6
Z6
S3
Y7
Z7
Zi Yi S1S2S3mi Dmi
8数据选择器和数据分配器
数字电路-08数据选择器和数据分配器应用实验一． 实验目的1. 了解变量译码器和数据选择器的逻辑功能和具体应用。
2. 熟悉中规模组合逻辑器件功能的测试和设计方法。
二． 实验原理（1）变量译码器变量译码器有n 个输入，2n个输出，每个输出唯一地对应一组输入构成的二进制 码，当且仅当输入组合为该码时，输出呈有效电平。
中规模TTL 集成译码器有74LS139（双2输入、4输出）、74LS138（3输入、8输出）和74LS154（4输入、16输出），输出均为低电平有效，并具有低电平有效的使能控制端S —-。
变量译码器除在数字系统中起二进制译码作用外，还可实现组合逻辑函数、数据分配等功能。
74LS139的引脚图如图8-1（a ）所示，片上有两个独立的2线-4线译码器，各 输出逻辑表达式为：Y ——0 =01A A S ⋅⋅、Y ——1 = 01A A S ⋅⋅、Y ——2 =01A A S ⋅⋅、Y ——3 = 01A A S ⋅⋅显然，当使能S —-为有效电平“0”时，如果译码器A 1，A 0输入的是逻辑函数的输入变量A ，B ，则Y ——i 代表了A ，B 构成的最小项m i 的反函数（最大项）。
所以，2线-4线通用译码器可附加与非门（与门）实现用标准与-或（标准或-与）表达式表示的二变量组合逻辑函数。
同理，n 线-2n 线通用译码器可实现n 变量的组合逻辑函数。
如果把译码器的使能端S 作为数据输入端，则可实现数据分配功能。
被分配的串行数字信号D i 从S 输入，当A 1，A 0为不同的二进制码时，D i 信号被分配到译码器对应的输出端Y ——i 。
比如A1A0为“11”时， D i 信号被分配到Y ——3，此时Y ——0～Y ——2输出均为高电平。
（a ） （b ） （c ）图8-1 器件引脚排列（2）数据选择器数据选择器有n 位控制信号，2n 个数据输入。
每组控制码能够选择唯一的一个数据输出，类似由控制码切换的多选一开关。
数据分配器和数据选择器-
12
MSI双四选一数据选择器74LS153
图2-19 74LS153的逻辑符号和引脚排列图
ҧ
控制输入端低电平有效。
13
Y ( A1 , A0 ) S (m0 D0 m1D1 m2 D2 m3 D3 )
四选一数据选择器的功能表
表2-10
输入
输出
ത A1 A0
Y
0
0
0
0
1
D0
D1
解：假设三变量为A、B、C，表决结果为F，则真值表如表
2-12所示。
A B C
F
0
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
表2-12
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
例2-6的真值表
20
则
F ( A, B, C ) m3 m5 m6 m7
在八选一电路中，将A、B、C从A2、A1、A0
输入，令
D3 = D5 =D6 =D7 =1
1
0
电路0
1
0
电路1
1
0
电路7
A2 A1 A0
6
思考：数据可以从S1或3 输入吗？
7
第2章 加法器与密码锁（MSI组合逻辑电路）
2.3 数据选择器
2.3.1 数据选择器的工作原理
2.3.2 八选一数据选择器74LS151
2.3.3 数据选择器实现组合逻辑函数
2.3 数据选择器(Mux)
在多路数据传送过程中，能够根据需要将其中任意一路挑
MSI双四选一数据选择器74LS153
图2-19 74LS153的逻辑符号和引脚排列图
ҧ
控制输入端低电平有效。
13
Y ( A1 , A0 ) S (m0 D0 m1D1 m2 D2 m3 D3 )
四选一数据选择器的功能表
表2-10
输入
输出
ത A1 A0
Y
0
0
0
0
1
D0
D1
解：假设三变量为A、B、C，表决结果为F，则真值表如表
2-12所示。
A B C
F
0
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
表2-12
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
例2-6的真值表
20
则
F ( A, B, C ) m3 m5 m6 m7
在八选一电路中，将A、B、C从A2、A1、A0
输入，令
D3 = D5 =D6 =D7 =1
1
0
电路0
1
0
电路1
1
0
电路7
A2 A1 A0
6
思考：数据可以从S1或3 输入吗？
7
第2章 加法器与密码锁（MSI组合逻辑电路）
2.3 数据选择器
2.3.1 数据选择器的工作原理
2.3.2 八选一数据选择器74LS151
2.3.3 数据选择器实现组合逻辑函数
2.3 数据选择器(Mux)
在多路数据传送过程中，能够根据需要将其中任意一路挑
数据选择器与数据分配器
D0 0、D1 1、D2 1、D3 0 D4 0、D5 0、D6 1、D7 1
L ABC ABC AB
图4-32 例4-8的逻辑电路图
1.3 数据分配器
数据 输入端
数 据
输
出
端
选择端
图4-33 数据分配器示意图
1.3 数据分配器
D
数据 分配器
Y0 Y1
Y2
Y3
A1 A0
表4-17 1路-4路数据分配器真值表
1
0
D7
inst MULTIPLEXER
GN
D7
D6
D5
D4
D3
WN
D2
Y
D1
D0
C
B
A
ቤተ መጻሕፍቲ ባይዱ74151
(a) 8选1数据选择器74LS151
inst MULTIPLEXER
2C3
2C2
2C1
2C0
2GN
1C3
2Y
1C2
1Y
1C1
1C0
1GN
B
A
74153
(b) 双4选1选择器74LS153
出
W
1
D0 D1 D2 D3 D4 D5 D6 D7
数字电子技术
数据选择器与数据分配器
1.1 数据选择器
数
据
数据输出端
输
入
端
选择端 图4-27 2n选一数据选择器示意图
1.1 数据选择器
D0
四选一
D1
数据
Y
D2
选择器
D3
A1 A0
图4-28 四选一数据选择器逻辑符号
表4-15 四选一数据选择器真值表
L ABC ABC AB
图4-32 例4-8的逻辑电路图
1.3 数据分配器
数据 输入端
数 据
输
出
端
选择端
图4-33 数据分配器示意图
1.3 数据分配器
D
数据 分配器
Y0 Y1
Y2
Y3
A1 A0
表4-17 1路-4路数据分配器真值表
1
0
D7
inst MULTIPLEXER
GN
D7
D6
D5
D4
D3
WN
D2
Y
D1
D0
C
B
A
ቤተ መጻሕፍቲ ባይዱ74151
(a) 8选1数据选择器74LS151
inst MULTIPLEXER
2C3
2C2
2C1
2C0
2GN
1C3
2Y
1C2
1Y
1C1
1C0
1GN
B
A
74153
(b) 双4选1选择器74LS153
出
W
1
D0 D1 D2 D3 D4 D5 D6 D7
数字电子技术
数据选择器与数据分配器
1.1 数据选择器
数
据
数据输出端
输
入
端
选择端 图4-27 2n选一数据选择器示意图
1.1 数据选择器
D0
四选一
D1
数据
Y
D2
选择器
D3
A1 A0
图4-28 四选一数据选择器逻辑符号
表4-15 四选一数据选择器真值表
数据选择和分配器
输 S 1 0 0 0 0 D × D0 D1 D2 D3
入 A1 × 0 0 1 1 A0 × 0 1 0 1
输 出 Y 0 D0 D1 D2 D3
1S
A1 1D3 1D2 1D1 1D0 1Y GND
选通控制端S为低电平有效， 时芯片被选中， 选通控制端 为低电平有效，即S=0时芯片被选中， 为低电平有效 时芯片被选中 处于工作状态； 时芯片被禁止， 处于工作状态；S=1时芯片被禁止，Y≡0。 时芯片被禁止 。
L = A B C + A BC + AB
1 3个变量，选用4 选1数据选择器。
1
确定数据选择器
2
选用74LS153 选用
2 74LS153有两个 地址变量。确定地址量A1=A、A0=B 、
3
（1）公式法 ）
函数的标准与或表达式：
3
L = A B C + A BC + AB = m0C + m1C + m2 ⋅ 0 + m3 ⋅ 1
数据输出端
地址 信号 输入 端
输入数据端
使能端,输入 使能端 输入 低电平有效
选 数 据 选 择 器 的 真 值 表
4 1
Y = ( A1 A 0 D0 + A1 A0 D2 + A1 A 0 D3 + A1 A0 D3 ) ST
当 ST =1时，输出 ＝0，数据选择器不工作。 时 输出Y＝ ，数据选择器不工作。 当 ST =0时，数据选择器工作。其输出为 时 数据选择器工作。
A0 1
1路-4路数据分配器 路 路数据分配器
输 入 数 据 真值表
D
输 A1 0 0 1 1
入 A0 0 1 0 1 Y0 D 0 0 0
数据选择和分配器
S1 — 数据输入（D）
Y 0 ~ Y 7 — 数据输出（ D）
S2 、S3 — 使能控制端
S2 S3 0时, 实现数据分配器的功能 。
S3 — 数据输入（D） Y 0 ~ Y 7 — 数据输出（ D） S1 、S2 — 使能控制端 S1 1 , S 2 0时 , 实现数据分配器的功能 。
四、用数据选择器实现组合逻辑函数
1ST = 1 时，禁止数据
0 0
00××× 00×××
0 1
0 1
1D0
选择器工作，输出 1Y = 0。
0 0
01×× 01××
0 1
× ×
0 1
1D1
1ST = 0 时，数据选择 器工作。输出哪一路数据 由地址码 A1 A0 决定。
0 1 0 × 0 × ×0 0 1 0 × 1 × × 1 1D2 0 1 1 0 × × ×0 0 1 1 1 × × × 1 1D3
数据输出
数据
输入 D
1 路-4 路 数据分配器
选择控制
A1 A0
真
A1 A0 Y0 Y1 Y2 Y3
0 0 D0 0 0
值 0 1 0 D0 0
表 1 0 0 0D 0
1 1 0 0 0D
Y0 D A1 A0
函
Y1 D A1 A0
数
Y2 D A1 A0 Y3 D A1 A0
式
Y0 Y1 Y2 Y3
1 C1
1 D2 D3
令 A1 = A, A0 = B 则 D0 = 0 D1 =D2 = C D3 = 1
（4）画连线图(略)
用数据选择器实现函数 Z m 3,4,5,6,7,8,9,10,12,14
[解] (1) n = k-1 = 4-1 = 3 用 8 选 1 数据选择器 74LS151
山科大数电第四章 数据选择与分配器
74LS151(2) A2 A1 A0 EN S2 1
74LS151(1) A2 A1 A0 EN S1 D7 … D0 A3 A2 A1 A0
D15 … D8
A3＝0 时， S 1 ＝0、 S 2 ＝1，片(2)禁止、片(1)工作
A3＝1 时， S1 ＝1、 S 2 ＝0，片(1)禁止、片(2)工作
4
3. 用数据选择器设计组合逻辑电路 据式 R 四选一数据选择器在S=1时输出与输入的逻辑关系可表示为 时输出与输入的逻辑关系可表示为: 0 四选一数据选择器在 时输出与输入的逻辑关系可表示为 3 Y = D0 A1 A0 + D1 A1 A0 + D2 A1 A0 + D3 A1 A0 = mi Di 0 0 i =0 作两个输入变量； 0 A，A0 ：作两个输入变量； ， 1 1 D3 − D0 ：为第三个输入变量， 为第三个输入变量， 1 作适当取值（ ， ，原变量，反变量） 作适当取值（0，1，原变量，反变量） 1 [例] 例 试用四选一选择器实现例的交通灯监视电路。 试用四选一选择器实现例的交通灯监视电路。 1 解： 已知监视电路逻辑函数为： A 已知监视电路逻辑函数为： G
9
例
用数据选择器实现函数：
L ( A, B , C , D ) = ∑ m ( 0,3, 4,5,9,10 ,11,12 ,13 )
①选用8选1数据选择器74LS151 ②设A2=A、A1=B、A0=C ABC ③求Di D 000
0 1
L Y 74LS151 D0 D1 D2 D3 D4 D5 D6 D7 A2 A1 A0 EN
解： ① 首先选择地址输入，令A1A0=AB，则多余输入 变量为C，余函数Di=f(c)。 ② 确定余函数Di。 用代数法将F的表达式变换为与Y相应的形式：
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
8 选 1 Y D0 A2 A1 A0 D1 A2 A1 A0 D7 A2 A1 A0 (3) 确定输入变量和地址码的对应关系 (4) 画连线图 Z 公式法 Y 若令 A2 = A, A1= B, A0= C
Z m1 D m2 1 m3 1 m4 1 m5 D m6 D m7 D m0 0
D0 D1 D2 D3
m0 D0 m1 D1 m2 D2 m3 D3
(5) 双 4 选 1 数据选择器 CC14539
1Y 2Y
A1
数据选择器 1 的输出 CC14539
A0 1ST1D01D11D2 1D3 2ST 2D02D12D2 2D3 1ST 2ST
两个相同的 4 选 1 数据选择器。 两个数据选择器 的公共地址输入端。
CC14539逻辑功能示意图 数据选择器 1 的数 据输入、使能输入。
CC14539 数据选择器 1 真值表
输 入 输出 1ST A1 A0 1D3 1D2 1D1 1D0 1Y 使能端低电平有效 1 ×× × × × × 0 0 0 0 × × × 0 0 1D0 0 0 0 × × × 1 1 1ST = 1 时，禁止数据 选择器工作，输出 1Y = 0。 0 0 1 × × 0 × 0 1D 0 0 1 × × 1 ×1 1 0 1 0 × 0 × ×0 1D2 1ST = 0 时，数据选择 0 1 0 × 1 × ×1 器工作。输出哪一路数据 0 1 1 0 × × ×0 1D 由地址码 A1 A0 决定。 0 1 1 1 × × ×1 3
ST A2 CT74LS151 A1 A0 D0D1 D2 D3 D4 D5 D6 D7
输 ST A2 1 × 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1
入 A1 A0 × × 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1
输出 Y Y 0 1 D0 D0 D1 D1 D2 D2 D3 D3 D4 D4 D5 D5 D6 D6 D7 D7
则
D1=D D2=D3 =D4 =1 D5 D6 D7 D D0= 0
选择控制信号
数据个数 N 与地址码个数 n 的关系： N = 2n
(2) 真值表
D A1 A0 D0 0 0 D1 0 1 D2 1 0 D3 1 1 Y D0
(4) 逻辑图
1
Y = D3 0 1 2
≥1 &
D1 D2 D3
0 A1 1 1 A0 0
1 1
(3) 函数式
Y D0 A1 A0 D1 A1 A0 D2 A1 A0 D3 A1 A0
YY 、 D 0A 2A 1 A0 D1 A2 A1 A0 D7 A2 A1 A0 Y — 数据输出端
8 选 1 数据选择器 CT74LS151 真值表
使能端，低 电平有效 ST
互补输出端 Y
Y
输 ST A2 1 × 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1
Y= m0D0+ m1D1+m2D2+ m3D3+ m4D4+m5D5+ m6D6+ m7D7
（二）数据分配器 ( Data Demultiplexer ) 将 1 路输入数据，根据需要分别传送到 m 个输出端 1. 1 路 4 路数据分配器
数据输出
数据 输入
D
1 路-4 路 数据分配器
A1 0 1 0 1 D 0 0 0 A0 0 D 0 0 0 0 D 0 0 0 0 D
4.5
数据选择器和数据分配器
主要要求：
理解数据选择器和数据分配器的作用。 理解常用数据选择器的逻辑功能及其使用。
掌握用数据选择器实现组合逻辑电路的方法。
一、数据选择器和数据分配器的作用
发送 并行传送 接收
数 据 传 输 方 式
0 1 1 0
每位数据各占一条传输线，当 0 传送数据位数增多时，成本较 0 串行传送 高，且很难实现。 1 1
用数据选择器实现函数 F AB BC AC
公式法之一
0 m0 0 m1 0 m2 1 m3 0 m4 1 m5 1 m6 1 m7 Y D0m0 D1m1 D2m2 D3m3 D4m4 D5m5 D6m6 D7 m7
Y
74LS151
D7 D6 D5 D4 D3 D2 D1 D0 A2 A1 A0 S
1
AB C
公式法之二—降幂法
F AB BC AC
[解] (1) n = k 1 = 3 1 = 2 可用 4 选 1 数据选择器 74LS153
(2) 标准与或式 F ABC ABC ABC ABC
0 1 1 0
1 0
并-串转换：数据选择器
1 0
串-并转换：数据分配器
（一）数据选择器 (Data Selector ) 从多路数据输入中选择一路作为输出的电路。 又称多路选择器(Multiplexer，简称MUX)或多路开关。 1. 4 选 1 数据选择器 (1) 工作原理
输 入 数 据
D0 D1 D2 D3 输 D D1 4选 1 0 2 Y 3 出 数据选择器 数 据 A 01 1 A 10 0
输出函数表达式 Y = A2A 01A0D0 + A2A 1 0 1A0D1 + 11A0D2+ A2A 01A0D3+ A2A 0 0 1A0D4+ A2A 01A0D5+ A2A A2A 0 1A0D6+ A2A 01A0D7
若 A2A1A0 = 000，则 Y=D0 若 A2A1A0 = 010，则 Y=D2
数据选择器
Y D0 A1 A0 D1 A1 A0 D2 A1 A0 D3 A1 A0
令 A1 = A, A0 = B Y F
(3) 确定输入变量和地址码的对应关系
公式法：
Y D0 AB D1 AB D2 AB D3 AB
F AB C AB C AB 1 AB 0
最小项。
而任何组合逻辑函数都可以表示成为最小项之和的形式， 故可用数据选择器实现。
（二）方法：
设n 为选择器地址个数，k 为函数的变量个数 1.当n = k ：将变量分别从地址端输入，逻辑函数所包含的最 小项相应的数据端接1，否则接0。 2. 当n= k1：将1个变量以原变量、反变量或1、0的形式从 数据端输入，其它 变量分别从地址端输入。
S2 — 数据输入（D）
S3 S2 S1
数据输入 (任选一路)
Y 0 ~ Y 7 — 数据输出（ D）
S1 、 S 2 — 使能控制端
S1 1 , S 2 0 时 , 实现数据分配器的功能 。
三、用数据选择器实现组合逻辑函数
（一） 原理：选择器输出为标准与或式，含地址变量的全部
4 选 1 Y D0 A1 A0 D1 A1 A0 D2 A1 A0 D3 A1 A0 8 选 1 Y D0 A2 A1 A0 D7 A2 A1 A0
1/2 74LS153
D3 D2 D1 D0 A1 A0 ST 1 C A B
则 D0 = 0 D1 =D2 = C D3 = 1 (4) 画连线图
卡诺图法之一
F AB BC AC
选用 8选1 CT74LS151
解： (1)选择数据选择器
(2)画出 F 和数据选择器输出 Y 的卡诺图
BC F 00 01 11 10 的A 卡 0 0 0 1 0 诺 1 0 1 1 1 图 A1A0 Y 00 01 11 10 的 A2 卡 0 D0 D1 D3 D2 诺 1 D4 D5 D7 D6 图
数据选择器 2 的逻辑功能同理。
CC14539 数据选择器输出函数式 1Y = A1 A0 1D0 + A1 A0 1D1 + A1 A0 1D2 + A1 A0 1D3 = m0 1D0 + m1 1D1 + m2 1D2 + m3 1D3 2Y = A1 A0 2D0 + A1 A0 2D1+ A1 A0 2D2+ A1 A0 2D3
17 Y D 0 1 2 3 4 5 6
禁止 MUX 使能
……
D7 D0 A2 A1 A0 ST 1 ╳ ╳ 0 1 0 ╳ 1 1 0 0
D3 D2 D1 D0 Y Y ST地
S— 选通控制端 当 ST 1 时 ，选择器被禁止 Y 0 Y 1 A2 A0 — 地址端 当 ST 0 时 ，选择器被选中（使能 ） D7 D0 — 数据输入端
Y0 Y1 Y2 Y3
D A1 A0 D A1 A0 D A1 A0 D A1 A0
函 数 式
Y1 Y2
&
选择控制
Y0
&
Y3
&
真 值 表
A1 A0
0 0 1 1
Y0 Y1 Y2 Y3
D
&
1
1
逻辑图
A1
A1
2. 用 3 线-8 线译码器实现 1路 - 8 路数据分配器
入 A1 A0 × × 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1
输出 地址 Y Y 信号 0 1 输入 D0 D0 端 D1 D1 8 路数据输入端 D2 D2 D3 D3 ST = 1 时禁止数据选择器工作 D4 D4 D5 D5 ST = 0 时，数据选择器 D6 D6 D7 D7 工作。选择哪一路信号输出 由地址码决定。
F ABC ABC ABC ABC
Y D0 AB D1 AB D2 AB D3 AB
Z m1 D m2 1 m3 1 m4 1 m5 D m6 D m7 D m0 0
D0 D1 D2 D3
m0 D0 m1 D1 m2 D2 m3 D3
(5) 双 4 选 1 数据选择器 CC14539
1Y 2Y
A1
数据选择器 1 的输出 CC14539
A0 1ST1D01D11D2 1D3 2ST 2D02D12D2 2D3 1ST 2ST
两个相同的 4 选 1 数据选择器。 两个数据选择器 的公共地址输入端。
CC14539逻辑功能示意图 数据选择器 1 的数 据输入、使能输入。
CC14539 数据选择器 1 真值表
输 入 输出 1ST A1 A0 1D3 1D2 1D1 1D0 1Y 使能端低电平有效 1 ×× × × × × 0 0 0 0 × × × 0 0 1D0 0 0 0 × × × 1 1 1ST = 1 时，禁止数据 选择器工作，输出 1Y = 0。 0 0 1 × × 0 × 0 1D 0 0 1 × × 1 ×1 1 0 1 0 × 0 × ×0 1D2 1ST = 0 时，数据选择 0 1 0 × 1 × ×1 器工作。输出哪一路数据 0 1 1 0 × × ×0 1D 由地址码 A1 A0 决定。 0 1 1 1 × × ×1 3
ST A2 CT74LS151 A1 A0 D0D1 D2 D3 D4 D5 D6 D7
输 ST A2 1 × 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1
入 A1 A0 × × 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1
输出 Y Y 0 1 D0 D0 D1 D1 D2 D2 D3 D3 D4 D4 D5 D5 D6 D6 D7 D7
则
D1=D D2=D3 =D4 =1 D5 D6 D7 D D0= 0
选择控制信号
数据个数 N 与地址码个数 n 的关系： N = 2n
(2) 真值表
D A1 A0 D0 0 0 D1 0 1 D2 1 0 D3 1 1 Y D0
(4) 逻辑图
1
Y = D3 0 1 2
≥1 &
D1 D2 D3
0 A1 1 1 A0 0
1 1
(3) 函数式
Y D0 A1 A0 D1 A1 A0 D2 A1 A0 D3 A1 A0
YY 、 D 0A 2A 1 A0 D1 A2 A1 A0 D7 A2 A1 A0 Y — 数据输出端
8 选 1 数据选择器 CT74LS151 真值表
使能端，低 电平有效 ST
互补输出端 Y
Y
输 ST A2 1 × 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1
Y= m0D0+ m1D1+m2D2+ m3D3+ m4D4+m5D5+ m6D6+ m7D7
（二）数据分配器 ( Data Demultiplexer ) 将 1 路输入数据，根据需要分别传送到 m 个输出端 1. 1 路 4 路数据分配器
数据输出
数据 输入
D
1 路-4 路 数据分配器
A1 0 1 0 1 D 0 0 0 A0 0 D 0 0 0 0 D 0 0 0 0 D
4.5
数据选择器和数据分配器
主要要求：
理解数据选择器和数据分配器的作用。 理解常用数据选择器的逻辑功能及其使用。
掌握用数据选择器实现组合逻辑电路的方法。
一、数据选择器和数据分配器的作用
发送 并行传送 接收
数 据 传 输 方 式
0 1 1 0
每位数据各占一条传输线，当 0 传送数据位数增多时，成本较 0 串行传送 高，且很难实现。 1 1
用数据选择器实现函数 F AB BC AC
公式法之一
0 m0 0 m1 0 m2 1 m3 0 m4 1 m5 1 m6 1 m7 Y D0m0 D1m1 D2m2 D3m3 D4m4 D5m5 D6m6 D7 m7
Y
74LS151
D7 D6 D5 D4 D3 D2 D1 D0 A2 A1 A0 S
1
AB C
公式法之二—降幂法
F AB BC AC
[解] (1) n = k 1 = 3 1 = 2 可用 4 选 1 数据选择器 74LS153
(2) 标准与或式 F ABC ABC ABC ABC
0 1 1 0
1 0
并-串转换：数据选择器
1 0
串-并转换：数据分配器
（一）数据选择器 (Data Selector ) 从多路数据输入中选择一路作为输出的电路。 又称多路选择器(Multiplexer，简称MUX)或多路开关。 1. 4 选 1 数据选择器 (1) 工作原理
输 入 数 据
D0 D1 D2 D3 输 D D1 4选 1 0 2 Y 3 出 数据选择器 数 据 A 01 1 A 10 0
输出函数表达式 Y = A2A 01A0D0 + A2A 1 0 1A0D1 + 11A0D2+ A2A 01A0D3+ A2A 0 0 1A0D4+ A2A 01A0D5+ A2A A2A 0 1A0D6+ A2A 01A0D7
若 A2A1A0 = 000，则 Y=D0 若 A2A1A0 = 010，则 Y=D2
数据选择器
Y D0 A1 A0 D1 A1 A0 D2 A1 A0 D3 A1 A0
令 A1 = A, A0 = B Y F
(3) 确定输入变量和地址码的对应关系
公式法：
Y D0 AB D1 AB D2 AB D3 AB
F AB C AB C AB 1 AB 0
最小项。
而任何组合逻辑函数都可以表示成为最小项之和的形式， 故可用数据选择器实现。
（二）方法：
设n 为选择器地址个数，k 为函数的变量个数 1.当n = k ：将变量分别从地址端输入，逻辑函数所包含的最 小项相应的数据端接1，否则接0。 2. 当n= k1：将1个变量以原变量、反变量或1、0的形式从 数据端输入，其它 变量分别从地址端输入。
S2 — 数据输入（D）
S3 S2 S1
数据输入 (任选一路)
Y 0 ~ Y 7 — 数据输出（ D）
S1 、 S 2 — 使能控制端
S1 1 , S 2 0 时 , 实现数据分配器的功能 。
三、用数据选择器实现组合逻辑函数
（一） 原理：选择器输出为标准与或式，含地址变量的全部
4 选 1 Y D0 A1 A0 D1 A1 A0 D2 A1 A0 D3 A1 A0 8 选 1 Y D0 A2 A1 A0 D7 A2 A1 A0
1/2 74LS153
D3 D2 D1 D0 A1 A0 ST 1 C A B
则 D0 = 0 D1 =D2 = C D3 = 1 (4) 画连线图
卡诺图法之一
F AB BC AC
选用 8选1 CT74LS151
解： (1)选择数据选择器
(2)画出 F 和数据选择器输出 Y 的卡诺图
BC F 00 01 11 10 的A 卡 0 0 0 1 0 诺 1 0 1 1 1 图 A1A0 Y 00 01 11 10 的 A2 卡 0 D0 D1 D3 D2 诺 1 D4 D5 D7 D6 图
数据选择器 2 的逻辑功能同理。
CC14539 数据选择器输出函数式 1Y = A1 A0 1D0 + A1 A0 1D1 + A1 A0 1D2 + A1 A0 1D3 = m0 1D0 + m1 1D1 + m2 1D2 + m3 1D3 2Y = A1 A0 2D0 + A1 A0 2D1+ A1 A0 2D2+ A1 A0 2D3
17 Y D 0 1 2 3 4 5 6
禁止 MUX 使能
……
D7 D0 A2 A1 A0 ST 1 ╳ ╳ 0 1 0 ╳ 1 1 0 0
D3 D2 D1 D0 Y Y ST地
S— 选通控制端 当 ST 1 时 ，选择器被禁止 Y 0 Y 1 A2 A0 — 地址端 当 ST 0 时 ，选择器被选中（使能 ） D7 D0 — 数据输入端
Y0 Y1 Y2 Y3
D A1 A0 D A1 A0 D A1 A0 D A1 A0
函 数 式
Y1 Y2
&
选择控制
Y0
&
Y3
&
真 值 表
A1 A0
0 0 1 1
Y0 Y1 Y2 Y3
D
&
1
1
逻辑图
A1
A1
2. 用 3 线-8 线译码器实现 1路 - 8 路数据分配器
入 A1 A0 × × 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1
输出 地址 Y Y 信号 0 1 输入 D0 D0 端 D1 D1 8 路数据输入端 D2 D2 D3 D3 ST = 1 时禁止数据选择器工作 D4 D4 D5 D5 ST = 0 时，数据选择器 D6 D6 D7 D7 工作。选择哪一路信号输出 由地址码决定。
F ABC ABC ABC ABC
Y D0 AB D1 AB D2 AB D3 AB