数据选择和分配器
输 S 1 0 0 0 0 D × D0 D1 D2 D3
入 A1 × 0 0 1 1 A0 × 0 1 0 1
输 出 Y 0 D0 D1 D2 D3
1S
A1 1D3 1D2 1D1 1D0 1Y GND
选通控制端S为低电平有效， 时芯片被选中， 选通控制端 为低电平有效，即S=0时芯片被选中， 为低电平有效 时芯片被选中 处于工作状态； 时芯片被禁止， 处于工作状态；S=1时芯片被禁止，Y≡0。 时芯片被禁止 。
L = A B C + A BC + AB
1 3个变量，选用4 选1数据选择器。
1
确定数据选择器
2
选用74LS153 选用
2 74LS153有两个 地址变量。确定地址量A1=A、A0=B 、
3
（1）公式法 ）
函数的标准与或表达式：
3
L = A B C + A BC + AB = m0C + m1C + m2 ⋅ 0 + m3 ⋅ 1
数据输出端
地址 信号 输入 端
输入数据端
使能端,输入 使能端 输入 低电平有效
选 数 据 选 择 器 的 真 值 表
4 1
Y = ( A1 A 0 D0 + A1 A0 D2 + A1 A 0 D3 + A1 A0 D3 ) ST
当 ST =1时，输出 ＝0，数据选择器不工作。 时 输出Y＝ ，数据选择器不工作。 当 ST =0时，数据选择器工作。其输出为 时 数据选择器工作。
A0 1
1路-4路数据分配器 路 路数据分配器
输 入 数 据 真值表
D
输 A1 0 0 1 1
入 A0 0 1 0 1 Y0 D 0 0 0
输出 Y1 0 D 0 0 Y2 0 0 D 0 Y3 0 0 0 D
地 址 变 量
由地址码决 定将输入数 据Ｄ送给哪 １路输出。
逻辑表达式
Y0 = D A1 A0 Y2 = DA1 A0 Y1 = D A1 A0 Y3 = DA1 A0
VCC D 4
D5 14
D6 D 7 A0 13 12 11
A1 A 2 10 9
集成8选 数 集成 选1数 据选择器 74LS151
16
15
74LS151 1 2 3 4 5 6 7 8
D3
D2
D1
D0
Y
Y
S
GND
S ＝1 时，选择器被禁止，无论地址码是什么，Y 总是等于 0
Y = D0 A2 A1 A0 + D1 A2 A1 A0 + L + D7 A2 A1 A0 = ∑ Di mi
数据选择器
从一组数据中选择一路信号进行传输的电路， 从一组数据中选择一路信号进行传输的电路， 数据选择器。 称为数据选择器 称为数据选择器。
控制信号 A0 A1 数据选择器 类似多路开 。选择 一路信号 的一组 控制信号控 制。
输 入 信 号
D3 D2 D1 D0 W
输 出 信 号
4选1数据选择器 选 数据选择器
∑Dm
i
i
（3）一般情况下，Di可以当作一个变量处理。 因为任何组合逻辑函数总可以用最小项之和的标准形 式构成。所以，利用数据选择器的输入Di来选择地址变量 组成的最小项mi，可以实现任何所需的组合逻辑函数。
基本步骤 逻辑函数
n个地址变量的 数据选择器， 不需要增加门 电路，最多可 实现n＋1个变 量的函数。
4选1数据选择器输出信号的表达式：
求 Di
Y = m0 D0 + m1 D1 + m2 D2 + m3 D3
比较L和Y，得：
D0 = C、D1 = C 、D2 = 0、D3 = 1
4
L
4
Y
1 2
74LS153 A1 A0 ST
D0 D1 D2 D3
画连线图
C C 0 1 A B 0
（2）真值表法 ）
逻辑图
Y0 = D A1 A0 Y2 = DA1 A0
Y0 & D & Y1
Y1 = D A1 A0 Y3 = DA1 A0
Y2 & Y3 &
1 A1
1 A0
集成数据分配器及其应用
集成数据分配器
把二进制译码器的使能端作为数据输入端，二进制代码输入端作 为地址码输入端，则带使能端的二进制译码器就是数据分配器。
数据分配器
1路-4路数据分配器 集成数据分配器及其应用 退出
数据分配器
数据分配器: 根据地址码的要求， 数据分配器 根据地址码的要求，将一路数据分配到指定 输出通道上去的电路。 输出通道上去的电路。 4 路数据分配器工作示意图 Y0 Y Y11= D Y2 Y3
一路输入
D
多路输出
地址码输入
A1 0
S ＝0 时
i =0 7
Y = D0 A2 A1 A0 + D1 A2 A1 A0 + L + D7 A2 A1 A0 = ∑ Di mi
i =0
7
用数据选择器实现逻辑函数
基本原理
数据选择器的主要特点： （1）具有标准与或表达式的形式。即： Y （2）提供了地址变量的全部最小项。
=
2 n −1 i =0
L1 = AB , L2 = A B, L3 = A B + AB = A B + AB
A 0 0 1 1
B 0 1 0 1
L1 (A>B) L2 (A<B) L3 (A=B) 0 0 1 0 0 1 0 0 1 0 0 1
逻 辑 表 达 式
L1 = AB L2 = A B L3 = A B + AB = A B + AB
逻 辑 图
A
1
& ≥1
L2(A<B) L3(A=B) L1(A>B)
（3）图形法 ）
求Di的 方法
AB C 0 1
00 0 1
D0
01 1 0
D1
11 1 1
D3
10 0 0
D2
D0 = C、D1 = C 、D2 = 0、D3 = 1
例
用数据选择器实现函数：
L ( A, B , C , D ) = ∑ m ( 0,3, 4,5,9,10 ,11,12 ,13 )
mi A B C 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 L 0 1 1 0 0 0 1 1
求Di的 方法
m0 m1
C=1时L=1， 时 ， 故D0=C C=0时L=1， 时 ， 故D1=C L=0，故 ， D2=0 L=1，故 ， D3=1
m2 m3
数据选择器
4选1数据选择器 集成数据选择器 用数据选择器实现组合逻辑函数 退出
数据选择器 概念
数据选择器：在多路数据传输中，根据地址码的要求， 数据选择器 在多路数据传输中，根据地址码的要求，能把 在多路数据传输中 其中的一路信号挑选出来的电路就是数据选择器， 其中的一路信号挑选出来的电路就是数据选择器，又称多路 选择器或多路开关。 选择器或多路开关。 在数据选择器中，要用地址输入信号来完成挑选数据任务。 在数据选择器中，要用地址输入信号来完成挑选数据任务。 2 2 =4 一个4选 的数据选择器 应有两个地址输入端， 的数据选择器， 一个 选1的数据选择器，应有两个地址输入端，共有 种组合，每种组合可选择对应的一路输入数据来输出；同理， 种组合，每种组合可选择对应的一路输入数据来输出；同理， 8选1 数据选择器，应有 个地址输入端； 16选1 数据选择器， 个地址输入端； 选 数据选择器， 选 数据选择器，应有3个地址输入端 应有4个地址输入端 依次类推。 个地址输入端； 应有 个地址输入端；依次类推。
A>B A<B A=B 1 0 1 0 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 1
真值表中的输入变量包括A3与B3、A2与B2、A1与B1 、A0与B0 和A＇与B＇的比较结果，A＇>B＇、A＇<B＇和A＇=B＇。 A＇与B＇是另外两个低位数，设置低位数比较结果输入端， 是为了能与其它数值比较器连接，以便组成更多位数的数值 比较器；3个输出信号 L1(A＞B)、L2(A＜B)、和L3(A＝B)分 别表示本级的比较结果。
Y = A1 A 0 D0 + A1 A0 D2 + A1 A 0 D3 + A1 A0 D3
集成数据选择器
集成双4选 数据选择器 数据选择器74LS153 集成双 选1数据选择器
VCC 2S A0 2D3 2D2 2D1 2D0 2Y 16 15 14 13 12 11 74LS153 1 2 3 4 5 6 7 8 10 9
D D 1 0 D 1 1 0
A B C 0
本节小结
数据选择器是能够从来自不同地址的多路数字信 息中任意选出所需要的一路信息作为输出的组合电 至于选择哪一路数据输出， 路，至于选择哪一路数据输出，则完全由当时的选 择控制信号决定。 择控制信号决定。 数据选择器具有标准与或表达式的形式， 数据选择器具有标准与或表达式的形式，提供了 地址变量的全部最小项，并且一般情况下， 地址变量的全部最小项，并且一般情况下，Di可以 当作一个变量处理。 当作一个变量处理。因为任何组合逻辑函数总可以 用最小项之和的标准形式构成。所以，利用数据选 用最小项之和的标准形式构成。所以， 择器的输入Di来选择地址变量组成的最小项mi，可 以实现任何所需的组合逻辑函数。 以实现任何所需的组合逻辑函数。 用数据选择器实现组合逻辑函数的步骤： 用数据选择器实现组合逻辑函数的步骤：选用数 据选择器→确定地址变量→ 画连线图。 据选择器→确定地址变量→求Di→画连线图。
第十八讲 数据选择器与分配器
组合逻辑电路
CC14539 数据选择器 1 真值表
输 入 输出 1ST A1 A0 1D3 1D2 1D1 1D0 1Y 使能端低电平有效 1 ×× × × × × 0 0 0 0 × × × 0 0 1D0 0 0 0 × × × 1 1 1ST = 1 时，禁止数据 选择器工作，输出 1Y = 0。 0 0 1 × × 0 × 0 1D 0 0 1 × × 1 ×1 1 0 1 0 × 0 × ×0 1D2 1ST = 0 时，数据选择 0 1 0 × 1 × ×1 器工作。输出哪一路数据 0 1 1 0 × × ×0 1D 由地址码 A1 A0 决定。 0 1 1 1 × × ×1 3
一路输入
D
Y0 Y Y11= D Y2 Y3
多路输出
地址码输入
A1 0
A0 1
EXIT
组合逻辑电路
二、数据选择器的逻辑功能及其使用
1.
8 选 1 数据选择器 CT74LS151
Y ST Y 互补输出端 8 路数据输入端
使能端，低 电平有效
地址信号 输入端
ST A2 CT74LS151 A1 A0 D0D1 D2 D3 D4 D5 D6 D7
0 1 Y = A2A1A0D0 + A20 1A0D1 + A Y = A2A1A0D0 + A2A1A0D1 + 1 0 A2A1A0D2+ A20 1A0D3+ A A2A1A0D2+ A2A1A0D3+ 0 A2A1A0D4+ A20 1A0D5+ A A2A1A0D4+ A2A1A0D5+ 0 A2A1A0D6+ A20 1A0D7 A A2A1A0D6+ A2A1A0D7
数据选择器与数据分配器的设计与仿真
数据选择器与数据分配器的设计与仿真数据选择器与数据分配器的设计与仿真摘要：基于量⼦元胞⾃动机的双稳态特性和数字电路，本⽂探讨了4位数据选择器和4位数据分配器的设计⽅法，并利⽤QCADesigner仿真验证了其电路设计的正确性，对以后8位、16位或更⾼位的数据选择器与数据分配器具有⼀定的借鉴意义。
关键词：量⼦元胞⾃动机、数据选择器和数据分配器、QCADesigner仿真1、引⾔有研究认为，当电⼦器件的尺⼨达到70 nm 时, 由于功率耗散和相互连接等问题使得基于传统CMOS 技术的器件尺⼨的进⼀步减⼩变得不太可能[1]，这就需要发展⼀种不同于传统CMOS 的器件技术来使电⼦器件能继续朝纳⽶级⽅向发展。
近年来，有些学者提出量⼦元胞⾃动机(Quantum Cellular Automaton，QCA)的结构，它通过电⼦在量⼦元胞⾃动机上占据的位置来携带⼆进制信息⽽不是通过传统的电流开关来表⽰⼆进制信息。
量⼦细胞⾃动机的结构, 在⽤分⼦实现时, 其特征尺⼨仅为⼏纳⽶，具有低功耗、⾼集成度和⽆引线集成等优点, 将是新⼀代的电⼦元件之⼀。
然⽽，基于QCA实现数字逻辑系统，均需要展开⼤量的研究⼯作。
作为基于QCA数字逻辑系统的基础，需要有完整的逻辑单元库。
迄今，虽然有⼈提出了各种加法器[2-4]、乘法器[5]和其他电路[6]的设计，但是，数据选择器和数据分配器的设计还缺乏研究。
本⽂结合QCA和数字电路相关知识和化简思想的设计了数据分配器和数据选择器，并利⽤QCADesigner仿真验证了其电路设计的正确性。
此外，此电路设计中采⽤基本QCA器件组合和相同逻辑功能电路合并的思想，具有较强的普适性，对以后的电路设计也有⼀定的借鉴意义。
2、量⼦元胞⾃动机的基本元素QCA是由基本的逻辑器件组成的，这些基本量⼦器件主要有含有两个静电⼦的标准元胞和旋转元胞，每个元胞通过内部电⼦所处的位置定义它的极性，元胞之间极性的传递或改变是依靠两元胞间电⼦的库仑作⽤和元胞内电⼦的隧穿作⽤，每个元胞中的电⼦被⾼度极化，电⼦云密度沿元胞两个垂直的对⾓分布中的⼀个⽅向分布，⼀个元胞的极化能引起临近元胞的极化，从⽽实现数据的传递。
8数据选择器和数据分配器
数字电路-08数据选择器和数据分配器应用实验一． 实验目的1. 了解变量译码器和数据选择器的逻辑功能和具体应用。
2. 熟悉中规模组合逻辑器件功能的测试和设计方法。
二． 实验原理（1）变量译码器变量译码器有n 个输入，2n个输出，每个输出唯一地对应一组输入构成的二进制 码，当且仅当输入组合为该码时，输出呈有效电平。
中规模TTL 集成译码器有74LS139（双2输入、4输出）、74LS138（3输入、8输出）和74LS154（4输入、16输出），输出均为低电平有效，并具有低电平有效的使能控制端S —-。
变量译码器除在数字系统中起二进制译码作用外，还可实现组合逻辑函数、数据分配等功能。
74LS139的引脚图如图8-1（a ）所示，片上有两个独立的2线-4线译码器，各 输出逻辑表达式为：Y ——0 =01A A S ⋅⋅、Y ——1 = 01A A S ⋅⋅、Y ——2 =01A A S ⋅⋅、Y ——3 = 01A A S ⋅⋅显然，当使能S —-为有效电平“0”时，如果译码器A 1，A 0输入的是逻辑函数的输入变量A ，B ，则Y ——i 代表了A ，B 构成的最小项m i 的反函数（最大项）。
所以，2线-4线通用译码器可附加与非门（与门）实现用标准与-或（标准或-与）表达式表示的二变量组合逻辑函数。
同理，n 线-2n 线通用译码器可实现n 变量的组合逻辑函数。
如果把译码器的使能端S 作为数据输入端，则可实现数据分配功能。
被分配的串行数字信号D i 从S 输入，当A 1，A 0为不同的二进制码时，D i 信号被分配到译码器对应的输出端Y ——i 。
比如A1A0为“11”时， D i 信号被分配到Y ——3，此时Y ——0～Y ——2输出均为高电平。
（a ） （b ） （c ）图8-1 器件引脚排列（2）数据选择器数据选择器有n 位控制信号，2n 个数据输入。
每组控制码能够选择唯一的一个数据输出，类似由控制码切换的多选一开关。
数据选择器与数据分配器
L ABC ABC AB
图4-32 例4-8的逻辑电路图
1.3 数据分配器
数据 输入端
数 据
输
出
端
选择端
图4-33 数据分配器示意图
1.3 数据分配器
D
数据 分配器
Y0 Y1
Y2
Y3
A1 A0
表4-17 1路-4路数据分配器真值表
1
0
D7
inst MULTIPLEXER
GN
D7
D6
D5
D4
D3
WN
D2
Y
D1
D0
C
B
A
ቤተ መጻሕፍቲ ባይዱ74151
(a) 8选1数据选择器74LS151
inst MULTIPLEXER
2C3
2C2
2C1
2C0
2GN
1C3
2Y
1C2
1Y
1C1
1C0
1GN
B
A
74153
(b) 双4选1选择器74LS153
出
W
1
D0 D1 D2 D3 D4 D5 D6 D7
数字电子技术
数据选择器与数据分配器
1.1 数据选择器
数
据
数据输出端
输
入
端
选择端 图4-27 2n选一数据选择器示意图
1.1 数据选择器
D0
四选一
D1
数据
Y
D2
选择器
D3
A1 A0
图4-28 四选一数据选择器逻辑符号
表4-15 四选一数据选择器真值表
项目3设备故障数量监测报警电路的设计与制作
1
2 3
74LS151
74LS06 74LS02
2
1 1
5
6 7
电阻R0
电阻R1
1 kΩ
270Ω
3
1 3
轻触按键 6×6×10 S1、S2和 mm S3
4
3mm 3 发光二极 管L1、L2、 （红、 L3 黄、绿）
电路连接与调试 1．检测。用万用表检测发光二极管、电阻和按键，用集成电路检 测装置测试IC1、IC2、IC3、IC4的逻辑功能，确保元器件是好的。 2．安装。按图3-2所示连接电路。 3．测试电路。不按按键看绿色发光二极管是否亮（正常亮）；任 意按一个按键看黄色发光二极管是否亮（正常亮）；三个按键都按 下或任意按两个按键看红色发光二极管是否亮（正常亮）。 4．调试。只要符合要求，一般安装完毕即能工作。但如果出现接 触不良或电路元器件性能及参数误差较大，电路就不能正常工作， 则需根据实际情况进行以下工作： （1）检查电路连接是否有误。对照电路原理图，根据信号流程由 输入到输出逐级检查。 （2）全面检查电路连接是否有不牢固的地方或焊接有虚焊点。 （3）重新检测所使用的集成电路功能是否正常，以排除在电路安 装过程中是否对集成电路造成了损坏。 出现问题与解决方法 结果分析
Y A2 A1 A0 A2 A1 A0 A2 A1 A0 A2 A1 A0 A2 A1 A0 A2 A1 A0 A2 A1 A0 A2 A1 A0
而任何一个逻辑函数都可以写成最小项之和的形式，所以用数据选 择器可以方便地实现逻辑函数。
【例3-2】 试用八选一数据选择器实现逻辑函数Y ABC ABC BC 解 将逻辑函数转换成标准与或表达式
（2）当A、B、C三台设备中任意一台设备出现故障时，因为IC1的 D3、D5、D6接+5V电源，即接高电平“1”，所以IC1的输出为“1”， 进入74LS06反相后，其1Y输出为“0”，黄灯亮。 （3）当A、B、C三台设备中任意两台设备出现故障或三台设备同 时出现故障，因为IC2的D0、D1、D2、D4接+5V电源，即接高电 平“1”，所以IC2的输出为“1”，进入74LS06反相后，其2Y输出为 “0”，红灯亮。
数据选择和分配器
S1 — 数据输入（D）
Y 0 ~ Y 7 — 数据输出（ D）
S2 、S3 — 使能控制端
S2 S3 0时, 实现数据分配器的功能 。
S3 — 数据输入（D） Y 0 ~ Y 7 — 数据输出（ D） S1 、S2 — 使能控制端 S1 1 , S 2 0时 , 实现数据分配器的功能 。
四、用数据选择器实现组合逻辑函数
1ST = 1 时，禁止数据
0 0
00××× 00×××
0 1
0 1
1D0
选择器工作，输出 1Y = 0。
0 0
01×× 01××
0 1
× ×
0 1
1D1
1ST = 0 时，数据选择 器工作。输出哪一路数据 由地址码 A1 A0 决定。
0 1 0 × 0 × ×0 0 1 0 × 1 × × 1 1D2 0 1 1 0 × × ×0 0 1 1 1 × × × 1 1D3
数据输出
数据
输入 D
1 路-4 路 数据分配器
选择控制
A1 A0
真
A1 A0 Y0 Y1 Y2 Y3
0 0 D0 0 0
值 0 1 0 D0 0
表 1 0 0 0D 0
1 1 0 0 0D
Y0 D A1 A0
函
Y1 D A1 A0
数
Y2 D A1 A0 Y3 D A1 A0
式
Y0 Y1 Y2 Y3
1 C1
1 D2 D3
令 A1 = A, A0 = B 则 D0 = 0 D1 =D2 = C D3 = 1
（4）画连线图(略)
用数据选择器实现函数 Z m 3,4,5,6,7,8,9,10,12,14
[解] (1) n = k-1 = 4-1 = 3 用 8 选 1 数据选择器 74LS151
数据选择器和数据分配器
集成数据选择器的规格、品种较多，因此，重要的是要能够看懂真值表，理 解其逻辑功能。
集成数据选择器的芯片种类很多，常用的有2选1，如CT54157、CT54158；4 选1，如CT54LS153、CT54LS353；8选1，如CT74151、CT74LS251。16选1，如 CT54150等。CT74LS251的引脚排列如图（a）所示，逻辑符号如图（b）所示。
（a）引脚排列
（b）逻辑符号
CT74LS251的引脚排列和逻辑符号
如果现有的集成数据选择器通道不够，则可利用多片级联来进行扩展。例如， 用一片CT74LS251（8选1数据选择器）做低位芯片，用另一片CT74LS251做高位芯 片，要使16个通道的数据选1输出，必须有四个地址输入端A、B、C、D，将A端与 高位芯片的 相连，并经过非门与低位芯片的 相连，如下图所示。
3）根据最小项表达式将数据输入端做如下赋值：
D0 D1 D3 D5 D6 D7 1
画出函数的逻辑图，如下图所示。
D2 D4 0
例7.5的逻辑图
本例函数Y m(0,1,3,5,6,7,) 也可以用4选1芯片来实现，如CT74153，
逻辑图如下图所示。选择 、 作为地址输入，即用两变量 、 组成最小项，用第 3个变量作为数据输入，即可实现该函数。
用74LS251实现16选1数据选择器
当A=1时，低位芯片工作，高位芯片处于禁止状态。根据 的地址输入信 号，输出低八路数据 中的一路。
当 时，高位芯片工作，低位芯片处于禁止状态。根据 的地址输入信号， 输出高八路数据 中的一路。
该电路具有16选1数据选择器的功能。
用数据选择器可以实现组合逻辑函数，其方法如下。 1）将给定的函数转化为最小表达式。 2）以最小项因子做数据选择器的输入地址。 3）将函数式中已存在的最小项mi相对应的数据输入端Di赋值为1，将函数 式中不存在的最小项相对应的数据输入端赋值为0。
实验7数据选择与数据分配
实验七 数据选择与数据分配一、实验目的1． 掌握数据选择器和分配器的功能及使用方法。
2． 利用数据选择器和分配器构成功能电路。
二、实验仪器及材料1．数字实验箱 一台2．器件： 74LS151 一片 74LS138 一片 74LS00 一片 三、实验原理假如有多路信息需要通过一条线路传输或多路信息需要逐个处理，这时就要有一个电路，它能选择某个信息而排斥其它信息，这就称作数据选择。
反之，把一路信息逐个安排到各输出端去，叫做数据分配。
1、数据选择器能够实现从多路数据中选择一路进行传输的电路称为数据选择器，或称为多路开关。
74LS153是双四选一数据选择器。
Y 为输出端， A1、A0为地址输入端。
D0. D1. D2. D3为数据输入端。
通过选定不同的地址代码即可从4个数据输入端选出要的一个，并送到输出端Y 。
输出逻辑式可写成：此目的，必须由8个选择变量进行控制，A 0A 1A 2即为选择输入端，D 0~D 7为8个数据输入端，Y 为输出端，8选1数据选择器逻辑图及功能表下表。
提问：根据功能表，写出74LS151的输出逻辑函数式Y=E为使能端，又称选通端，只有0=E 时，才允许有数据输出，否则输出始终为0。
利用使能端可以实现多块选择器的扩展功能。
2、数据分配器在数据传输过程中，有时需要将某一路数据分配到多路装置中去，能够完成这种功能的电路称为数据分配器。
数据分配器与数据选择器功能相反，它是将一路输入数据送到地址选择信号指定的输出。
数据选择器可以看成是译码器的特殊应用。
带有使能端的译码器都具有数据分配器的功能。
3-8线译码器作为8路分配器，使能端作为数据线。
如输入为D，地址信号为A、 B、C，可将D按地址分配到八路输出F0、F1、F2、F3、F4、F5、F6 、F7。
提问：根据功能描述，写出74LS138的输出逻辑函数式Y=提问：使能端作数据输入，就138而言，可以怎样设置？3、数据选择与分配在实际使用时，数据选择器和分配器的配合使用，可以构成一个典型的串行数据传送总线系统。
CH34数据选择器和分配器
S1
0 1
0 1
1/2 74LS139
0 1 A2 A1 A0 0∼7
0 1
74LS139 双 2 线 - 4 线译码器
S A4 A3 1 1 1 0 1 0 1 0
3. 4. 2 数据分配器 一、1 路- 4 路数据分配器
数据 输入
第三章 组合逻辑电路 数据输出
D
1 路-4 路 数据分配器 A1 0 1 0 1 D 0 0 0 A0 0 D 0 0 0 0 D 0 0 0 0 D
二、集成数据选择器 集成双4 集成双4选1数据选择器74LS153 数据选择器74LS153
第三章 组合逻辑电路
Y = D0 A A0 + D A A0 + D2 A A0 +D3 A A0 1 1 1 1 1
第三章 组合逻辑电路
例
将四选一数据选择器扩为八选一数据选择器。 将四选一数据选择器扩为八选一数据选择器。
Y0 Y1 Y2 Y3
= D⋅ A1 A0 ⋅ = D⋅ A1 A ⋅ 0 = D⋅ A A0 ⋅ 1 = D⋅ A A ⋅ 1 0
函 数 式 Y1 Y2
&
选择控制
Y0
&
Y3
&
真 值 表
A A Y0 Y1 Y2 Y3 1 0
0 0 1 1 D
&
1
1
逻辑图
A1
A1
第三章 组合逻辑电路
用74LS138组成八路分配器 组成八路分配器
第三章 组合逻辑电路
(2) 不 用 使 能 端 进 行 扩 展。
第三章 组合逻辑电路
四片 8 选 1（74151） （ ）
32 选 1 数据选择器
数据选择器、数据分配器
2、控制信号约定： 、控制信号约定： 令A1A0=00时，Y=D0 时 A1A0=01时，Y=D1 时 A1A0=10时，Y=D2 时 A1A0=11时，Y=D3 时
3、真值表 输入 、 输出 A1 A0 Y 0 0 D0 0 1 D1 1 0 D2 1 1 D3
• （二）逻辑表达式
F = A1 A0 ⋅ D 0 + A1 A0 ⋅ D1 + A1 A0 ⋅ D 2 + A1 A0 ⋅ D 3
D 7 D6 D5 D 4 D3 D 2 D1 D0
A2 A1 A0 S
0
D7 D7
三、数据选择器的扩展
将两片74LS151连接成一个十六选一的数据选择器。 连接成一个十六选一的数据选择器 例：将两片 连接成一个十六选一的数据选择器。 解：十六选一的数据选择器的地址输入端有四位，最高位A3的输入可 十六选一的数据选择器的地址输入端有四位，最高位 以由两片八选一数据选择器的使能端接非门来实现， 以由两片八选一数据选择器的使能端接非门来实现，低三位地址输入 端由两片74LS151的地址输入端相连而成，连接图如下图所示。当A3 的地址输入端相连而成， 端由两片 的地址输入端相连而成 连接图如下图所示。 工作， 选择数据D ＝0时，由下图可知，低位片 时 由下图可知，低位片74LS151工作，A3A2A1A0选择数据 0~D7 工作 输出； 进行输出。 输出；A3＝1时，高位片工作，选择 8~D15进行输出。 时 高位片工作，选择D
• 四、用数据选择器实现组合逻辑函数 • （一）基本原理和步骤 4选1的数据选择器输出信号表达式
1 0 0 1 0 1 1 0 原理： 原理： 3 = ∑ mi Di 1.数据选择器输出信号逻辑 数据选择器输出信号逻辑 i =0 表达式的一般形式； 如右) 表达式的一般形式；(如右) m选1数据选择器的表达式 2.数据选择器输出信号逻辑 数据选择器输出信号逻辑 m -1 Y = ∑ m i Di , m = 2 n 表达式的主要特点： 表达式的主要特点： i =0 a.具有标准与或表达式的形式； 具有标准与或表达式的形式； 具有标准与或表达式的形式 b.提供了地址变量的全部最小项； 提供了地址变量的全部最小项； 提供了地址变量的全部最小项 c.一般情况下，Di可以当成一个变量处理（取值为原变 一般情况下， 可以当成一个变量处理（ 一般情况下 反变量、 或 ）； 量、反变量、0或1）； d.受选通（使能）信号 S 控制，当 S = 0 时有效， 受选通（ 控制， 时有效， 受选通 使能） S =1 时，Y=0。 。 3.组合逻辑函数的标准表达式：最小项之和的标准式。 组合逻辑函数的标准表达式： 组合逻辑函数的标准表达式 最小项之和的标准式。