数字逻辑数据选择器与分配器
电子科技大学数字逻辑设计及应用作业答案
答案+我名字查看考卷——作业提交1当前得分：15 分(总分：100 分)，折合成百分制共 15 分。
返回作业提交11.逻辑函数，请问其反函数 。
()()()[参考答案：] 分值：5 得分：分 系统自动批改于2019年9月19日 14点35分2. 有关异或逻辑的描述不正确的是 。
() 异或逻辑的反函数是同或逻辑 () 异或逻辑的对偶逻辑是同或逻辑() 一个逻辑变量和0异或得到的是其反函数 [参考答案：] 分值：5 得分：分 系统自动批改于2019年9月19日 14点35分3. 已知一个逻辑的最小项之和为F(, , )=∑m(0,4,7) ，以下哪个等式成立。
()()()[参考答案：] 分值：5得分：5分系统自动批改于2019年9月19日14点35分4. 下面所描述的逻辑函数表达式中，哪一种可以直接从真值表中得到，而无需其他中间步骤。
() 标准形式() 最简与或式() 与非-与非形式[参考答案：] 分值：5得分：5分系统自动批改于2019年9月19日14点35分5.下面有关最小项的描述正确的是。
()()()[参考答案：] 分值：5得分：0分系统自动批改于2019年9月19日14点35分6. 下面有关逻辑函数的描述中，正确的是。
() 逻辑函数的最小项之和是唯一的() 逻辑函数的最简与或表达式是唯一的() 逻辑函数的与非-与非逻辑表达式是唯一的[参考答案：] 分值：5得分：5分系统自动批改于2019年9月19日14点35分7. 请问或非逻辑的对偶关系是。
() 或非逻辑() 与非逻辑() 与或非逻辑[参考答案：] 分值：5得分：0分系统自动批改于2019年9月19日14点35分8.逻辑函数，请问其最小项之和为。
()()()[参考答案：] 分值：5得分：0分系统自动批改于2019年9月19日14点35分9. 逻辑函数Y(, , , )=∑m(0,2,4,6,9,13) + (1,3,5,7,11,15)的最简与或式为（）() +’’() ’+() +[参考答案：] 分值：5得分：0分系统自动批改于2019年9月19日14点35分10.逻辑函数Y的真值表如下：。
数据选择器与数据分配器的设计与仿真
数据选择器与数据分配器的设计与仿真数据选择器与数据分配器的设计与仿真摘要：基于量⼦元胞⾃动机的双稳态特性和数字电路，本⽂探讨了4位数据选择器和4位数据分配器的设计⽅法，并利⽤QCADesigner仿真验证了其电路设计的正确性，对以后8位、16位或更⾼位的数据选择器与数据分配器具有⼀定的借鉴意义。
关键词：量⼦元胞⾃动机、数据选择器和数据分配器、QCADesigner仿真1、引⾔有研究认为，当电⼦器件的尺⼨达到70 nm 时, 由于功率耗散和相互连接等问题使得基于传统CMOS 技术的器件尺⼨的进⼀步减⼩变得不太可能[1]，这就需要发展⼀种不同于传统CMOS 的器件技术来使电⼦器件能继续朝纳⽶级⽅向发展。
近年来，有些学者提出量⼦元胞⾃动机(Quantum Cellular Automaton，QCA)的结构，它通过电⼦在量⼦元胞⾃动机上占据的位置来携带⼆进制信息⽽不是通过传统的电流开关来表⽰⼆进制信息。
量⼦细胞⾃动机的结构, 在⽤分⼦实现时, 其特征尺⼨仅为⼏纳⽶，具有低功耗、⾼集成度和⽆引线集成等优点, 将是新⼀代的电⼦元件之⼀。
然⽽，基于QCA实现数字逻辑系统，均需要展开⼤量的研究⼯作。
作为基于QCA数字逻辑系统的基础，需要有完整的逻辑单元库。
迄今，虽然有⼈提出了各种加法器[2-4]、乘法器[5]和其他电路[6]的设计，但是，数据选择器和数据分配器的设计还缺乏研究。
本⽂结合QCA和数字电路相关知识和化简思想的设计了数据分配器和数据选择器，并利⽤QCADesigner仿真验证了其电路设计的正确性。
此外，此电路设计中采⽤基本QCA器件组合和相同逻辑功能电路合并的思想，具有较强的普适性，对以后的电路设计也有⼀定的借鉴意义。
2、量⼦元胞⾃动机的基本元素QCA是由基本的逻辑器件组成的，这些基本量⼦器件主要有含有两个静电⼦的标准元胞和旋转元胞，每个元胞通过内部电⼦所处的位置定义它的极性，元胞之间极性的传递或改变是依靠两元胞间电⼦的库仑作⽤和元胞内电⼦的隧穿作⽤，每个元胞中的电⼦被⾼度极化，电⼦云密度沿元胞两个垂直的对⾓分布中的⼀个⽅向分布，⼀个元胞的极化能引起临近元胞的极化，从⽽实现数据的传递。
吉大20秋《数字逻辑电路》在线作业一【标准答案】
吉大18春学期《数字逻辑电路》在线作业一 -0004
试卷总分:100 得分:100
一、单选题 (共 10 道试题,共 40 分)
1.把一个五进制计数器与一个四进制计数器串联可得到（）进制计数器
A.4
B.5
C.9
D.20
答案:D
2.以下电路中，加以适当辅助门电路，（）适于实现单输出组合逻辑电路
A.奇偶校验器
B.数据选择器
C.数值比较器
D.七段显示译码器
答案:B
3.一个8选一数据选择器的数据输入端有（）个
A.1
B.2
C.3
D.8
答案:D
4.在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有（）结构，否则会产生数据冲突。
A.集电极开路
B.三态门
C.灌电流
D.拉电流
答案:B
5.8位移位寄存器，串行输入时经（）个脉冲后，8位数码全部移入寄存器中
A.1
B.2
C.4
D.8
答案:D
6.欲使D触发器按Qn+1=/Qn工作，应使输入D=（）
A.0
B.1
C.Q
D./Q。
数字逻辑实验二
数字逻辑实验⼆实验⼆数据选择器、译码器、全加器实验⼀、实验⽬的1．熟悉数据选择器的逻辑功能。
2．熟悉译码器的⼯作原理和使⽤⽅法。
3．设计应⽤译码器的电路，进⼀步加深对它的理解。
4．掌握全加器的实现⽅法。
5．学习⽤中规模集成电路的设计⽅法。
⼆、实验所⽤器件和仪表1．双4选1数据选择器74LS153 1⽚2．双2-4线译码器74LS139 2⽚3．⼆输⼊四与⾮门74LS00 1⽚4．⼆输⼊四异或门74LS86 1⽚5．万⽤表6．⽰波器7．实验箱三、实验内容1．测试74LS153中⼀个4选1数据选择器的逻辑功能。
2．测试74LS139中⼀个2-4译码器的逻辑功能。
3．⽤2-4线译码器74LS139和与⾮门74LS00实现逻辑函数。
4．⽤两⽚2-4线译码器74LS139设计⼀个8通道的数据分配器。
5．⽤数据选择器74LS153设计⼀个全加器。
四、实验接线图1．74LS153实验接线图和74LS153真值表（每个芯⽚的电源和地端要连接）4个数据输⼊引脚C0─C3分别接实验台上的10MHz、1MHz、500KHz、100KHz脉冲源。
变化地址选择引脚A、B和使能引脚G的电平，产⽣不同的组合。
观测并记录每种组合下数据选择器的输出波形。
Output输出送到⽰波器上的红⾊线端，⽰波器上的⿊⾊线端接地。
观察⽰波器上输出波形和右下⽅频率的数值。
K1、K2和K3是实验箱上3个不同的开关。
图4.1 74LS153实验接线图表4.1 74LS153真值表2．74LS139实验接线图和74LS139真值表图4.2 74LS139实验接线图表4.2 74LS139真值表4个译码输出引脚Y0─Y3接电平指⽰灯。
改变引脚G、B、A的电平，产⽣8种组合。
观测并记录指⽰灯的显⽰状态。
=+。
输⼊来源于开关，输出送到LED 3．⽤74LS139和74LS00实现逻辑函数F AB AB灯上，观察在不同的输⼊时，灯的亮灭情况）4．⽤两⽚74LS139设计⼀个8通道的数据分配器（输⼊来源于开关，输出送到LED灯A图4.4 74LS139实现数据分配器的接线图5．⽤数据选择器74LS153设计⼀个全加器（输⼊来源于开关，输出送到LED灯上，观察在不同的输⼊时LED 灯的亮灭情况）。
习题册答案-《数字逻辑电路(第四版)》-A05-3096
第一章逻辑门电路§1-1 基本门电路一、填空题1.与逻辑；Y=A·B2.或逻辑；Y=A+B3.非逻辑；Y=4.与；或；非二、选择题1. A2. C3. D三、综合题1.2.真值表逻辑函数式Y=ABC§1-2 复合门电路一、填空题1.输入逻辑变量的各种可能取值；相应的函数值排列在一起2.两输入信号在它们；异或门电路3.并；外接电阻R；线与；线与；电平4.高电平；低电平；高阻态二、选择题1. C2. B3. C4. D5. B三、综合题1.2.真值表逻辑表达式Y1=ABY2=Y3==A+B 逻辑符号3.第二章组合逻辑电路§2-1 组合逻辑电路的分析和设计一、填空题1.代数；卡诺图2.n；n；原变量；反变量；一；一3.与或式；1；04.组合逻辑电路；组合电路；时序逻辑电路；时序电路5.该时刻的输入信号；先前的状态二、选择题1. D2. C3. C4. A5. A三、判断题1. ×2. √3. √4. √5. ×6. √四、综合题1.略2.（1）Y=A+B（2）Y=A B+A B(3) Y=ABC+A+B+C+D=A+B+C+D3. (1) Y=A B C+A B C+ A B C + ABC=A C+AC(2) Y=A CD+A B D+AB D+AC D(3) Y=C+A B+ A B4. （a）逻辑函数式Y= Y=AB+A B真值表逻辑功能：相同出1，不同出0 （b）逻辑函数式Y=AB+BC+AC真值表逻辑功能：三人表决器5.状态表逻辑功能：相同出1，不同出0逻辑图1. 6.Y=A ABC+B ABC+C ABC判不一致电路，输入不同，输出为1,；输入相同，输出为0。
§2-2 加法器一、填空题1.加数与被加数；低位产生的进位2.加数与被加数；低位产生的进位3.加法运算二、选择题1. A2. C三、综合题1.略2.略3.§2-3 编码器与比较器一、填空题1. 编码2. 101011；010000113. 十；二；八；十六4. 0；1；逢二进一；10；逢十进一5. 二进制编码器；二—十进制编码器6. 两个数大小或相等7. 高位二、选择题1. A2. B3. C4. B三、综合题1.略2.（1）10111；00100011（2）00011001；19（3）583. （1）三位二进制（2）1,1,0（3）1,1,14.§2-4 译码器与显示器一、填空题1. 编码器；特定含意的二进制代码按其原意；输出信号；电位；解码器2. 二进制译码器；二—十进制译码器；显示译码器3. LED数字显示器；液晶显示器；荧光数码管显示器4. 1.5～3；10mA/段左右5. 共阴极显示译码器；共阳极显示译码器；液晶显示译码器二、选择题1. A；D2. A三、判断题1.√2.×3.×4.√5.√四、综合题七段显示译码器真值表f=D C B A +D C B A +D C B A+D CB A +D C B A +D C B A =D+B A +C A +C B =DB AC AC B§2-5 数据选择器与分配器一、填空题1.多路调制器；一只单刀多掷选择开关；地址输入；数字信息；输出端2.从四路数据中，选择一路进行传输的数据选择器3.地址选择；输出端二、选择题1. D2. A；C三、判断题1. √2. ×四、综合题1.略2. Y=A B D0+A BD1+A B D2+ABD3第三章触发器§3-1 基本RS触发器与同步RS触发器一、填空题1.两个；已转换的稳定状态2.R S+RSQ n;R+S=13. R S Q n+ R S;RS=04.置0；置15.相同；低电平；高电平6.时钟信号CP7.D触发器8.空翻二、选择题1.D2.B3.A4.B5.B6.D三、判断题1. ×2. ×3. √4. ×5. ×6. ×四、综合题1.略2.3.4.5.略§3-2主从触发器与边沿触发器一、填空题1.空翻2.置0、置1、保持、翻转3.Ｄ、J Q n+K Q n4.保持、置1、清0、翻转5.电平、主从6.一次变化7.边沿触发器8.不同、做成9.置0、置1、时钟脉冲二、选择题1.A2.A3.D4.B5.A6.C7.D8.B9.A10.D三、判断题1. √2. ×3. ×4. ×5. √6. ×7. √8. √四、综合题1.2.3.4.略5.略6.§3-3触发器的分类与转换一、填空题1.T、T'2. T Q n+ T Q n、Q n3.1、04. Q n、Q n5. 16. T'7. T8. T'二、选择题1.D2.D3.D4.B5.B三、判断题1. ×2. ×3. ×4. ×四、分析解答题1.2.3.略4.略5.略第四章时序逻辑电路§4-1 寄存器一、填空题1.输入信号；锁存信号2.接收；暂存；传递；数码；移位二、选择题1. C2. B；A三、判断题1. √2. ×3. √四、综合题1.JK触发器构成D触发器，即Q n+1= D。
数字逻辑学习通课后章节答案期末考试题库2023年
数字逻辑学习通课后章节答案期末考试题库2023年1.组合逻辑电路在任意时刻的稳定输出信号取决于____。
参考答案:此时的输入2.一块数据选择器有三个地址输入端,则它的数据输入端应有( )。
参考答案:83.最基本的逻辑关系有与非、或非、与或非三种。
参考答案:错4.用数据选择器可实现时序逻辑电路。
参考答案:错5.数据选择器和数据分配器的功能正好相反,互为逆过程。
参考答案:对6.八路数据选择器应有( )个选择控制器参考答案:37.以下哪一条不是消除竟争冒险的措施( )参考答案:利用触发器8.一片四位二进制译码器,它的输出函数有( )参考答案:16个9.逻辑变量的取值,1比0大。
参考答案:错10.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。
参考答案:错11.逻辑函数的常用表示方法有逻辑表达式、真值表、状态转换图。
参考答案:错12.摩根定律又称为反演定律。
参考答案:对13.组合逻辑电路是一种有记忆功能的电路。
参考答案:错14.编码与译码是互逆的过程。
参考答案:对15.CMOS或非门与TTL或非门的逻辑功能完全相同。
参考答案:对16.组合逻辑电路的设计步骤是: 1、根据设计要求，列出真值表。
2、写出逻辑函数表达式3、化简4、根据最简逻辑函数式画出逻辑图。
参考答案:对17.在组合逻辑电路中任一时刻的输出只与当时的输入有关。
参考答案:对18.计数器和数据选择器都是组合逻辑器件。
参考答案:错19.组合逻辑电路的基本单元是逻辑门。
参考答案:对20.若两个函数具有不同的真值表,则两个逻辑函数必然不相等。
参考答案:对21.优先编码器的编码信号是相互排斥的,不允许多个编码信号同时有效。
参考答案:错22.逻辑代数又称为布尔代数。
参考答案:对23.在逻辑电路中,由于电路的延迟,使输出端产生瞬间逻辑错误的尖峰脉冲称为竞争、冒险现象。
参考答案:对24.欲对全班53个同学以二进制代码编码表示,最少需要二进制的位数是( )参考答案:625.组合逻辑电路的设计方法和分析方法是一样的。
数字逻辑期末复习题
一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为___B___。
A ．(128)10 B ．(64)10 C ．(256)10 D ．(8)102. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。
A ．AB F = B ．C AB F +=C ．C A AB F +=D ． C B AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断5． 连续异或1985个1的结果是____B_____。
A ．0 B ．1 C ．不确定 D ．逻辑概念错误6. 与逻辑函数D C B A F +++= 功能相等的表达式为___C_____。
A ． D CB A F +++=B ．D C B A F +++= C ． D C B A F = D ．D C B A F ++=7．下列所给三态门中，能实现C=0时，F=AB ；C=1时，F 为高阻态的逻辑功能的是____A______。
_____D_____。
_____A_____。
C ． 加法器 5”，则译码器输出a ～g 应为____C______。
A ． 0100100B ．1100011C ． 1011011D ．0011011分） 对应的电压范围是。
N 2____个输出端。
对于每、_T_等四种类型。
D=__0_____。
17.请写出描述触发器逻辑功能的几种方式___特性表、特性方程、状态图、波形图_________。
18.多个集电极开路门（OC 门）的输出端可以 _____线与_______。
触发器的特性方程是___n n Q T Q ⊕=+1_____,当T=1时,特性方程为___n n Q Q =+1_____,这时触发器可以用来作___2分频器_____。
数字逻辑知识点总结
1、三极管的截止条件是V BE ＜0.5V ，截止的特点是I b =I c ≈0；饱和条件是 I b ≥（E C -Vces ）/（β·R C ），饱和的特点是V BE ≈0.7V ，V CE =V CES ≤0.3V 。
2、逻辑常量运算公式3、逻辑变量、常量运算公式4、 逻辑代数的基本定律根据逻辑变量和逻辑运算的基本定义，可得出逻辑代数的基本定律。
①互非定律: A+A = l ，A • A = 0 ；1=+A A ，0=•A A ； ②重叠定律（同一定律）：A • A=A ， A+A=A ；③反演定律(摩根定律）：A • B=A+B 9 A+B=A • B B A B A •=+，B A B A +=•； ④还原定律: A A =ch2.1、三种基本逻辑是与、或、非。
2、三态输出门的输出端可以出现高电平、底电平和高阻三种状态。
1、组合电路的特点：电路任意时刻输出状态只取决于该时刻的输入状态，而与该时刻前的电路状态无关。
2、编码器：实现编码的数字电路3、译码器：实现译码的逻辑电路4、数据分配器：在数据传输过程中，将某一路数据分配到不同的数据通道上。
5、数据选择器：逻辑功能是在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号。
6、半加器：只考虑两个一位二进制数相加，而不考虑低位进位的运算电路。
7、全加器：实现两个一位二进制数相加的同时，再加上来自低位的进位信号。
8、在数字设备中，数据的传输是大量的，且传输的数据都是由若干位二进制代码0和1组合而成的。
9、奇偶校验电路：能自动检验数据信息传送过程中是否出现误传的逻辑电路。
10、竞争：逻辑门的两个输入信号从不同电平同时向相反电平跳变的现象。
11、公式简化时常用的的基本公式和常用公式有（要记住）： 1）()()C A B A BC A ++=+2）B A AB += B A B A +=+ (德.摩根定律） 3）B A B A A +=+4）B A AB BC B A AB +=++5）AB B A B A B A +=+ B A B A AB B A +=+12、逻辑代数的四种表示方法是真值表、函数表达式、卡诺图和逻辑图。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
（2）提供了地址变量的全部最小项。
i0
（3）一般情况下，Di可以当作一个变量处理。
因为任何组合逻辑函数总可以用最小项之和
的标准形式构成。所以，利用数据选择器的输入
Di来选择地址变量组成的最小项mi，可以实现任
何所需的组合逻辑函数。
数字逻辑
College of Computer Science, SWPU
3
求Di
数字逻辑
3
（1）公式法
函数的标准与或表达式：
L ABC ABC AB m0C m1C m2 0 m3 1
4选1数据选择器输出信号的表达式：
Y m0D0 m1D1 m2D2 m3D3
比较L和Y，得： D0 C、D1 C 、D2 0、D3 1
College of Computer Science, SWPU
74x138
数据输E入N_SLRC 数据输E入N_SLRC
地址 选择
DSTSEL0 DSTSEL1 DSTSEL2
G1 Y0
G2A Y1
G2B
Y2 Y3
Y4
A
Y5
B
Y6
C
Y7
DST0_L DST7_L
利用74x139实现2位4输出多路分配器
数字逻辑
College of Computer Science, SWPU
0 2C0 0 2C1 0 2C2 0 2C3
College of Computer Science, SWPU
扩展数据选择器
扩展位 如何实现8输入，16位多路复用器？
由8输入1位8输入16位
需要16片74x151， 每片处理输入输出中的1位 选择端连接到每片的C,B,A 注意：选择端的扇出能力
（驱动16个负载）
EN A B CY D0 Y
D7
数字逻辑
College of Computer Science, SWPU
用双4选1数据选择器构成8选1数据选择器
A0 A1 A2
D0 D1 D2 D3
D4 D5 D6 D7
数字逻辑
Y
College of Computer Science, SWPU
数据选择器（multiplexer）
数据选择器的应用 数据选择器的应用很广，典型应用有以下几个 方面：
实现组合逻辑函数。 在数据传输时实现并—串转换。 产生序列信号。
数字逻辑
College of Computer Science, SWPU
数据选择器实现逻辑函数
基本原理
数据选择器的主要特点：
2n 1
（1）具有标准与或表达式的形式。即：Y Dimi
双4选1 A B 1G
2G
数字逻辑
4输入2位多路复用器74x153真值表
1G_L 2G_L B A
1 1 XX 0 0 00 0 0 01 0 0 10 0 0 11 0 1 00 0 1 01 0 1 10 0 1 11 1 0 00 1 0 01 1 0 10 1 0 11
1Y 2Y
00 1C0 2C0 1C1 2C1 1C2 2C2 1C3 2C3 1C0 0 1C1 0 1C2 0 1C3 0
真值表
数字逻辑
数据分配器
A B D W0 W1 W2 W3 0000000 0011000 0100000 0110100 1000000 1010010 1100000 1110001
College of Computer Science, SWPU
利用带使能端的二进制译码器作为多路分配器
—— 利用使能端作为数据输入端
数据选择器（multiplexer）
又称多路开关、多路复用器（缩写：mux） 在选择控制信号的作用下， 从多个输入数据中 选择其中一个作为输出。
Enable 使使能能 Select 选选择择
n个1b位据源
n1
EN
Y EN mi Di
SEL
i0
D0
Y 数数据据输输出出（（b1位）
Dn-1
数字逻辑
EN A B CY D0 Y
D7
数字逻辑
College of Computer Science, SWPU
扩展数据选择器
扩展数据输入端的数目 如何实现32输入，1位多路复用器？
数据输入由832，需4片
如何控制选择输入端？ —— 分为：高位＋低位 高位＋译码器进行片选 低位接到每片的C,B,A 4片输出用或门得最终输出
College of Computer Science, SWPU
A B C
数字逻辑
8输入1位多路复用器 74x151真值表
EN_L C B A Y Y_L
1 XXX 0 000 0 001 0 010 0 011 0 100 0 101 0 110 0 111
01 D0 D0’ D1 D1’ D2 D2’ D3 D3’ D4 D4’ D5 D5’ D6 D6’ D7 D7’
College of Computer Science, SWPU
1A 2A 3A 4A
数字逻辑
2输入4位多路复用器 74x157真值表
输入
输出
G_L S 1Y 2Y 3Y 4Y
1 X 0001 0 0 1A 2A 3A 4A 0 1 1B 2B 3B 4B
College of Computer Science, SWPU
College of computer science, SWPU
数字逻辑
Digital logic
主 讲 颜俊华 第七讲
数据分配器与数据选择器
Computer Science
数据分配器（demultiplexer）
数据分配器（demultiplexer）：简称DEMUX， 实现将一路数据分配到多路通到中去。 实现的是单输入多输出形式。
4
画连线图
数字逻辑
4
L Y
1
2 74LS153 D0 D1 D2 D3 A1 A0 ST
数字逻辑
College of Computer Science, SWPU
数据分配器
试设计原码输出的4路数据分配器。 逻辑函数表达式：
W 0 DAB W1 DAB W 2 DAB W 3 DAB
4路数据分配器原理示意图
数字逻辑
College of Computer Science, SWPU
基本步骤
逻辑函数
n个地址变量的数
据选择器，不需要
1
增加门电路，最多
可实现n＋1个变量
的函数。
确定数据选择器
2
确定地址变量
数字逻辑
L ABC ABC AB
1
3个变量，选用4 选1数据选择器。
选用74LS153
2
74LS153有两个
地址变量。
A1=A、A0=B
College of Computer Science, SWPU