8数据选择器和数据分配器
第十八讲 数据选择器与分配器
组合逻辑电路
CC14539 数据选择器 1 真值表
输 入 输出 1ST A1 A0 1D3 1D2 1D1 1D0 1Y 使能端低电平有效 1 ×× × × × × 0 0 0 0 × × × 0 0 1D0 0 0 0 × × × 1 1 1ST = 1 时，禁止数据 选择器工作，输出 1Y = 0。 0 0 1 × × 0 × 0 1D 0 0 1 × × 1 ×1 1 0 1 0 × 0 × ×0 1D2 1ST = 0 时，数据选择 0 1 0 × 1 × ×1 器工作。输出哪一路数据 0 1 1 0 × × ×0 1D 由地址码 A1 A0 决定。 0 1 1 1 × × ×1 3
一路输入
D
Y0 Y Y11= D Y2 Y3
多路输出
地址码输入
A1 0
A0 1
EXIT
组合逻辑电路
二、数据选择器的逻辑功能及其使用
1.
8 选 1 数据选择器 CT74LS151
Y ST Y 互补输出端 8 路数据输入端
使能端，低 电平有效
地址信号 输入端
ST A2 CT74LS151 A1 A0 D0D1 D2 D3 D4 D5 D6 D7
0 1 Y = A2A1A0D0 + A20 1A0D1 + A Y = A2A1A0D0 + A2A1A0D1 + 1 0 A2A1A0D2+ A20 1A0D3+ A A2A1A0D2+ A2A1A0D3+ 0 A2A1A0D4+ A20 1A0D5+ A A2A1A0D4+ A2A1A0D5+ 0 A2A1A0D6+ A20 1A0D7 A A2A1A0D6+ A2A1A0D7
数电 (15)
A2A1A0D3 mi Di
i 0
7
八选一MUX的功能表 使能 输入 EN 1 0 0 0 0 输 入 输出 使能 输入 EN 0 0 0 0 输 入 A2 1 1 1 1 A1 0 0 1 1 A0 0 1 0 1 输出 Y D4 D5 D6 D7
A2 Ø 0 0 0 0
A1 Ø 0 0 1 1
D3～D0 ：数据输入端；
四选一
Y
EＮ：使能端； Y：输出端；
简化逻辑符号
A0 A1 D0
四选一
Y
四选一MUX的逻辑表达式
D1 D 2 M UX D3 EN
EN = 1, Y = 0 ;
EN = 0, Y = A1A0D0+ A1A0D1+ A1A0D2 + A1A0D3
mi Di
i 0
F Y 比较两卡诺图，若A、B、C分别接A2、A1、A0， 再令D0 =D1= D2 = D3 = D5 ，D4 =D6 =D7 =1，则
Y=F，相应的电路图如下所示：
C B A
V CC
EN A0 A1 A2 D0 D1 7 41 51 Y D2 D3 D4 D5 D6 D7
F
A对应最高位权
注意：用数据选择器实现逻辑函数时，输入变量 的高低位与地址端高低位的对应关系
0 1 0 0 1 0 1 1
0 0 1 0 1 1 0 1
1 0 0 1 0 0 0 0
0 1 0 1 0 0 0 0
0 0 1 0 1 1 0 1
2. 数据比较器的扩展 (1) 串联方式
A0 A1 A2 A3 0 1 0 B 0 B1 B2 B3 A0 A1 A2
A 3
7 48 5 F A>B
注电考试最新版教材-第34讲 第十九章基本逻辑电路(二)及第二十章中规模集成组合电路
一、4选1数据选择器
由地址码决定从４路输入中选择哪１路输出。
（1）真值表如下图：
（2）逻辑图
（3）集成数据选择器：CC14539
CC14539为CMOS双4选1数据选择器。
二、8选1数据选择器
1、真值表
2、逻辑功能
ST＝1时，选择器被禁止，无论地址码是什么，Y总是等于0
3、集成8选1数据选择器：74LS151
逻辑功能图和引脚排列图如下：
数据分配器
在数字系统和计算机中，为了减少传输线，经常采用总线技术，即在同一条线上对多路数据进行接收或传送。
用来实现这种逻辑功能的数字电路就是数据选择器和数据分配器。
数据分配器能把一个输入数据有选择地分配给任一个输出通道。
分配器通常只有一个数
据输入端，而有M个数据输出端。
如将译码器的使能端作为数据输入端，二进制代码输入端作为地址信号输入端使用时，则译码器便成为一个数据分配器。
如由74LS138构成的1路-8路数据分配器如右图。
应用举例：数据分配器和数据选择器一起构成数据分时传送系统
补充：组合逻辑电路中的竞争冒险
竞争冒险现象及其产生的原因
一、概念
同一个门的输入信号，由于它们在此前通过不同数目的门，经过不同长度导线的到达门输入端的时间会有先有后，这种现象称为竞争。
逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲（又称过渡干扰脉冲）的现象，称为冒险。
或：在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。
产生竞争冒险的原因：主要是门电路的延迟时间产生的。
数电习题3
习题三【试题3-1】 用74LS138设计一个能对32地址译码的译码电路。
【解题方法指导】构成32地址译码系统需要用4片74LS138译码器。
32地址对应5位二进制地址码A 4A 3A 2A 1A 0，低三位地址A 2A 1A 0为每一片译码器提供8个低位地址，高位地址A 4A 3作为译码器的使能信号。
A 4A 3=00时，74138-1译码输出；A 4A 3=01时，74138-2译码输出；A 4A 3=10时，74138-3译码输出；A 4A 3=11时，74138-4译码输出。
A 4A 3可以用2/4线译码器译码，为74138-1～74138-4提供使能信号。
考虑到74138有多个使能端；可利用使能端本身的译码功能。
由于74138只有一个高电平有效的使能端，所以A 4中A 3要有一个反相后接低电平有效的使能端，使A 4A 3=11时，74138-4译码输出。
【解答】能实现32地址译码的译码系统之一如图3-53所示。
图3-53 74138实现32地址译码【试题3-2】用74138和74151组成图3-54所示16通道数据传输系统，可将任一输入通道的输入数据从任一输出通道输出。
图3-54【解题方法指导】本题实质是将8通道数据选择器和8通道数据分配器扩展为16通道。
八选一数选器74151只有一个使能端，所以要用一个反相器使两片74151分别使能。
八通道数据分配器74138有三个使能端，一片74138用高电平使能，另一片74138则用低电平使能，剩余一个低电平使能端作为数据输入端。
因为，低电平使能端作为数据输入端，输入输出数据同相，所以，74151用高电平输出有效的输出端Y 。
Y 24～Y 31 A Y 8～Y 15 A I I 1 I Y 0Y 1Y 1【解答】能实现16通道数据传输系统之逻辑图如图3-55所示。
图3-55【试题3-3】用一片74LS48实现三位十进制数动态扫描显示。
【解题方法指导】图3-18中用三片7448实现三位十进制数动态扫描显示，选通信号ST 作为灭灯输入BI 。
数字逻辑期末复习题
一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为___B___。
A ．(128)10 B ．(64)10 C ．(256)10 D ．(8)102. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。
A ．AB F = B ．C AB F +=C ．C A AB F +=D ． C B AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断5． 连续异或1985个1的结果是____B_____。
A ．0 B ．1 C ．不确定 D ．逻辑概念错误6. 与逻辑函数D C B A F +++= 功能相等的表达式为___C_____。
A ． D CB A F +++=B ．D C B A F +++= C ． D C B A F = D ．D C B A F ++=7．下列所给三态门中，能实现C=0时，F=AB ；C=1时，F 为高阻态的逻辑功能的是____A______。
_____D_____。
_____A_____。
C ． 加法器 5”，则译码器输出a ～g 应为____C______。
A ． 0100100B ．1100011C ． 1011011D ．0011011分） 对应的电压范围是。
N 2____个输出端。
对于每、_T_等四种类型。
D=__0_____。
17.请写出描述触发器逻辑功能的几种方式___特性表、特性方程、状态图、波形图_________。
18.多个集电极开路门（OC 门）的输出端可以 _____线与_______。
触发器的特性方程是___n n Q T Q ⊕=+1_____,当T=1时,特性方程为___n n Q Q =+1_____,这时触发器可以用来作___2分频器_____。
数字电路判断题
0000070800、取样－保持器按一定取样周期把时域上连续变化的信号变为时域上离散变化的信号。
（）。
（a）正确（b）错误答案：a0000010801、TTL与非门的多余输入端可以接固定高电平。
（）。
（a）正确（b）错误答案：a0000010802、当TTL与非门的输入端悬空时相当于输入为逻辑1。
（）。
（a）正确（b）错误答案：a0000010803、普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。
（）。
（a）正确（b）错误答案：a0000010804、两输入端四与非门器件74LS00与7400的逻辑功能完全相同。
（）。
（a）正确（b）错误答案：a0000010805、CMOS或非门与TTL或非门的逻辑功能完全相同。
（）。
（a）正确（b）错误答案：a0000010806、三态门的三种状态分别为：高电平、低电平、不高不低的电压。
（）。
（a）正确（b）错误答案：b0000010807、TTL集电极开路门输出为１时由外接电源和电阻提供输出电流。
（）。
（a）正确（b）错误答案：a0000010808、一般TTL门电路的输出端可以直接相连，实现线与。
（）。
（a）正确（b）错误答案：b0000010809、 CMOS OD门（漏极开路门）的输出端可以直接相连，实现线与。
（）。
（a）正确（b）错误答案：a0000010810、TTL OC门（集电极开路门）的输出端可以直接相连，实现线与。
（）。
（a）正确（b）错误答案：a0000020811、逻辑变量的取值，１比０大。
（）。
（a）正确（b）错误答案： b0000020812、异或函数与同或函数在逻辑上互为反函数。
（）。
（a）正确（b）错误答案：a0000020813、若两个函数具有相同的真值表，则两个逻辑函数必然相等。
（）。
（a）正确（b）错误答案：a0000020814、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
（）。
（a）正确（b）错误答案： b0000020815、若两个函数具有不同的真值表，则两个逻辑函数必然不相等。
东师《数字电路与数字逻辑16秋在线作业2
东师《数字电路与数字逻辑16秋在线作业2东北师范⼤学东师数字电路与数字逻辑16秋在线作业2⼀、单选题（共10 道试题，共30 分。
）1. 同步时序电路和异步时序电路⽐较,其差异在于后者()A. 没有触发器B. .没有统⼀的时钟脉冲控制C. 没有稳定状态D. 输出只与内部状态有关正确答案：2. 在布尔逻辑中，每个逻辑变量的取值只有（）种可能。
A. 1B. 2C. 3D. 4正确答案：3. GAL的中⽂全称是（）A. 通⽤阵列逻辑B. 现场可编程门阵列C. 可编程逻辑阵列D. 可编程阵列逻辑正确答案：4. ⼀位8421BCD码计数器⾄少需要()个触发器A. 3B. 4C. 5D. 10正确答案：5. 2421码110010111110转换为⼗进制数是：()A. 26.48B. 23.84C. 65.286. 寄存器是⽤来暂存数据的()部件。
A. 物理B. 物理和逻辑C. 逻辑正确答案：7. 随机存储器具有（）功能A. 读/写B. ⽆读/写C. 只读D. 只写正确答案：8. 随机存储器具有（）功能A. 读/写B. ⽆读/写C. 只读D. 只写正确答案：9. 在使⽤多⽚DAC0832 进⾏D/A 转换，并分别输⼊数据的应⽤中，它的两极数据锁存结构可以（）A. 保证各模拟电压能同时输出B. 提⾼D/A转换速度C. 提⾼D/A 转换速度D. 增加可靠性正确答案：10. 触发器可以记忆（）位⼆值信号。
A. 1B. 2C. 4D. 8正确答案：数字电路与数字逻辑16秋在线作业2⼆、多选题（共10 道试题，共30 分。
）B. 画出表⽰该逻辑式的卡诺图C. 找出可以合并的最⼩项D. 选取化简后的乘积项。
正确答案：2. ROM的⼀般结构由哪⼏部分组成（）A. 地址译码器B. 指令译码器C. 存储矩阵D. 读出电路正确答案：3. 进程语句的组成部分有（）A. 敏感表B. 进程C. 结束D. 实体正确答案：4. PLS2000与3000系列中基本逻辑单元与PLS1000系列不同之处是（）A. 全局时钟结构B. I/O单元C. 输出使能结构D. 输出布线池结构正确答案：5. 为了消除电平异步时序电路中反馈回路间的临界竞争，状态编码时通常采⽤( )的⽅法。
数据选择器组合控制电路设计习题解答习题解答
任务6.3互补接入数据选择器组合控制电路设计习题解一、测试（一）判断题1.在N位数据选择器，如4选1数据选择器(如CT54LS153)，表示从4路输入数据中各选择1路数据进行传输。
答案：T解题：在N位数据选择器，如4选1数据选择器(如CT54LS153)，表示从4路输入数据中各选择1路数据进行传输。
2.数据选择器用以将一个输入数据分配到多个指定输出端上的电路。
答案：F解题：是数据分配器功能。
3.数据选择器和数据分配器刚好相反，他是从输入的多个数据中选择其中一路。
答案：T解题：数据选择器和数据分配器刚好相反，他是从输入的多个数据中选择其中一路。
4、在数据选择器中，通常用地址输入信号来完成挑选数据的任务。
答案：T解题：在数据选择器中，通常用地址输入信号来完成挑选数据的任务。
5. 一个4选1的数据选择器，应有4地址输入端，一个8选1的数据选择器，应有8地址输入端。
答案：F解题：一个4选1的数据选择器，应有2地址输入端，一个8选1的数据选择器，应有3个地址输入端。
6、数据分配器的逻辑功能是从2n个输入信号中选择一个送到唯一输出端；数据选择器的逻辑功能是根据地址信号的要求将公共总线上的一路输入数据分配到指定输出通道上去。
答案：F解题：数据选择器的逻辑功能是从2n个输入信号中选择一个送到唯一输出端；数据分配器的逻辑功能是根据地址信号的要求将公共总线上的一路输入数据分配到指定输出通道上去。
7、数据选择器74LS153是一个4选1数据选择器。
当输入信号D3D2D1D0分别为1000时，输出为1，那么地址信号A1、A0(A1高位)为00。
答案：F解题：地址信号A1、A0(A1高位)为11。
8、数据选择器74LS151是一个8选1数据选择器。
当输入信号D7~D0分别为10001000时，输出为1，那么地址信号A2A1A0(A2高位)可能的是111。
答案：T解题：地址信号A2A1A0(A2高位)可能的是111，或011.9、数据选择器74LS151是一个8选1数据选择器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电路-08
数据选择器和数据分配器应用实验
一． 实验目的
1. 了解变量译码器和数据选择器的逻辑功能和具体应用。
2. 熟悉中规模组合逻辑器件功能的测试和设计方法。
二． 实验原理
（1）变量译码器
变量译码器有n 个输入，2n
个输出，每个输出唯一地对应一组输入构成的二进制 码，当且仅当输入组合为该码时，输出呈有效电平。
中规模TTL 集成译码器有74LS139（双2输入、4输出）、74LS138（3输入、8输出）和74LS154（4输入、16输出），输出均为低电平有效，并具有低电平有效的使能控制端S —-。
变量译码器除在数字系统中起二进制译码作用外，还可实现组合逻辑函数、数据分配等功能。
74LS139的引脚图如图8-1（a ）所示，片上有两个独立的2线-4线译码器，各 输出逻辑表达式为：
Y ——
0 =01A A S ⋅⋅、Y ——
1 = 01A A S ⋅⋅、Y ——
2 =01A A S ⋅⋅、Y ——
3 = 0
1A A S ⋅⋅
显然，当使能S —-
为有效电平“0”时，如果译码器A 1，A 0输入的是逻辑函数的输入
变量A ，B ，则Y ——
i 代表了A ，B 构成的最小项m i 的反函数（最大项）。
所以，2线-4线通用译码器可附加与非门（与门）实现用标准与-或（标准或-与）表达式表示的二变量组合逻辑函数。
同理，n 线-2n 线通用译码器可实现n 变量的组合逻辑函数。
如果把译码器的使能端S 作为数据输入端，则可实现数据分配功能。
被分配的串行数字信号D i 从S 输入，当A 1，A 0为不同的二进制码时，D i 信号被分配到译码器对应的输
出端Y ——
i 。
比如A1A0为“11”时， D i 信号被分配到Y ——
3，此时Y ——
0～Y ——
2输出均为高电平。
（a ） （b ） （c ）
图8-1 器件引脚排列
（2）数据选择器
数据选择器有n 位控制信号，2n 个数据输入。
每组控制码能够选择唯一的一个数据输出，类似由控制码切换的多选一开关。
中规模TTL 集成数据选择器有74LS153（双4选1）和74LS151（8选1），都具有低电平有效的使能控制端S 。
数据选择器的主要功能是实现多路信号的选择，当控制端输入函数的逻辑变量、数据端输入函数值时，可以实现组合逻辑函数。
74LS153的引脚功能如图8-1（b ）所示，片上有两个4选1数据选择器，控制端A 1，A 0共用。
输出逻辑表达式为：
Y=S —-
（A —1 A —0 D 0+A —1A 0 D 1+ A 1 A —
0 D 2+ A 1 A 0 D 3）
图8-2为一个报警控制电路，其中数据选择器选择两个不同频率的信号控制音频蜂鸣器。
音频蜂鸣器的有效信号频率在20Hz~2kHz 音频范围内，频率不同音调不同。
声音的强弱与音频蜂鸣器的驱动电流成正比。
由于TTL 电路的驱动能力有限，为提高音量，采用NPN 三极管9013进行电流放大。
三极管工作在开关状态，当数据选择器输出E 为“0”时，三极管截止，蜂鸣器没有电流通过；当E 为“1”时，三极管饱和，Uce 约为0.2V ，蜂鸣器得电。
当E 的信号切换频率在音频范围内时，蜂鸣器鸣响。
9013的引脚如图8-1（c ）所示。
三． 实验参考电路
1. 声光报警电路如图8-2所示。
2. 函数发生器如图8-3所示。
图8-2 声光报警 图8-3 用数据选择器实现的函数发生器
四． 实验预习要求
1. 复习译码器、数据选择器及数据分配器的工作原理。
2. 分析图8-2电路的报警控制信号W 的有效电平是高还是低？报警时蜂鸣器的控制信 号E 是什么波形？蜂鸣器的鸣叫声音可能是怎样的？
3. 根据图8-3列出电路输出CY 和SUM 的布尔表达式及真值表。
如果输入A ，B ，C 是三 个一位的二进制数，分析电路的逻辑功能。
4. 设计一个数据选择、分配电路，设计要求：
①四个一位的输入数据D 0，D 1，D 2，D 3，用两个逻辑开关编码选择； ②四个一位的输出数据Y 0，Y 1，Y 2，Y 3，另用两个逻辑开关编码选择；
③功能：可以将四个输入数据中的任何一路信号D
i
选择并分配给四个输出中的任
何一个Y
i。
选择集成器件设计电路，画出电原理图，标明各集成器件的引脚编号。
5.用74LS153设计一个一位二进制数的全减器。
输入三个一位的二进制数A，B，C，输出逻辑变量D和V。
其中D是A减B减C的差，V表示了A的值是否够被B，C减，够减时V=“0”，否则为“1”。
列出真值表，画出电原理图。
6.用74LS139和两个四输入与非门（或四输入与门）实现全减器，画出电原理图。
7.用4选1数据选择器74LS153和两位二进制计数器设计一个信号传输方式转换电路，
把四位并行码D
0～D
3
转换成一列串行信号。
要求转换位序可以根据需要选择先高位后低
位或者相反。
画出设计的电路原理图。
五．实验内容及步骤
（1）译码器功能测试。
根据图8-1 中74LS139的引脚图，任选其中一个2线-4线译码器测试其功能。
使
能端S—-由1Hz脉冲信号控制，输入A1，A0由逻辑开关控制，四个输出Y
0～Y
3
接逻辑指示
灯（发光二极管）。
改变输入A
1，A
的状态，观察Y
～Y
3
的输出记录在表8-1中（记录输
出状态是高电平、低电平或1Hz信号）。
测试完成后保留电路。
表8-1 2线-4线通用译码器功能测试
（2）4选1数据选择器功能测试
根据图8-1中74LS153的引脚图，任选其中一个数据选择器测试其功能。
使能端S—-接有效电平（GND），四个数据端D
0～D
3
分别输入1Hz，3Hz，10Hz和高电平
（Vcc）信号。
其中1Hz，10Hz信号可取自逻辑实验箱上的脉冲信号区，3Hz信号由函数
发生器TTL端输出。
用发光二极管观察数据选择器的输出端Y，改变输入A
1，A
的状态，
在表
表8-2 4选1数据选择器功能测试表
（3）根据预习内容4设计的电路，在实验步骤（1），（2）的基础上连接数据选择、分配电路。
观察信号的选择分配情况。
（4）根据图8-2连接声光报警电路。
1Hz和1kHz脉冲信号都由逻辑实验箱提供，2kHz 脉冲信号由函数发生器的TTL端输出。
报警信号W由逻辑开关控制，警灯L为逻辑指示灯。
改变W的状态，观察实验结果。
当W有效时，警笛鸣响，警灯L闪烁。
微调函数发生器频率，观察频率变化对蜂鸣器音调的影响。
（5）数据选择器构成的函数发生器
根据图8-3连接电路。
输入A，B，C接逻辑开关，输出用逻辑指示发光二极管检查。
改变输入状态记录函数真值表，与预习时分析的结果比较。
（6）根据预习（5）设计的电路连线，观察实验结果是否满足设计要求。
（7）根据预习（6）设计的电路连线，观察实验结果是否满足设计要求。
（8）根据预习（7）设计的电路连线，观察实验结果是否满足设计要求。
六．实验设备和器材
名称数量型号
1.双踪示波器1台学校自备
2.函数信号发生器1台学校自备
3.直流电源1台5V
4.适配器1只SD128B
5.14芯IC插座1只SD143
6.16芯IC插座2只SD144
7.4位输入器1只SD101
8.4位输出器1只SD102B
9.电阻模块1只SD150
10.三极管模块1只SD152
11.石英振荡器1只SD126B
12.集成芯片若干74LS20 74LS139
74LS153
13.连接导线若干P2
14.实验用6孔插件方板297mm×300mm
七．实验思考题
1.声光报警电路中，是否能用报警信号控制数据选择器的输入端A1？为什么？
2.如果实验内容（3）只用一组两位的二进制码同时控制数据的选择和分配，结果会如何？
八．实验报告要求
1.预习内容要求。
2.实验内容要求。
3.回答思考题。