数字逻辑第8讲(数据选择器与分配器)
合集下载
《数据选择器》PPT课件
6
74LS151的真值表（功能表）
S＝1时，选择器被封锁。 S为低电平使能端， 即S＝0时，选择器正常工作。
2n －1
Y m i Di i0
Y = m0 D0 + m1 D1 + m2 D2 + m3 D3
+ m4 D4 + m5 D5 + m6 D6 + m7 D7
输入
D A2 A1 A0 S
A B C D A B C D A B C 1A B0 C A B C D
A B C D AC B 1AB 0C
与八选一数据选择器输出Y的表达式比较
15
F 2A B C D A B C D A B C 1A B0 C A B C D
A B C D AC B 1AB 0 C比较两式
YA 2A 1A 0D 0A 2A 1A 0D 1A 2A AA1A BB0 CCD 2 DD67A 2A 1A 100D 3
函数 ∑m（0, 3, 5, 6, 7） 也可以用四选一芯片来实现。
可见, 当逻辑函数的变量个数和数据选择器的地址 输入变量个数相同时，直接将逻辑函数输入变量有序 地与数据选择器的地址输入端连接即可。
若函数的变量数小于地址变量数， 应如何处理多余的数据选择器的地址输 入端 ？
13
对于一个组合逻辑函数, 可以根据它的最小项表达 式借助于MUX来实现它，当函数变量数等于地址输入 变量数时，方法如下: (1) 将给定函数化为最小项与或表达式。
量或反变量。
14
例 3-14 实现函数：
F 2 B C A B C D A B C D A B C A B D C D
解：首先将要实现的函数化成最小项表达式。即：
74LS151的真值表（功能表）
S＝1时，选择器被封锁。 S为低电平使能端， 即S＝0时，选择器正常工作。
2n －1
Y m i Di i0
Y = m0 D0 + m1 D1 + m2 D2 + m3 D3
+ m4 D4 + m5 D5 + m6 D6 + m7 D7
输入
D A2 A1 A0 S
A B C D A B C D A B C 1A B0 C A B C D
A B C D AC B 1AB 0C
与八选一数据选择器输出Y的表达式比较
15
F 2A B C D A B C D A B C 1A B0 C A B C D
A B C D AC B 1AB 0 C比较两式
YA 2A 1A 0D 0A 2A 1A 0D 1A 2A AA1A BB0 CCD 2 DD67A 2A 1A 100D 3
函数 ∑m（0, 3, 5, 6, 7） 也可以用四选一芯片来实现。
可见, 当逻辑函数的变量个数和数据选择器的地址 输入变量个数相同时，直接将逻辑函数输入变量有序 地与数据选择器的地址输入端连接即可。
若函数的变量数小于地址变量数， 应如何处理多余的数据选择器的地址输 入端 ？
13
对于一个组合逻辑函数, 可以根据它的最小项表达 式借助于MUX来实现它，当函数变量数等于地址输入 变量数时，方法如下: (1) 将给定函数化为最小项与或表达式。
量或反变量。
14
例 3-14 实现函数：
F 2 B C A B C D A B C D A B C A B D C D
解：首先将要实现的函数化成最小项表达式。即：
8数据选择器和数据分配器
数字电路-08数据选择器和数据分配器应用实验一． 实验目的1. 了解变量译码器和数据选择器的逻辑功能和具体应用。
2. 熟悉中规模组合逻辑器件功能的测试和设计方法。
二． 实验原理（1）变量译码器变量译码器有n 个输入，2n个输出，每个输出唯一地对应一组输入构成的二进制 码，当且仅当输入组合为该码时，输出呈有效电平。
中规模TTL 集成译码器有74LS139（双2输入、4输出）、74LS138（3输入、8输出）和74LS154（4输入、16输出），输出均为低电平有效，并具有低电平有效的使能控制端S —-。
变量译码器除在数字系统中起二进制译码作用外，还可实现组合逻辑函数、数据分配等功能。
74LS139的引脚图如图8-1（a ）所示，片上有两个独立的2线-4线译码器，各 输出逻辑表达式为：Y ——0 =01A A S ⋅⋅、Y ——1 = 01A A S ⋅⋅、Y ——2 =01A A S ⋅⋅、Y ——3 = 01A A S ⋅⋅显然，当使能S —-为有效电平“0”时，如果译码器A 1，A 0输入的是逻辑函数的输入变量A ，B ，则Y ——i 代表了A ，B 构成的最小项m i 的反函数（最大项）。
所以，2线-4线通用译码器可附加与非门（与门）实现用标准与-或（标准或-与）表达式表示的二变量组合逻辑函数。
同理，n 线-2n 线通用译码器可实现n 变量的组合逻辑函数。
如果把译码器的使能端S 作为数据输入端，则可实现数据分配功能。
被分配的串行数字信号D i 从S 输入，当A 1，A 0为不同的二进制码时，D i 信号被分配到译码器对应的输出端Y ——i 。
比如A1A0为“11”时， D i 信号被分配到Y ——3，此时Y ——0～Y ——2输出均为高电平。
（a ） （b ） （c ）图8-1 器件引脚排列（2）数据选择器数据选择器有n 位控制信号，2n 个数据输入。
每组控制码能够选择唯一的一个数据输出，类似由控制码切换的多选一开关。
2017.0310.数字电路与系统-数据选择器分配器的理解
2017.0310.数字电路与系统-数据选择器分配器的理解数据选择器1.依照定义，数据选择器的核⼼在于选择⼆字上，要从⼀组输⼊信号中选择⼀个信号输出。
相当于多路到⼀路的开关，多路提供的是数据，可以假定输⼊的是D0~D7,⼋个数据，⾄于开关会打到哪个输⼊端上导致那⼀路数据输出，是有专门的控制端的。
从另⼀个⾓度来说，在光纤通信中相当于复接器，将多路低速的信号转变为⼀路⾼速的信号，怎么理解从低速到⾼速？这对于光纤传输确实是有效的，⾄少节省传输通路。
2.以视频的讲解来看，将多路低速数据变为⼀路⾼速数据就是在⼀段时间内，集中了多路数据中的所有数据。
具体怎么将多路并联数据集成⼀路串联数据？在⼀路⾼速数据的某⼀个时间段内，将时间段分成n个⼩段，每⼀⼩段时间都对应相应的低速数据信号，这样⼀来⼀路⾼速数据信号可以表征多路低速信号。
简单点讲，⼀路多速数据在单位时间内体现⼋位数据（假定输⼊的是D0~D7），⽽低速数据在单位时间内只体现⼀路数据。
从字⾯粗浅地理解来看，⼀路单位时间传送⼋位信号，⽽多路的输⼊单位时间只传输⼀位信号，明显⼀路的传输速度是快的，⽽D0~D7传输速度是慢的，速度体现在单位时间能够传输数据的数⽬上。
从后⾯的讲解看，数据选择器是实现了逻辑函数表达式，单⼑多掷开关在控制端的指挥下，将多路信号整合在了⼀起（多个变量相与，再进⾏下⼀步运算）多路数据选择器的基本思想就是，将多路信号整合到⼀路信号上，但是怎么整合需要有控制端，控制端能控制的选择的数⽬必须包含所有的输⼊端的数⽬，如果假定的输⼊端数⽬是D0~D7，⼋个端⼝，那么控制端必须是3位⼆进制。
3.双四选⼀的74153数据选择器，它实际上是共⽤了两个地址端（也就是控制端）。
我可以理解为两个四选⼀数据选择器集合在⼀起，“双”代表有两个四选⼀数据选择器。
从这⾥开始讲解实际的数据选择器模块。
双四选⼀74153数据选择器数据输⼊端哪⼀个被送出去，是由地址端决定的，同时在逻辑图中配备有⼀个使能端E N，这个使能端决定了数据选择器输出还是不输出，enable。
3.2.4数据选择器和数据分配器21页
Y(A1,A0)SmiDi
i0
2020/11/22
5
2 八选一数据选择器74LS151
74LS151的逻辑符号
三个地址输入端A2、A1、A0， 八个数据输入端D0~D7， 两个互补输出的数据输出端Y和Y，
一个控制输入端S。
2020/11/22
6
74LS151的功能表
禁止 状态
工作 状态
2020/11/22
D
11
000 D
2020/11/22
11
图3.2.26 译码器作为数据分配器使用时的逻辑原理图
74LS138
所以在数字系统中数据分配器虽应用广泛但 不单独生产，一般由译码器特制构成。
2020/11/22
12
3 应用举例
1. 功能扩展 用两片八选一数据选择器74LS151，可以构成
十六选一数据选择器。
原、反码输出，三态
20
型号 CC40147
名称 10线-4线优先编码器
CC4532 8线-3线优先编码器 CC4555 双2线-4线译码器 CC4514 4线-16线译码器 CC4511 七段显示译码器 CC4055 七段显示译码器 CC4056 七段显示译码器 CC4519 四2选1数据选择器 CC4512 8路数据选择器 CC4063 4位数值比较器 CC40147 10线-4线优先编码器
试回忆用两片3－8线译码器74LS138实现4－ 16线译码器的方法。
利用使能端（控制端）。
2020/11/22
13
输出需适当处理（该例接或门）
仿真
扩展位 接
用控7制4L端S151构成A十3 =六1选时一，数片据Ⅰ选禁择器止，片Ⅱ工作
2020/11/22
i0
2020/11/22
5
2 八选一数据选择器74LS151
74LS151的逻辑符号
三个地址输入端A2、A1、A0， 八个数据输入端D0~D7， 两个互补输出的数据输出端Y和Y，
一个控制输入端S。
2020/11/22
6
74LS151的功能表
禁止 状态
工作 状态
2020/11/22
D
11
000 D
2020/11/22
11
图3.2.26 译码器作为数据分配器使用时的逻辑原理图
74LS138
所以在数字系统中数据分配器虽应用广泛但 不单独生产，一般由译码器特制构成。
2020/11/22
12
3 应用举例
1. 功能扩展 用两片八选一数据选择器74LS151，可以构成
十六选一数据选择器。
原、反码输出，三态
20
型号 CC40147
名称 10线-4线优先编码器
CC4532 8线-3线优先编码器 CC4555 双2线-4线译码器 CC4514 4线-16线译码器 CC4511 七段显示译码器 CC4055 七段显示译码器 CC4056 七段显示译码器 CC4519 四2选1数据选择器 CC4512 8路数据选择器 CC4063 4位数值比较器 CC40147 10线-4线优先编码器
试回忆用两片3－8线译码器74LS138实现4－ 16线译码器的方法。
利用使能端（控制端）。
2020/11/22
13
输出需适当处理（该例接或门）
仿真
扩展位 接
用控7制4L端S151构成A十3 =六1选时一，数片据Ⅰ选禁择器止，片Ⅱ工作
2020/11/22
数据选择和分配器
S1 — 数据输入（D）
Y 0 ~ Y 7 — 数据输出（ D）
S2 、S3 — 使能控制端
S2 S3 0时, 实现数据分配器的功能 。
S3 — 数据输入（D） Y 0 ~ Y 7 — 数据输出（ D） S1 、S2 — 使能控制端 S1 1 , S 2 0时 , 实现数据分配器的功能 。
四、用数据选择器实现组合逻辑函数
1ST = 1 时，禁止数据
0 0
00××× 00×××
0 1
0 1
1D0
选择器工作，输出 1Y = 0。
0 0
01×× 01××
0 1
× ×
0 1
1D1
1ST = 0 时，数据选择 器工作。输出哪一路数据 由地址码 A1 A0 决定。
0 1 0 × 0 × ×0 0 1 0 × 1 × × 1 1D2 0 1 1 0 × × ×0 0 1 1 1 × × × 1 1D3
数据输出
数据
输入 D
1 路-4 路 数据分配器
选择控制
A1 A0
真
A1 A0 Y0 Y1 Y2 Y3
0 0 D0 0 0
值 0 1 0 D0 0
表 1 0 0 0D 0
1 1 0 0 0D
Y0 D A1 A0
函
Y1 D A1 A0
数
Y2 D A1 A0 Y3 D A1 A0
式
Y0 Y1 Y2 Y3
1 C1
1 D2 D3
令 A1 = A, A0 = B 则 D0 = 0 D1 =D2 = C D3 = 1
（4）画连线图(略)
用数据选择器实现函数 Z m 3,4,5,6,7,8,9,10,12,14
[解] (1) n = k-1 = 4-1 = 3 用 8 选 1 数据选择器 74LS151
选择器、分配器
2016/9/23
18
4.4 数据分配器
例：1-4路数据分配器 我们来讨论其设计方法：
1路输入串行数据D，输出4路数据Y0-Y3； 控制信号A1A0，也称为地址信号； 数据分配器的功能表就确定了：
2016/9/23
19
4.4 数据分配器
2016/9/23
20
4.4 数据分配器
2016/9/23
21
4.4 数据分配器
74138的一个使能端作为数据输入，就构成了1-8路数据分配器； 因此，74138也可以作为数据分配器使用，这就是没有专门集成数据
分配器的原因；按照分配器的方式写74138的功能表：
2016/9/23
22
4.4 数据分配器
74138作为数据分配器时的连接图
2016/9/23
➢ 数据选择器 数据选择器是能够从一组输入的数据中，选择出所需要的一个数据
，并将其输出； 这相当于一个多路到一路的开关； 在光纤通信中，也称为复接器； 它可以将多路的低速并行数据转换为一路的高速数据； 常用的中规模集成数据选择器有双4选1，8选1和16选1等；
2016/9/23
4
4.3 数据选择器
这个函数的变量数是4个，而74151数据选择器的地址端只有3个； ① 采用两片74151构成16选1：让地址端数与变量数相等； ② 用降维卡诺图的方法：本质上也是让地址端数与变量数相等 ； 下面我们分别介绍这两种方法；
2016/9/23
14
4.3 数据选择器
①两片74151扩展为16选1实现： 根据74151功能表，利用使能端，
一是按照组合逻辑电路的分析方法，给出组合逻辑模块的电路，
分析其功能；
另一种是给出逻辑功能，设计相应的电路模块；
数据选择器和分配器
双4选一数据选择器：CC14539、74LS153。
四选一选择器构成八选一选择器
集成数据选择器
集成双4选1数据选择器74LS153
VCC 2S A0 2D3 2D2 2D1 2D0 2Y
16 15 14 13 12 11 10 9 74LS153
12345678
1S A1 1D3 1D2 1D1 1D0 1Y GND
一般将卡诺图的变量数称为该图维数。如果把某些变量也作为卡诺图 小方格内的值，则会减小图的维数，这种图称为降维图。
当函数输入变量的数目大于数据选择器的地址端的数目，只有将函数 卡诺图的维数降到与选择器卡诺图的维数相同，两个卡诺图的才能一一 对应。也就是说，对于函数输入变量多于选择器地址端的电路设计，必 须先对函数的卡诺图进行维图。
×××× 1
D0
000
0
D1 0 0 1
0
D2
010
0
D3
011
0
D4
100
0
D5 1 0 1
0
D6
11
0
0
D7
111
0
输出
YY
0
1
D0 D0
D1
D1
D2 D2
D3 D3
D4 D4
D5 D5
D6 D7
D6 D7
VCC D4 D5 D6 D7 A0 A1 A2
16 15 14 13 12 11 10 9 74LS151
D1 D D3 D
D5 D D7 1
由此可绘制出电路图。
此图可以看出，当逻辑变量数大于数据 选择器地址变量数时，由降维图绘制电 路需要增加部分门器件。
图（b）还可以继续降维得到图（C）。 用四选一数据选择器和部分门电路即可 实现逻辑函数的组合逻辑电路。
四选一选择器构成八选一选择器
集成数据选择器
集成双4选1数据选择器74LS153
VCC 2S A0 2D3 2D2 2D1 2D0 2Y
16 15 14 13 12 11 10 9 74LS153
12345678
1S A1 1D3 1D2 1D1 1D0 1Y GND
一般将卡诺图的变量数称为该图维数。如果把某些变量也作为卡诺图 小方格内的值，则会减小图的维数，这种图称为降维图。
当函数输入变量的数目大于数据选择器的地址端的数目，只有将函数 卡诺图的维数降到与选择器卡诺图的维数相同，两个卡诺图的才能一一 对应。也就是说，对于函数输入变量多于选择器地址端的电路设计，必 须先对函数的卡诺图进行维图。
×××× 1
D0
000
0
D1 0 0 1
0
D2
010
0
D3
011
0
D4
100
0
D5 1 0 1
0
D6
11
0
0
D7
111
0
输出
YY
0
1
D0 D0
D1
D1
D2 D2
D3 D3
D4 D4
D5 D5
D6 D7
D6 D7
VCC D4 D5 D6 D7 A0 A1 A2
16 15 14 13 12 11 10 9 74LS151
D1 D D3 D
D5 D D7 1
由此可绘制出电路图。
此图可以看出，当逻辑变量数大于数据 选择器地址变量数时，由降维图绘制电 路需要增加部分门器件。
图（b）还可以继续降维得到图（C）。 用四选一数据选择器和部分门电路即可 实现逻辑函数的组合逻辑电路。
数据选择器与数据分配器共23页文档
数据选择器与数据分配器
41、实际上，我们想要的不是针对犯 罪的法 律，而 是针对 疯狂的 法律。 ——马 克·吐温 42、法律的力量应当跟随着公民，就 像影子 跟随着 身体一 样。— —贝卡 利亚 43、法律和制度必须跟上人类思想进 步。— —杰弗 逊 44、人类受制于法律，法律受制于情 理。— —托·富 勒
25、学习是劳动，是充满思想的劳动。——乌申斯基
谢谢！
45、法律的制定是为了保证每一个人 自由发 挥自己 的才能 ，而不 是为了 束缚他 的才能 。—— 罗伯斯 庇尔
Байду номын сангаас 21、要知道对好事的称颂过于夸大，也会招来人们的反感轻蔑和嫉妒。——培根 22、业精于勤，荒于嬉；行成于思，毁于随。——韩愈
23、一切节省，归根到底都归结为时间的节省。——马克思 24、意志命运往往背道而驰，决心到最后会全部推倒。——莎士比亚
41、实际上，我们想要的不是针对犯 罪的法 律，而 是针对 疯狂的 法律。 ——马 克·吐温 42、法律的力量应当跟随着公民，就 像影子 跟随着 身体一 样。— —贝卡 利亚 43、法律和制度必须跟上人类思想进 步。— —杰弗 逊 44、人类受制于法律，法律受制于情 理。— —托·富 勒
25、学习是劳动，是充满思想的劳动。——乌申斯基
谢谢！
45、法律的制定是为了保证每一个人 自由发 挥自己 的才能 ，而不 是为了 束缚他 的才能 。—— 罗伯斯 庇尔
Байду номын сангаас 21、要知道对好事的称颂过于夸大，也会招来人们的反感轻蔑和嫉妒。——培根 22、业精于勤，荒于嬉；行成于思，毁于随。——韩愈
23、一切节省，归根到底都归结为时间的节省。——马克思 24、意志命运往往背道而驰，决心到最后会全部推倒。——莎士比亚
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字逻辑
College of Computer Science, SWPU
2输入 位多路复用器 输入4位多路复用器 输入 74x157真值表 真值表 1A 输入 2A 3A 4A G_L 1 0 0 S X 0 1 输出 1Y 2Y 3Y 4Y 0 0 0 1
1A 2A 3A 4A 1B 2B 3B 4B
思考：利用74x151实现逻辑函数 思考：利用74x151实现逻辑函数 74x151 F = Σ(W,X,Y,Z)(0,1,3,7,9,13,14) 降维： 降维：由4维 3维
WX YZ Y WX 00 01 11 10 0 1 1 Z 0 Z Z Z’ Z 0
00 01 11 10 00 01 11 10
数字逻辑
Y Y
College of Computer Science, SWPU
扩展数据选择器
扩展数据输入端的数目 如何实现32输入 如何实现32输入，1位多路复用器？ 输入， 位多路复用器？ 数据输入由8 数据输入由 32，需4片 ， 片
EN A B C D0 D7
如何控制选择输入端？ 如何控制选择输入端？ —— 分为：高位＋低位 分为：高位＋ 高位＋ 高位＋译码器进行片选 低位接到每片的C,B,A 低位接到每片的 4片输出用或门得最终输出 片输出用或门得最终输出
1 1 1 1 1 1 1
数字逻辑
College of Computer Science, SWPU
F = Σ(W,X,Y,Z)(0,1,3,7,9,13,14)
74x151
利用74x151实现 利用74x151实现 74x151
说明：用具有n 说明：用具有n位地址 WX 输入端的多路复用器， 输入端的多路复用器， 00 01 11 10 Y 0 2 6 4 可以产生任何形式的输 1 0 Z Z 0 1 3 7 入变量数不大于n+1 5 n+1的 入变量数不大于n+1的 1 Z Z Z’ 0 组合逻辑函数。 组合逻辑函数。 VCC
College of Computer Science, SWPU
数据分配器
真值表
A 0 0 0 0 1 1 1 1
数字逻辑
B 0 0 1 1 0 0 1 1
D 0 1 0 1 0 1 0 1
W0 W1 W2 W3 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1
又称多路开关、多路复用器（缩写：mux） 又称多路开关、多路复用器（缩写：mux） 在选择控制信号的作用下， 在选择控制信号的作用下， 从多个输入数据中 选择其中一个作为输出。 选择其中一个作为输出。
Enable 使能 使能 Select 选择 选择 EN SEL D0 n个1位数据源 个b位数据源 位数据源 Dn-1
数字逻辑
College of Computer Science, SWPU
Y = ∑EN ⋅ mi ⋅ Di
i =0
n−1
Y
数据输出（ 位 数据输出（ 位 数据输出（ 1位） 数据输出（b位）
8输入 位多路复用器 输入1位多路复用器 输入 74x151真值表 真值表 A B C EN_L C B A 1 0 0 0 0 0 0 0 0 X 0 0 0 0 1 1 1 1 X 0 0 1 1 0 0 1 1 X 0 1 0 1 0 1 0 1 Y 0 D0 D1 D2 D3 D4 D5 D6 D7 Y_L 1 D0’ D1’ D2’ D3’ D4’ D5’ D6’ D7’
College of Computer Science, SWPU
利用带使能端的二进制译码器作为多路分配器 —— 利用使能端作为数据输入端
74x138 数据输入 SRC EN_L EN_L 数据输入 SRC 地址 选择 DSTSEL0 DSTSEL1 DSTSEL2 G1 G2A G2B A B C
（2）真值表法 ）
mi A B C 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 L 0 1 1 0 0 0 1 1
求Di的 方法
m0 m1
C=1时L=1， 时 ， 故D0=C C=0时L=1， 时 ， 故D1=C L=0，故 ， D2=0 L=1，故 ， D3=1
数据选择器（multiplexer） 数据选择器（multiplexer）
数据选择器的应用 数据选择器的应用 数据选择器的应用很广，典型应用有以下几个 方面： 作数据选择，以实现多路信号分时传送。 作数据选择，以实现多路信号分时传送。 实现组合逻辑函数。 实现组合逻辑函数。 在数据传输时实现并—串转换。 在数据传输时实现并 串转换。 串转换 产生序列信号。 产生序列信号。
数字逻辑
College of Computer Science, SWPU
数据选择器实现逻辑函数
基本原理
数据选择器的主要特点： 数据选择器的主要特点： （1）具有标准与或表达式的形式。即：Y = 具有标准与或表达式的形式。 （2）提供了地址变量的全部最小项。 提供了地址变量的全部最小项。
2 n −1 i =0 =0
比较L和Y，得：
D0 = C、D1 = C 、D2 = 0、D3 = 1
数字逻辑
College of Computer Science, SWPU
4
L
4
Y
1 2
74LS153 A1 A0 ST
D0 D1 D2 D3
画连线图
C C 0 1
数字逻辑
A B 0
College of Computer Science, SWPU
College of Computer Science, SWPU
3
（1）公式法 ）
函数的标准与或表达式：
3
L = A B C + A BC + AB = m0C + m1C + m2 ⋅ 0 + m3 ⋅ 1
4选1数据选择器输出信号的表达式：
求 Di
Y = m0 D0 + m1 D1 + m2 D2 + m3 D3
数字逻辑
基本步骤
逻辑函数
1 n个地址变量的数 据选择器，不需要 增加门电路，最多 可实现n＋1个变量 的函数。
L = A B C + A BC + AB
1 3个变量，选用4 选1数据选择器。
确定数据选择器
2
选用74LS153 选用
2 74LS153有两个 地址变量。
确定地址变量
数字逻辑
A1=A、A0=B 、
m0
0000 0001 0010 0011 0100 0101 0110
m1
D1=D
m5
D5=1
m2
D2=1
m6
D6=1
数字逻辑 0111
m3
D3=0
m7
College of Computer0 Science, SWPU 1111
D7=0
④画连线图
L Y 74LS151 D0 D1 D2 D3 D4 D5 D6 D7 A2 A1 A0 EN
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
DST0_L
DST7_L
利用74x139实现2 利用74x139实现2位4输出多路分配器 74x139实现
数字逻辑
College of Computer Science, SWPU
数据选择器（multiplexer） 数据选择器（multiplexer）
数字逻辑
Y Y
College of Computer Science, SWPU
用双4选 数据选择器构成 数据选择器构成8选 数据选择器 用双 选1数据选择器构成 选1数据选择器
A0 A1 A2 D0 D1 D2 D3 Y D4 D5 D6 D7
数字逻辑
College of Computer Science, SWPU
m2 m3
数字逻辑
College of Computer Science, SWPU
例
用数据选择器实现函数：
L ( A, B , C , D ) = ∑ m ( 0,3, 4,5,9,10 ,11,12 ,13 )
①选用8选1数据选择器74LS151 ②设A2=A、A1=B、A0=C ③求Di
ABCD L 1 0 0 1 1 1 0 0 D0=D’ m4 ABCD 1000 1001 1010 1011 1100 1101 1110 L 0 1 1 1 1 1 0 D4=D
Y X W
EN A B C D0 D1 D2 D3 D4 D5 D6 D7 Y Y
F
Z
数字逻辑
College of Computer Science, SWPU
D D 1 0 D 1 1 0
数字逻辑
A B C 0
College of Computer Science, SWPU
数据选择器实现逻辑函数
例：试用 选1MUX实现逻辑函数： 试用8选 实现逻辑函数： 实现逻辑函数
F = AB + AB + C
数字逻辑
College of Computer Science, SWPU
∑Dm
i
i
（3）一般情况下，Di可以当作一个变量处理。 一般情况下， 可以当作一个变量处理。 因为任何组合逻辑函数总可以用最小项之和 的标准形式构成。所以，利用数据选择器的输入 的标准形式构成。所以， Di来选择地址变量组成的最小项mi，可以实现任 何所需的组合逻辑函数。 何所需的组合逻辑函数。
College of Computer Science, SWPU