基于cpld和单片机的低频信号源设计
毕业设计137基于单片机+CPLD体系结构的信标机设计
基于单片机+CPLD体系结构的信标机设计摘要在机场的无线电通信导航设备中，信标机是一种重要的导航设备，因此对信标机的研究和设计具有十分重要的战略意义。
我撰写的论文题目是基于“单片机+CPLD体系结构的信标机设计”，此论文主要针对现在使用的信标机设计技术及元器件类型相对陈旧，实现功能过于手工化、分离元件过多，体积大、重量大、维修困难等问题，为实现设备的小型化、模块化和标准化，进一步提高设备的集成度和可靠性，提高智能化，为此，我根据目前广泛应用于各类仪器、设备中的单片机、CPLD器件，对基于单片机+CPLD体系结构的信标机设计方法进行了浅显的探讨。
设计的主要内容如下:1.对单片机、CPLD和FPGA性能特点进行分析，提出了基于“单片机+CPLD体系结构”的信标机设计方案;2.在CPLD中实现音频信号分频的计算方法，给出了设计原理图;3.单片机与CPLD接口以总线方式实现译码、数据和控制锁存功能的VHDL设计;4.信标发射机的设计;5.给出了整机监控流程图和单片机监控程序的编制。
本文详细介绍了信标机的实现方法，对实现信标机的小型化、微机化进行了有益的尝试，具有一定意义。
关键词单片机信标机 CPLDBased on “MCU+CPLD Architecture”to design beacon tranmitterAbstractBeacon transmitter is an important device to the wired comunication and navigation in airport,so it's of great strategic value to make applied researches.This paper's name is baseed on "MCU+CPLD Architecture" to design beacon transmitter. this thess points out some disadvantages of device ,such as technology backward in technique and type of components obsolete，manual operations，many absolute components，very large size and weight,operating and maintaining diffculty. In order to small size and modules and standardization ,and improve the device's intergrated and very high enough realiability ,intelligence, I explored the methodof beacon transmitter's designing based on "MCU+CPLD Architecture",according to MCU,CPLD components applied to the many instrument and device.The major work of this dissertation is as follows.1. Analysising the feature of MCU,CPLD, FPGA, I provided the method of beacon transmitter basee on "MCU+CPLD Architecture".2. Audio signal frequency is implemented in CPLD,give the schematic of the designing.3. Decording,latching data controlling signals are implemented in CPLD by interface between MCU and CPLD.4. Beacon transmitter's designing.S. Drawing the flow chart and making the MCU controlling and monitered programe.This paper introduced the method of the beacon transmitter, and gived the advantage tastes bymaking beacon transmitter very small size and controlled by computer.Key words MCU beacon transmitter CPLD目录第一章绪论 (1)1.3研究背境 (2)第二章解决方案、设计内容和技术难点 (3)2. 1解决方案 (3)2.1.1 CPLD/FPGA器件及EDA设计技术 (3)2.1.2“单片机+CPLD体系结构”的特点 (5)2.2设计内容 (7)2.2.1信标机的系统结构框图 (7)2.3技术难点 (8)2. 3. 1 CPLD与单片机的接口方式 (8)2. 3. 2 CPLD片内功能的实现 (8)2.3.3可编程逻辑器件的选型 (8)第三章CPLD片内逻辑功能设计 (9)3. 1 CPLD选型 (9)3. 1. 1 CPL。
基于CPLD与单片机技术设计的DDS频率合成器电路
基于CPLD与单片机技术设计的DDS频率合成器电路【摘要】利用高集成度的CPLD器件和方便灵活的单片机控制电路设计的DDS频率合成器电路克服了传统频率合成技术的不足，具有高速频率切换、高频率稳定度、相位变化连续的优点，广泛应用于广播通信领域。
【关键词】DDS工作原理；系统设计与实现一、DDS的基本工作原理DDS的基本原理是通过定量采样，查表的方式产生波形。
实质为通过系统时钟（参考频率）进行对相位的间隔可控采样。
DDS电路由数控振荡器、数/模数转换器和低通滤波器3个部分构成。
其中数控振荡器由相位累加器和查询ROM构成，N位加法器和N位累加寄存器级联构成相位累加器。
相位累加器输出的数据被用作查询ROM（波形存储器）的相位取样地址，经查询表ROM（波形存储器）可得出波形抽样值，进行相位到幅度的转换，之后数模转换器将波形的数字量幅度转化为模拟量的频率。
低通滤波器滤除不需要的高次取样谐波分量，得到频谱纯净的波形信号。
DDS工作原理框图如图1所示：图1 DDS工作基本原理每个参考时钟周期fc到来后，控制字K在相位累加器内与N位累加寄存器的参考频率相位相加，相加结果的高M位作为ROM查询表的地址，低N位作为反馈值与下一个时钟周期fc到来后的控制字K相加。
每个时钟周期fc到来后频率控制字K被累加一次，合成信号的相位就是相位累加器输出的数据，通过改变相位控制字K，就可以得到输出频率fout，频率控制字K和输出频率fout 关系为：fout=Kfc/2N，其中N作为相位累加器的位数，fc为相位累加器的时钟频率。
二、系统的设计整个系统电路由单片机控制部分、DDS通道电路部分、信号波形缓冲调整部分组成。
电路框图如图2所示：图2 系统设计框图电路设计采用AT89C2051单片机作为控制器电路，AT89C2051本身带有2K 字节的可编程可擦除EPROM存储器，用于存储数据和指令程序。
由单片机、驱动放大电路74HC245和8位拨码开关组成频率控制电路。
简易低频信号源设计毕业论文
简易低频信号源设计毕业论文摘要信号发生器是一种经常使用的设备，由纯粹物理器件构成的传统的设计方法存在许多弊端，如体积较大、重量较沉、移动不方便、信号失真较大，无法满足用户对精度、便携性、稳定性等要求。
本课题设计一种基于单片机控制技术与数模转化技术的低频信号发生系统，涉及单片机最小系统、D/A转换电路、放大电路及电源电路等硬件模块，涉及主程序、三角波产生函数、方波产生函数、正弦波产生函数、键处理函数及显示函数等软件模块。
通过硬件电路和软件程序相结合，,输出自定义波形，波形的频率和幅度在一定范围内可任意改变。
从调试结果看，该系统能控制产生方波、三角波、正弦波，频率范围1-1KHz、信号幅度0-5V，实现了设计任务规定的功能。
该低频信号发生器具有频率稳定、准确、波形质量好、操作方便、体积小、耗电少等特点, 满足了工业领域对信号源的要求。
关键词：低频信号， D/A转换，单片机ABSTRACTSignal generator is a kind of device that is used frequently,design method is constituted by a purely physical and traditional device that has many drawbacks, such as the larger weight than the sink, mobile inconvenient larger, the signal distortion, and can not meet the user on the accuracy, portable and stability requirements. This topic is to design a low-frequency signal generation system which based on the single-chip control technology and digital-to-analog conversion techniques, involving hardware module of the micro controller minimum system, D / A conversion circuit, amplifier circuit, and a power supply circuit, and relates to the main program, the triangle wave generating function, square wave generating function, sine wave generator function, a function of the key processing and display functions such as software modules. Combination of hardware circuitry and software program, the output of the custom waveform, frequency and amplitude of the waveform within a certain range can be arbitrarily changed. From the debug result, the system can be controlled to generate a square wave, triangle wave, sine wave, the frequency range 1-1KHz signal amplitude 0-5V, to achieve design mandate. The low frequency signal generator with a frequency stability, accurate, waveform quality, easy operation, small size, low power consumption and other features to meet the requirements of the industrial areas of the signal source.Key words: low-frequency signal, D/A converter, single-chip system目录1 绪论 (1)1.1课题背景 (1)1.2设计目的和意义 (1)1.3相关领域国内外技术的历史和发展 (1)1.4单片机在低频信号发生器中的应用 (3)2系统总体设计 (5)2.1 硬件系统方案 (5)2.2软件系统方案 (7)3硬件电路设计 (9)3.1 单片机最小系统 (9)3.2 D/A转换电路 (13)3.3按键和液晶显示 (15)3.4放大电路 (16)4 软件设计 (21)4.1 主程序 (21)4.2方波程序 (21)4.3三角波程序 (22)4.4锯齿波程序 (23)4.5正弦波程序 (24)4.6 按键处理程序 (24)5 调试结果与分析 (25)5.1 调试环境： (25)5.2 调试过程与结果 (27)6 结论 (34)参考文献 (35)致谢 (36)附录 (37)1 绪论1.1课题背景随着电子测量及其他部门对各类信号发生器的广泛需求及电子技术的循环发展，促使了信号发生器的种类增多，性能提高并且开始向着自动化、智能化方向发展。
基于单片机的简易低频信号发射源的设计
分类号：学校代码：11460学号：南京晓庄学院本科毕业设计基于单片机的简易低频信号源的设计The Design of Simple Low-frequency Signal Source Basedon Simple Microcontroller摘要随着电子测量和其他产业的快速发展为多种信号发生器和电子技术的强烈需求，产生的信号发生器的范围增加，性能改进。
在教育和科研开发，生产工程的实践，如教学，工业过程控制，生物医学等领域，经常需要使用低频信号源。
信号发生器作为一种通用的电子设备，在生产，研究，监测和控制，通信等领域得到了广泛的应用。
本系统为简易低频信号源的设计，通过控制键、D/A转换及外围电路实现低频信号产生功能。
能输出三角波、正弦波、方波。
关键词：低频信号源，单片机，D/A转换AbstractWith the rapid development of electronic measurement and other industries for the strong demand for a variety of signal generators and electronic technology, resulting in increased range of the signal generator, the performance improved. In scientific research, production and engineering education practice, such as the field of teaching experiments, industrial process control, biomedical, etc. often need to use low-frequency signal generating source. Signal generator as a generic electronic equipment, in production, research, monitoring and control, communications and other fields have been widely used. The system is a simplified design of low-frequency signal source, through the control keys, D / A conversion circuit and the external low frequency signal generating function. This system can output a triangle wave, sine wave, square wave.Key words: low-frequency signal, source single-chip, D / A converter,目录1绪论 (1)课题研究的背景 (1)国内外波形发生器技术进展 (1)课题研究的目的及意义 (1)论文的主要研究内容 (2)2系统的硬件设计 (3)硬件结构框图与电路原理图 (3)系统的硬件模块设计 (3)2.2.1主控模块 (3)2.2.2 DA转换模块 (5)时钟电路 (7)复位电路 (7)按键控制模块 (7)电路原理图 (8)3系统的软件设计 (9)主流程图 (9)各功能模块子程序 (9)4 系统调试 (11)软件调试 (11)硬件调试 (12)结论 (15)参考文献 (16)致谢 (17)附录：原代码 (18)1绪论课题研究的背景波形发生器采用模拟电子电路，和模拟设备体积大，存在的价格，功耗等缺点，并产生更复杂的信号波形，电路结构非常复杂。
基于单片机的低频信号源的设计说明
一种基于AT89C51低频信号源的设计2010-07-27 16:47:20 作者：梁巧艳会彩杜延军樊延虎来源:现代电子技术关键字：信号源单片机D/A转换低噪声函数信号发生器是一种常用的信号源，它广泛地应用在电子技术实验。
目前常用的函数信号发生器，一般可靠性较差，准确度较低，难以满足科研和高精度实验的需要。
现用单片机和支持软件及其外设电路构成的智能函数信号发生器，采用编程的方法来实现波形，将产生波形的程序用子程序的形式编写，在需要波形时再调用相应子程序，经过D／A转换、运算放大器处理后，作为该信号源输出，其线路简捷、功能强大、性价比较高。
1 主要芯片介绍1.1 AT89C51单片机芯片1.1.1 引脚图本文采用的单片机芯是AT89C51，它是采用高速CMOS制造工艺，通用型为40脚双列直插封装方式，其引脚如图1所示。
只要将+5 V电源接到VCC和VSS两端，将晶振接到XTAL1和XTAL2两端，给EA端加高电平控制电压，然后将机器码固化到AT89C51就可以使用了。
1.1.2 单片机基本功能单片机基本系统即单片机正常工作不可缺少的部分，进行设计都要在此系统基础上进行。
(1)外接晶振引脚XTAL1与XTAL2单片机之所以要加振荡器是因为单片机的CPU在执行指定程序时，要经过“取指”、“译码”，再定时给相关电路发出控制信号，以实现“机器码指令”所要求的功能。
这就要求部必须有一个基准时钟。
可通过外接晶振或振荡信号二种方式来实现，一般采用外接晶振的方法较方便。
XTAL1(19)，XTAL2(18)为外接晶振的两个引脚。
接入晶振时，还要接入两个20～30 pF的瓷片电容C1，C2，晶振频率因单片机工作速度而异，Intel MCS-51系列为1.2～12 MHz，ATMEL89C系列为0～24 MHz，目前常采用6 MHz，11.059 MHz和12 MHz。
石英晶振起振后，XTAL2(18)脚有一个3 V左右的正弦波。
基于CPLD的低频双路信号源的设计与实现
转换 —入 集成
— 电路 运 放 电路
按键控
卜
．
制电路 —＿， １／
图 ２ ８位 Ｔ型 电 阻 网络 ＤＡ 转 换 电路 原 理 图 ／
Ｃ Ｌ 芯片 中 。Ｖ Ｄ ＰＤ Ｈ Ｌ高速 集 成 电路硬 件描 述语 言 ， 设计 复杂 数字
要 的程序 。
１４ Ｄ／ 转 换 电 路 ． Ａ
ｅ ｉｘ ０ ｔｅ — — 输 出正弦 波 ｌｆ ＝ １ １ ｈｎ ｓ
ｃｓ ｓ ａ ｅ ａｉ
设计 中采 用 ８ Ｔ型 电阻 网络 Ｄ Ａ 转换 电路 。 图 ２的 电路 位 ／ 在 ｅ ： ｂ＜ ０： 中主 要采 用～ 个运 算 放大 电路和 一 个 ７ Ｈ ２ ５ ４ Ｃ ４ Ｄ数 字集 成 芯 片完 Ｗ ｈ ｎ １ ＞ ＝ 成 。 放 电路 的作用 是稳 定 输 出电流 ， 输 出幅度 稳 定 。 ４ Ｃ ４ Ｄ 运 使 ７Ｈ ２ ５
＿ ＿
ｎ
ｎ‘ＶＤ － Ｔ ＤＶ
ｅ ｔｔ ｘ ｄｉ ｎ ｉ ｂｘ ｚ ｓ ｙ
￣
ｐ ｒ （ ｉ ｔｇ ｒ ａ ｇ ２ ； ｏ ｔａ： ｉ ｅ ｅ ｎ ｅ０ ｔ １ ７ ｎｎ ｒ ｏ
ｅｋ：ｎｓｄ ｌｇｉ ｌ ｉ ｔ ｏ ｃ￣
由公 式可 得 ， 调节 电阻和 电容的 大 小 ， 可改 变震 荡 频率 。因 电 容大 小不 易 调节 ，所 以 ，电路 采 用 调节 电阻 的大 小来 改变 输 出频 率 。由于 本 电路是 输 出两 个 时钟 频率 ， 而大 小基 本相 同， 以有两 所
１ 硬 件 原 理 设 计
１ １ 电 路 原 理 说 明 ．
电路主 要 由时 钟 电路 、 键控 制 电路 、 控 电路 （ Ｐ Ｄ 、 Ａ 按 主 Ｃ Ｌ ） Ｄ／ 转换 电路 、 高速集 成运放 电路和 辅助 电路组成 。 电路原理如 图 １ 示。 所
基于单片机和CPLD的信号源前端设计
的信 号发 生器 一般 输 出正 弦 、 波 、 角 波 、 齿 波 方 三 锯
等典型信号波形 ； 本设计所述的信号 发生器可在设
定 的频率 范 围 内产 生 周 期 波形 ， 达 到 相应 的 精 度 并
字 系统 的 开 发 设 计 带 来 了 革 命 性 变 革 ， 由传 统 的 仅 使 用 单 片 机 来 实 现 系 统 的 控 制 正 在 被 越 来 越
一
实现 若 干个脉 冲宽 度 和脉 冲幅度 。
显示 模块 通 过 Ｐ ． ３ １口进 行 功 能 选 择 ， 当需 要进 行键 盘扫 描 时 ，３ １ ０ 使 得数 码管 数据 的显 Ｐ． 为 ， 示停 止 变化 ， 显示 的数 据 为 当 前输 入 的数 据 。 当不 需要 键 盘扫描 时 ，３ １为 １ 使得 数码 管显 示 由键盘 Ｐ． ，
作 灵活。
关键词
单片机
ＣＬ ＰＤ
频率 可调
双口Ｒ Ｍ Ａ
中图法分类号
Ｔ ９； Ｎ ９
文献 标识码
Ａ
随 着 电 子 技 术 、 编 程 逻 辑 器 件 （ Ｐ Ａ、 可 ＦＧ
Ｃ Ｌ 、Ｄ Ｐ Ｄ） Ｅ Ａ技 术 的 飞 速 发 展 ， 于 Ｖ Ｌ语 言 基 ＨＤ 自上 而 下 （ Ｏ Ｔ Ｐ—Ｔ Ｏ—ＤＯ ＷＮ） 设 计 方 法 给 数 的
摘
要
设 计产 生可预置数据的 阶梯状的方波信号源 ， 此阶梯波 各段 的幅度和 宽度可 通过键 盘实 时调整。本 系统主 要利 且
用 小键 盘、 单片机 Ａ ８ Ｃ １ 复杂可编程逻 辑器 件进 行设计。软件分别用 Ｃ １和 Ｖ Ｌ语 言编程 ， Ｔ９５ 和 ５ ＨＤ 结构紧凑 、 体积小、 盘操 键
出， 同时 通 过 Ｐ ０ Ｐ １和 Ｐ ２输 出 一 个 地 址 信 号 ； １、１ １ 而脉 冲 宽度信 号 ｗｄｈ将 结合 Ｃ Ｌ 的主时钟 频率 ． ｉｔ ＰＤ 厂
基于CPLD和单片机的频率计设计
正文：
一、实验设计原理
1.1实验基本框架
图一
传统的测频原理是在一定的时间间隔T内测某个周期信号的重复变化次数N，其频率可表示为f=N/T，其原理框图如图2所示。这种测量方式的精度随被测信号频率的下降而降低。
{
Counter = 0;
TMOD = 0x11; //定时器工作方式
TH0 = T0_High_Init;
TL0 = T0_Low_Init; //设置定时器初值
TR0 = 1; //启动定时器
ET0 = 1; //允许定时器中断
EA = 1; //开中断
}
//延时
void delay()
{
int ti;
基于CPLD和单片机的频率计设计
引言：
随着电子技术和计算机技术的不断发展，以单片机为核心的测量控制系统层出不穷。在被测信号中，较多的是模拟和数字开关信号，而且还经常遇到以频率为参数的被测信号，例如流量、转速、晶体压力传感器以及经过参变量一频率转换后的信号等。本次试验采用测频法，通过方案优化，达到了较高的精度。
Dig_sel1 = 0;
Dig_sel0 = 0;
delay();
indata = P0;
Digit7 = indata & 0x0f;
Dig_sel0 = 1;
delay();
indata = P0;
Digit6 = indata & 0x0f;
Dig_sel1 = 1;
基于 CPLD 的低频信号全数字锁相环设计
基于CPLD的低频信号全数字锁相环设计CPLD-Based digital phase locked loop for the low frequency signals(四川大学辐射物理技术教育部重点实验室) 毛竹林*李尚柏Mao Zhulin *Li Shangbai摘要：本文在分析商用全数字锁相环的常用技术和低频信号的特点后，提出一种适用于低频信号的基于CPLD的锁相环实现方法。
关键词：低频时钟信号；全数字锁相环中图分类号：TP273 文献标识码：BAbstract: After analyzing the common technologies of the commercial digital phase locked loop (DPLL) and the features of the low frequency signals, this paper proposed an implement method of PLL based on CPLD which is applicable to low frequency signals.Key words: low frequency clock; DPLL1引言：在现代数字通信中, 数据传输，时钟校时等问题中很重要的一个方面是信号的同步。
而同步系统中的核心技术就是锁相环。
通常商用的全数字锁相环(DPLL)的关键部件是电荷泵和数字延迟线。
电荷泵将数字鉴相器得到的相位差信息以电荷的方式累积起来，并根据积累的电荷量控制数字延迟线的反馈环，从而获得相应的本地估算时钟。
即使是微小的相位差，也会导致电荷泵的电荷的累积。
因此，这种技术实现的锁相环可以达到很高的同步精度。
但使用这种技术实现的全数字锁相环是针对高频信号（如大部分FPGA中内嵌的DPLL 都要求输入时钟在25MHz以上）。
而由于低频信号的特点，使它相对一般的信号存在以下特殊的要求：1.作为输入时钟脉冲频率低，因此追踪速度比较慢，必须充分利用相位差信息以提高追踪速度。
CPLD低频数字相位测量仪的设计
包括数字移相信 号发生 器和相位 测量仪 ２ 部分 ， 分别 完成移相信号的发生 、 频率 与相位差 的预置、 数字显示、 号的移相 以 信
及移相后信 号相位差和频率 的测量 与相识 等功能。 中数字 式移 相信号发生 器可 以产 生预置频率 的差值 ； 其 相位 测量仪可
以测量和显 示相位信 号的频率 、 位 差。 相
厂一
后， 将波形整形电路的２ ０ ］ 厂 厂 厂 厂 ］ ］
图 １ 波形变换 示意 图
的功能， 用以产生相位测量仪所需的输入正弦信号 。 其
技术 要 求 指标 ： 率 范 围２ Ｈｚ～ ０ Ｈｚ 频 率 步进 为 频 ０ ２ｋ ，
２Ｈ ， ０ ｚ 输出频率可预置； 相位差范围为０ ３ ９ ， ～ ５ 。相位差
（ 具有设定保存功能。 ５）
实现相位 、 频率的测量， 并且具有独 自的控制功能和数
字显示 功能。
１１系统硬件 结构 ．
首 先 将 被 测 ２列 正
弦 信号 Ａ 、 Ｂ经平 滑 滤 波
后 ， 入 过 零 比较 电路 ， 输
Ａ
１系统硬件设计
总体要求 ： （ ） 有相 位 测量 功 能 ， １具 即相 位 测量 仪 的 功 能 。 其
传 感 及 检 测 仪 表
Ｃ Ｌ 低频 数 字 相 位 测 量 仪 的设 计 ＰＤ
朱 红梅 ， 美 君 潘
（ 海西部矿 业铅业 摘
要： 绍 了一种基 于复杂的可编程逻辑 器件（ Ｌ 和 高速 单片机ｓ ｃ８ ｃ ８ 介 ＣＰ Ｄ） Ｔ ９ ５ 的低频数字 相位 测量仪 。 该测量仪
京航 天航 空 大 学 出版 社 【］ 白英 彩 ． 型 计 算 机 常 用 芯 片 手 册 【 ． 海 ： 海科 学 ３ 微 Ｍ】 上 上
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
取点数不同，即可实现不同的输出频率信号，而存储 器存储的信号取样决定输出信号的波形样式。
ＭＣＳ８０５１系列单片机的振荡频率是１２ ＭＨｚ，如果 每个周期取２００个点，则可实现的信号输出频率只能 到达儿ｋＨｚ，难以达到通常的要求，这正是用单片机实 现信号源的瓶颈…。为此，采用了分时双总线方式， 数据写入到存储器由单片机总线控制；数据抽取、信 号输出时，隔离ＲＡＭ、ＤＡＣ与单片机的联系，由ＣＰＬＤ 总线控制，产生地址信号和控制信号去调用存储在 ＲＡＭ中的波形数据表，最后通过高速ＤＡＣ转换成模 拟信号输出。由于ＣＰＬＤ工作可阱达到一百多ＭＨｚ （如：ＭＡＸ７０００系列可以达到１７８ ＭｒＵ），因而可以大大 提高输出信号频率范围。这样不仅可以使输出信号 达到很高的频率，满足要求，而且也很大程度上减轻 了单片机的工作负荷。
满足如下关系：
ｆｏ＝ｆ．Ｌｋ／Ｎ
（２）
３系统实现及指标
３．１系统实现 可编程逻辑器件内部需要完成如图３中虚线框所
包含的功能。因为Ｅ２ＰＲＯＭｌ是作为共享存储器使用 的，其总线切换是必需的。ＣＰＬＤ主要工作就是完成 总线（包括数据总线、地址总线和控制总线）切换、两 种状态下的地址产生和其他逻辑（图３中未画出）。
到高的频率分辨率，相位累加器的字长Ⅳ一般较大， 而只读存储器ＲＯＭ的容量有限，通常Ⅳ位输出中只 有高Ａ位用来寻址ＲＯＭ，从而产生相位截断误差，而 ＤＡＣ和ＲＯＭ正弦波幅度字长也是有限的。同时，ＤＡＣ 在转换过程中总存在如微分线性误差等误差，这样就 产生了后两种误差。
法有抛物线近似法、ＣＯＲＤＩＣ法等。 对于查询表法，ＲＯＭ里存储了２“个点（１个周
具体工作分两步：首先，设置需要输出的信号形 式和信号周期，此时，单片机占有共享存储器的控制 权，单片机将存储在Ｅ２ＰＲＯＭ的相应波形数据搬移到 ＲＡＭ中，并将相关信息写入ＣＰＬＤ，然后将共享存储器 的控制权交给ＣＰＩＪ）；其次，ＣＰＬＤ启动地址计数器，将 存在共享存储器中的数据送人ＤＡＣ转换器，信号源开 始工作。产生正弦信号、脉冲信号、锯齿波、三角波等 常规信号的数据按照每个周期一定点数（比如２００点） 存在Ｅ２ＰＲＯＭ不同区间。如果需要输出的是计算机编 辑的波形，单片机则需先将计算机送来的数据写入
Ａｂｓ蛔ｃｔ：Ａｃｃｏｒｄｉｎｇ ｔｏ ｔｈｅ ｔｅｃｈｎｏｌｏｇｙ ｏｆ ｄｉ∞ｔ ｄｉｇｉｔａｌ ｓｙｎｔｈｅｓｉｓ（ＤＤＳ），ａ ｋｉｎｄ ｏｆ ｌｏｗ ｆｒｅｑｕｅｎｃｅ ｓｉｇｎａｌ ＳＯｕｌｖｅ ｗａｓ ｉｎｔｒｏｄｕｃｅｄ ｂａｓｅｄ
ｏｎ ｔｈｅ Ｃｏｍｐｌｅｘ Ｐｒｏｇｒａｍｍｅｄ ｌｏｇｉｃａｌ Ｄｅｖｉｃｅ（ＣＰｌ］））ａｎｄ Ｓｉｎ再ｃ Ｃｈｉｐ Ｍｉｃｙｏｃｏ（ＳＣＭ）．Ｔｈｅ Ｓｉｑｎｄｌ ｆｉＯｌＬｒｃｅ ｈａｓ ｌｉｔｔｌｅ ｖｏｌｕｍｅ，ｈ州ｗｅｉｇｈｔ ａｎｄ
Ｄｅｓｉｇｎ ｏｆ Ｌｏｗ ｎ＿ｅ‘ｌＩｌｌＨｍ Ｓｉｇｎａｌ Ｓｏｕｒｃｅ Ｂａｓｅｄ ０１１ ＣＰＬＤ ａｎｄ ＳＣＭ
ＬＩ Ｘｉａｏ－ｂｏ。，ＳＵＮ Ｚｈｉ－ｙ∞∥，ＬＩＵ Ｃｈｕｎ·ｓｈｅｎｆ
（Ｉ Ｂｅｉｊｉｎｇ Ｉｎｓｔｉｔｕｔｅ’ｆｅｃｈｎｏｌｏｇｉｅａｌ Ｕｎｉｖｅｒｓｉｔｙ，Ｂ叫ｉｒＩ｛；１０００８１，Ｃｈｉｎａ；２ Ｅｌｅｃｔｒｏｎｉｃ ＥＩＩ｛；ｉＩｌＧＣ２Ｆ ｈ－ｊｓｔｉｔｕｔｅ，Ｈｅｆｅｉ ２３００３７，Ｃｈｉｎａ）
只读存储器、数模转换器和低通滤波器组成。
，０ｕ。＝芷·工／２“
（１）
式中：Ｋ为频率控制字；Ⅳ为相位寄存器字长。
输出频率是由Ｋ及Ⅳ决定的。理想情况下，由于
采样的原因，输出信号频谱存在着一些杂散，谱线呈
辛格函数形状。ＤＤＳ输出信号杂散分量较大的主要 原因有：相位截断效应，存放在ＲＯＭ中的波形幅度存
图１ ＤＩ）８组成框｜圭｜
信号的频率必须减少Ⅳ或者减小Ｍ．减少数据点数会
引起输出信号失真，而减小分频比则要求采用更快速 度的Ｅ２ＰＲＯＭ和ＤＡＣ，必然提高成本。
可以将减少数据点数和减小分频比结合。在 Ｅ２ＰＲＯＭ和ＤＡＣ速度允许的范围内通过减小分频比，
提高共享存储器地址变化频率，从而获得较高频率的
输出信号。当需要更高频率信号时对共享存储器中 的数据在时间上进行适当抽取，减小数据点数。抽取
Ｅ２ＰＲＯＭ．
ＣＰＬＤ控制共享存储器中的数据进入ＤＡＣ转换器 有两种方案。第１种方案是地址计数器的时钟固定， 对共享存储器中的数据在时间上进行抽取【２ Ｊ，通过改 变每个周期进行ＤＡＣ转换的数据点数改变输出信号 的频率，点数越少，转换后模拟信号的频率越高。其 优点是可以在较低的时钟下获得较高频率的信号，对 ＤＡＣ要求较低；缺点是取数逻辑比较复杂，对后续滤 波器的要求较高，在频率高的情况下，信号失真严重。 第２种方案是每个周期转换的数据点数固定，而通过 改变地址 万计方数数器据的时钟，改变输出信号的频率，地址
计数器的时钟越高，转换后模拟信号的频率越高。其
优点是控制简单；缺点是输出信号频率受到共享存储 器的读出速度和ＤＡＣ的转换速度的限制。
考虑到产生的低频信号，采用第２种方案更可行。 比如要产生３００ ｋＨｚ的信号，每个周期２００点，则共享 存储器的读出速度和ＤＡＣ的转换速度小于１６ ｎｓ（大 约６０ ＭＨｚ）即可。对于两种方案，输出信号频率＾、每 周期信号点数Ⅳ以及地址计数器的时钟频率无【ｋ之间
笙！！塑—— ２００５年
仪表技术与传感器
２００５
堕！型竺型里！墅业！呈鲤墨！！竺————Ｉ¨…！！生坐
基于ＣＰＬＤ和单片机的低频信号源设计
李小波１，孙志勇２，刘春生２ （１．北京理工大学，北京１０００８１；２电子工程学院，安徽合肥２３００３７）
摘要：介绍了一种应用直接数字频率综合器（ＤＤＳ）技术，基于可编程逻辑器件（ＣＰＬＤ）和单片机设 计的低频信号源。该信号源体积小、质量轻、成本低，可以方便、可靠地产生正弦信号、脉冲信号、锯齿 波、三角波等常用周期信号，能够满足大部分试验和科研过程中的需求。同时，还可以与计算机进行配 合，适当添加一定的高级语言编程，即可产生任意波形的周期信号。对系统方案的原理和组成进行了 详细说明，对系统的指标参数进行了数据分析，表明该方案实用性强，性能优良。 关键词：可编程逻辑器件（ＣＰＬＤ）；共享存储器；可鳊程信号源 中图分类号：ＴＰＳ０２ 文献标识码：Ｂ 文章编号：１００２—１８４１（２００５）１１—００４６—０３
ｒｏｕｔｉｎｅ向ｏｄｓ ｌｏｗ ｃｏｓｔ，ａｎｄ ｉｔ Ｃａｌｌ ｐｒｏｄｕｃｅ ｓｏｍｅ
ｓｏｕｒｃｅ，ｓｕｃｈ ａｓ ｓｉｎｅ ｗａｖｅ，ｐＬｄｓｅ ｗｏｖｅ，ｓａｗ ｔｏｏｔｈ ｗａｖｅ ａｎｄ ｔｒｉｍｌ。ｇｌｅ ｗａｖｅ．Ｉｔ ｃ∞ｆｕｌｆｉｌ
ｔｈｅ ｄｅｔｌｒａｎｄ ｏｆ ｔｈｅ ｍｏｓｔｌｙ ｏｃｃａｓｉｏｎ ｏｆ ｅｘｐｅｒｋｉ＿ｌｅｎｔ ０１＂ｓｃｉｅｎｔｉｆｉｃ ｒｅｓｅａｒｃｈ．Ｃｏｏｐｅｒａｔｅｄ ｗｉｔｈ ｃｏｍｐｕｔｅｒ，ｉｔ ｃａｎ ｐｒ州ｕｏｅ ｔｈｅ ｐｅｒｉｏｄ￥０ｔ１１＂１２ｅ ｏｆ
率，采用分频比可变的分频器实现。假设系统时钟为
．厂，则输出信号频率，０、每周期信号点数Ｎ、地址计数
器的时钟频率，ｃ¨和分频比肘之间有如下关系：
，，０ｆ２ｏ—ｌｋ万２而ｆ订
…
Ｌｊ Ｊ
从式（３）知：在固定时钟频率情况下，要提高输出
Ｉｎｓｔｒｕｍｅｎｔ Ｔｅｃｈｎｉｑｕｅ ａｎｄ Ｓｅｎｓｏｒ
Ｎ０ｖ．２００６
变址的方式实现。在设定需要产生的信号时，单片机
将存放不同信号数据的起始地址写入起始地址寄存
器，而可变时钟计数器只产生偏移地址，这样可以简
化计数器的设计。此时，将共享存储器设置为只读方
式，即将写信号为无效电平，而读信号和片选信号始
终为有效电平，通过地址变化控制数据的读出。
图３ ＣＰＬＤ内部结构
可变时钟计数器的记数时钟对应输出信号的频
ｈａｓ目砌ｔｈｅ ｒａｎｄｏｍ ｗａｖｅ ｗｈｅｎ ｓｏｍｅ ａｄｖａｎｃｅｄ ｌａｎｇｕａｇｅ ｐｒ，酊ｉｅｄ ｅｘｐｌａｉｎ ｔｌｆ ｔｈｅ ｐｒｉｎｃｉｐｌｅ ａｎｄ ｃｏｍｐｏｓｅ ｏｆ ｓｙｓｔｅｍ
ｓｃｈｅｍｅ，ａｎｄ ｍｒａｌｙｚｅｄ［ｔｉｅ ｐａｌ。ｄ／ｉｌｅｔｅｒ ｏｆ ｔｈｅ ｓｙｓｔｅｍ ｔａｒｇｅｔ ｂａｓｅｄ Ｏｉｌ ｔｈｅ ｄａｔａ．Ａｓ ａ ｃｏｎｃｌｕｓｉｏｎ，ｔｈｅ ｓｃｈｅｍｅ ｈｅｓ ｈｅｉｔｅｒ ｐｒａｃｔｉｃａｂｉｌｉｔｙ ａｎｄⅡ－
统的关键部分之一；数模转换部分（包括滤波）和自动
第１１期
李小波等：基于ＣＰＬＤ和单片机的低频信号源设计
电平控制完成从数字信号到模拟信号的转换以及模 拟信号幅度的调整；键盘和显示部分提供必要的人机 接口；时钟电路提供地址计数器的时钟。
图２Ⅱ】编程信号源系统方框｝剞
２．２工作原理 根据ＤＤＳ原理，只要相同时间从波形存储器中抽
ＲＯＭ里每隔Ｋ个点取出１个点，再经过数模转换器 设计难点；Ｅ２ＰＲＯＭ作为波形存储器使用，分区存储不
ＤＡＣ得到相应的阶梯波，最后经低平滑滤波器对阶梯
同的波形，每种波形存储一个周期的信号采样点； ＲＡＭ在不同情况下分别受单片机或ＣＰＬＤ控制，是系
收稿日期：２００４—１２—２６
万方数据
收修改稿日期：２０∞一０７—１０
在量化误差和ＤＡＣ的非理想特性。在ＤＤＳ中，为了得
ＤＤＳ的关键部分是相幅转换部分。根据相幅转 换方式的不同，ＤＤＳ大致可分为两大类：一种是ＲＯＭ 查询表法：ＲＯＭ中存储有不同相位对应的幅度值，相 位累加器输出对应的幅度序列，实现相幅转换；另一 种是计算法：对相位累加器输出的相位值通过数学计 算的方法得到对应的幅度值，实现相幅转换，计算方