2012微机及应用64学时第四部分第3讲

4.2.3 存储器的结构
我们把段起始单元的高16位定义为段地址 或段基址。 存放在专门的16位段寄存器中，由段地址 可以确定该段起始单元的实际地址。
4.2.3 存储器的结构
确定了段地址以后，再确定存储器单元在 本段中的位置； 从段首地址起到待定存储器单元的单元个 数定义为该存储器单元的偏移地址。
IP 暂存器
内部总线16位 暂存器
16 位 数 据 总 线
总 线 控 制 逻
8086 8086 总 线
ALU
标志寄存器
E U 控 8位队 制 列总线 器
指令队列
辑
123456
4.2.1 执行部件EU
EU包括四个主要部分： 1、算术逻辑运算单元ALU 2、标志寄存器FR Flag Register
通用寄存器 AX AH AL BX BH BL CX CH CL DX DH DL SP BP DI SI
OF DF IF
TF
SF ZF
AF
PF
CF
OF（Overflow Flag）—— 溢出标志。 当有符号数运算时，结果超出了机器所能 表达的范围时，就会产生溢出； 这时溢出标志OF=1，否则OF=0。
4.2.1 执行部件EU
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
OF DF IF
00000H
第0节
0000FH 00010H
16个单元
第1节
0001FH
16个单元
． ． ．
FFFF0H
第64K节
FFFFFH
16个单元
4.2.3 存储器的结构
因此，任意一个段的起始单元地址有如下 的特点： XXXX XXXX XXXX XXXX 0000
4.2.3 存储器的结构
如果一个段的起始单元地址的高16位能确 定，那么，这个段起始单元的20位实际地 址也就随之确定了； 一个段起始单元的20位地址的最低4位为 0000。
4.2.3 存储器的结构
物理地址是 20位的绝对地址，存储单元的 物理地址是唯一的。 如12340H。
4.2.3 存储器的结构
物理地址和逻辑地址的关系：
物理地址= 段地址（段基址）× 16 ＋偏移地址
物理地址的计算由地址加法器实现。
地址的产生
16位
段地址 段地址左移4位
20位
偏移地址
+
20位
地址加法器
OF DF IF
TF
SF ZF
AF
PF
CF
SF（Sign Flag）—— 符号标志。 它总是与运算结果的最高有效位相同，用 来表示带符号数运算结果是正还是负。 当结果为负时， SF=1，否则SF=0。
4.2.1 执行部件EU
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
逻辑段1≤64K 逻辑段2≤64K
逻辑段3，4的起点
逻辑段3，4≤64K
FFFFFH
4.2.3 存储器的结构
一个段的起始单元从哪个位置开始呢? 为了简化操作，要求所有的段从节的第一 个单元开始。
4.2.3 存储器的结构
计算机中规定：从0 号地址单元开始，依 次每16个单元叫做一节。
4.2.3 存储器的结构
IP 暂存器
总 线
内部总线16位 暂存器 E U 控 制 8位队 器 列总线
指令队列
辑
ALU
标志寄存器
123456
4.2.3 存储器的结构
但是8086是16位的微处理器，其内部寄存 器全部是16位的，最多只能提供16位的地 址； 那么如何用16位的地址信息来实现1MB空 间的存储器寻址呢?
4.2.3 存储器的结构
将1MB的存储空间分成若干个段； 如下图所示：
4.2.3 存储器的结构
00000H
0段
0FFFFH 10000H
TF
SF ZF
AF
PF
CF
PF（Parity Flag）—— 奇偶标志。 若运算结果中含有偶数个1，则PF=1，否 则 PF=0。
4.2.1 执行部件EU
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
OF DF IF
TF
SF ZF
AF
PF
CF
AF（Auxiliary Flag）—— 辅助进位标志。 在字节操作时，低4位向高4位有进位或有 借位时， AF=1； 否则 AF=0。 该标志用于BCD运算中的十进制调整。
微处理器的性能决定了计算机的性能。 8086 CPU是Intel公司生产的高性能的16 位微处理器； 其他的微处理器都是在 8086 CPU 的基 础上发展起来的。
概述
8086 CPU内部采用了并行流水线结构； 提高了CPU的利用率和处理速度； 8086具有功能相对完善的指令系统。
4.2 8086 CPU结构
பைடு நூலகம்
物理地址
4.2.3 存储器的结构
例如： 某存储单元的地址为6800H：3400H，确 定该单元的段地址、偏移地址、物理地址 和本段起始单元的地址? 段地址（即段基址）为6800H 偏移地址为3400H 物理地址=6800H×16＋ 3400H=6B400H 本段起始单元的地址为68000H。
4.2.3 存储器的结构
8086 CPU的结构
通用寄存器 AX AH AL BX BH BL CX CH CL DX DH DL SP BP DI SI 执 行 部 件 E U 总 线 接 口 部 件 B I U
地址加法器
20位地 址总线 16 位 数 据 总 线 总 线 控 制 逻 8086 8086
CS DS SS ES
4.2.1 执行部件EU
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
OF DF IF
TF
SF ZF
AF
PF
CF
CF（Carry Flag）—— 进位标志。 当算术运算结果使最高位产生进位或借位 时，则CF=1，否则CF=0。 移位指令执行时也会影响此标志。
4.2.1 执行部件EU
=64K字节
1段
1FFFFH
=64K字节 16个逻辑段
． ． ．
F0000H
15段
FFFFFH
=64K字节
4.2.3 存储器的结构
按照这样的分段方法，比较死板，只能分 为16个互不重叠的段； 通常允许段与段之间可以有重叠，也可以 不连续。 如下图所示：
4.2.3 存储器的结构
00000H
逻辑段1的起点 逻辑段2的起点
执 行 部 件 E U
暂存器
ALU
标志寄存器
E U 控 制 器
4.2.1 执行部件EU
标志寄存器的具体格式如下图所示。
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
OF DF IF
TF
SF ZF
AF
PF
CF
标志寄存器（FR）为16位，定义了9位； 6位用作状态标志，3位用作控制标志。
4.2.2 总线接口部件BIU
由五部分组成： 1、指令队列缓冲器 2、段地址寄存器 3、指令指针IP 4、地址加法器 5、总线控制逻辑
总 线 20位地 接 地址加法器 址总线 口 部 CS IP 16 DS 件 暂存器 位 SS B 数 ES I 据 U 总 内部总线 线 8086 8086 总 线 总 线 控 制 逻 指令队列 辑
4.2.1 执行部件EU
3、通用寄存器组 4、EU控制器（或称为执 行部分控制电路）
通用寄存器 AX AH AL BX BH BL CX CH CL DX DH DL SP BP DI SI 执 行 部 件 E U
暂存器
ALU
标志寄存器
E U 控 制 器
4.2.1 执行部件EU
④ 执行部分控制电路或称为EU控制器 接收从 BIU 中指令队列取来的指令，经过 指令译码形成各种定时控制信号，向EU内 内各功能部件发送相应的控制命令， 以完 成每条指令所规定的操作。 其内部有指令译码器和控制矩阵。
8086 CPU的结构
8086 CPU的内部结构如图4-1所示。
8086 CPU的结构
AX BX CX DX 通用寄存器 AH AL BH BL CH CL DH DL SP BP DI SI 执 行 部 件 E U 总 线 接 口 部 件 B I U
地址加法器
20位地 址总线
CS DS SS ES
第4章 8086微处理器
概述
微处理器是微型计算机的核心，也称为中 央处理器，简称CPU。 它本身不能独立工作，必须配有其它的器 件，包括：存储器、接口电路及外部设备 等； 它们按总线的结构联系在一起。
Address Bus Data Bus 微型计算机硬件系统的组成：Control Bus
概述
概述
例如： 某存储单元的地址为6800H：3400H，确 定该单元的段地址、偏移地址、物理地址 和本段起始单元的地址?
6800H：0000H 68000H 段的起始单元
…
要操作的单元
6800H：3400H
6B400H
4.2.3 存储器的结构
8086程序设计中，不同性质的信息划归为 不同的段，可划归 4 个不同类型的段。 代码存放在代码段，段地址由CS代码段寄 Code Segment 存器提供； 数据存放在数据段，段地址由DS数据段寄 Data Segment 存器提供； Stack Segment 堆栈区段地址由SS堆栈段寄存器提供； 附加段段地址由ES附加段寄存器提供。 Extra Segment
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0