实验2指导书 组合逻辑电路的设计
实验二 组合逻辑电路的设计
实验二组合逻辑电路的设计一、实验目的1．设计8段译码器、两路4位二进制比较器，并在实验装置上验证所设计的电路；2．学习用VHDL语句进行逻辑描述。
二、实验要求用VHDL设计8段译码器、两路4位二进制比较器，对CPLD器件进行配置及下载来验证自己的设计，验证电路的外围器件可选用按键输入、指示灯输出。
三、设计方案按键的状态作为输入，输出对应数字的编码，连接到数码管上面可以看到数码管显示对应的数值。
代码：LED.vhdlibrary ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity LED isport(number:in std_logic_vector(3 downto 0);ledout:out std_logic_vector(7 downto 0));end;architecture u1 of LED isbeginwith number selectledout<="00111111"when"0000", --0"00000110"when"0001", --1"01011011"when"0010", --2"01001111"when"0011", --3"01100110"when"0100", --4"01101101"when"0101", --5"01111101"when"0110", --6"00000111"when"0111", --7"01111111"when"1000", --8"01101111"when"1001", --9"01110111"when"1010", --A"01111100"when"1011", --B"00111001"when"1100", --C"01011110"when"1101", --D"01111001"when"1110", --E"01110001"when"1111"; --Fend;实验结果:按下试验箱的按键后，数码管显示按键的状态。
《VLSI设计》实验指导书
实验一简单组合逻辑电路的设计与仿真一、实验目的(1)初步掌握Verilog/VHDL程序的基本结构(2)学会编写简单的Verilog/VHDL程序(3)掌握用Modelsim软件进行RTL级代码的设计和仿真的基本方法(4)掌握基本组合逻辑电路的实现方法。
二、实验内容这是一个可综合的数据比较器，很容易看出它的功能是比较数据a与数据b，如果两个数据相同，则给出结果1，否则给出结果0。
在Verilog HDL中，描述组合逻辑时常使用assign 结构。
注意equal=(a==b)?1:0,这是一种在组合逻辑实现分支判断时常使用的格式。
设计模块：//--------------- compare.v -----------------------module compare (equal,a,b);input a,b;output equal;assign equal=(a==b)?1:0; // a等于b时，equal输出为1；a不等于b时，equal输出为0。
endmodule测试模块用于检测模块设计得正确与否，它给出模块的输入信号，观察模块的内部信号和输出信号，如果发现结果与预期的有所偏差，则要对设计模块进行修改。
测试模块：//--------------- test_compare.v-----------------module test_compare;reg a,b;wire equal;initial // initial常用于仿真时信号的给出。
begin a=0; b=0;#100 a=0; b=1;#100 a=1; b=1;#100 a=1; b=0;#100 $stop; // 系统任务，暂停仿真以便观察仿真波形。
endcompare compare1(.equal(equal),.a(a),.b(b)); // 调用模块。
endmodule仿真波形（部分）：三、实验步骤1、产生一个工作库在对设计进行仿真之前，你首先需产生一个库，用于放置编译的源代码。
数字电子技术基础实验二 组合逻辑电路设计
数字电子技术基础实验报告题目：实验二组合电路设计小组成员：小组成员：1.掌握全加器和全减器的逻辑功能；2.熟悉集成加法器的使用方法；3.了解算术运算电路的结构；4.通过实验的方法学习数据选择器的结构特点、逻辑功能和基本应用。
二、实验设备1.数字电路实验箱；2.Quartus II 软件。
三、实验要求要求1：参照参考内容，调用MAXPLUSⅡ库中的组合逻辑器件74153双四数据选择器和7400与非门电路，用原理图输入方法实现一一位全加器。
（1）用 Quartus II波形仿真验证；（2）下载到 DE0 开发板验证。
要求2：参照参考内容，调用MAXPLUSⅡ库中的组合逻辑器件74138三线八线译码器和门电路，用原理图输入方法实现一位全减器。
（1）用 Quartus II 波形仿真验证；（2）下载到 DE0 开发板验证。
要求3：参照参考内容，调用MAXPLUSⅡ库中的组合逻辑器件74138三线八线译码器和门电路，用原理图输入方法实现一个两位二进制数值比较器。
（MULTISM仿真和FPGA仿真）。
1、74138三线八线译码器原理2、74153双四数据选择器原理3、全加器原理全加器能进行加数、被加数和低位来的进位信号相加，并根据求和的结果给出该位的进位信号。
图一图一是全加器的符号，如果用i A，i B表示A,B两个数的第i位，1i C 表示为相邻低位来的进位数，i S表示为本位和数（称为全加和），i C表示为向相邻高位的进位数，则根据全加器运算规则可列出全加器的真值表如表一所示。
表一可以很容易地求出S 、C 的化简函数表达式。
i i i-1i i i-1i i ()i i S A B C C A B C A B =⊕⊕=⊕+用一位全加器可以构成多位加法电路。
由于每一位相加的结果必须等到低一位的进位产生后才能产生（这种结构称为串行进位加法器），因而运算速度很慢。
为了提高运算速度，制成了超前进位加法器。
这种电路各进位信号的产生只需经历以及与非门和一级或非门的延迟时间，比串行进位的全加器大大缩短了时间。
实验2 组合逻辑电路的设计
4. 实验内容及要求 (1) 用与非门设计实现异或逻辑功能。 a) 按照组合逻辑电路的设计方法， 列出两输入异或逻辑函数的真值表， 写出最简 与或式、与非-与非式，画出与非门实现的逻辑电路图。 b) 使用集成电路芯片 74LS10 和 74LS20 中的与非门， 按照所设计的逻辑电路图连 接电路。 c) 选择使用数字电路实验装置中的逻辑电平输入开关和逻辑电平输出 LED 指示 灯，设计实验测试方案。 d) 记录并分析实验数据参考表 2-2， 说明所设计的电路是否实现预计的异或逻辑 功能。
以二值逻辑的 0、1 两种状态分别代表输入变量和输出变量的两种不同状态。这里 0 和 1 的具体含意完全是由设计者人为选定的。
3) 根据给定的因果关系列出逻辑真值表。 举例： “大月指示器”的逻辑功能如下：输入一年中的具体月份，电路能自动判别出“大月” 还是“小月” （大月有 31 天） 。 通过分析，逻辑抽象结果为：月份输入 ABCD 可以由 4 位二进制代码表示，例如 ABCD=0001 表示输入月份为 1 月， ABCD=0010 表示 2 月， ABCD=0011 表示 3 月，...... ， ABCD=1100 表示 12 月；输出 Y 的逻辑值 1 或 0 分别表示信息“大月”或“小月” ，Y=1 表 示大月，Y=0 表示小月。列出真值表如表 2-1 所示。
得到最简与或式为选定器件的类型实际逻辑问题逻辑抽象逻辑函数化简变换表达画出逻辑连接电路实现为了实现最终的逻辑函数既可以用小规模集成门电路组成相应的逻辑电路也可以用中规模集成的常用组合逻辑器件或可编程逻辑器件等构成相应的逻辑电路
实验二 组合逻辑电路的设计
1. 实验目的 （1）熟练使用数字电路实验装置设计实验方案； （2）掌握用基本门电路实现组合电路的设计方法。 （3）掌握实现组合逻辑电路的连接及调试方法。 2. 实验仪器与材料 （1）数字电路实验装置 1 台； （2）双列直插集成电路芯片 74LS10、74LS20 各 1 片，导线若干。 3 . 知识要点 （一）组合逻辑电路的设计方法
组合逻辑电路的设计实验报告
竭诚为您提供优质文档/双击可除组合逻辑电路的设计实验报告篇一：数电实验报告实验二组合逻辑电路的设计实验二组合逻辑电路的设计一、实验目的1.掌握组合逻辑电路的设计方法及功能测试方法。
2.熟悉组合电路的特点。
二、实验仪器及材料a)TDs-4数电实验箱、双踪示波器、数字万用表。
b)参考元件：74Ls86、74Ls00。
三、预习要求及思考题1．预习要求：1）所用中规模集成组件的功能、外部引线排列及使用方法。
2)组合逻辑电路的功能特点和结构特点.3)中规模集成组件一般分析及设计方法.4）用multisim软件对实验进行仿真并分析实验是否成功。
2.思考题在进行组合逻辑电路设计时，什么是最佳设计方案？四、实验原理1．本实验所用到的集成电路的引脚功能图见附录2.用集成电路进行组合逻辑电路设计的一般步骤是：1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表；2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式；3）画出逻辑图；4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。
五、实验内容1．用四2输入异或门（74Ls86）和四2输入与非门（74Ls00）设计一个一位全加器。
1）列出真值表,如下表2-1。
其中Ai、bi、ci分别为一个加数、另一个加数、低位向本位的进位；si、ci+1分别为本位和、本位向高位的进位。
2）由表2-1全加器真值表写出函数表达式。
3）将上面两逻辑表达式转换为能用四2输入异或门（74Ls86）和四2输入与非门（74Ls00）实现的表达式。
4）画出逻辑电路图如图2-1，并在图中标明芯片引脚号。
按图选择需要的集成块及门电路连线，将Ai、bi、ci接逻辑开关，输出si、ci+1接发光二极管。
改变输入信号的状态验证真值表。
2.在一个射击游戏中，每人可打三枪，一枪打鸟(A)，一枪打鸡（b），一枪打兔子（c）。
电子系统设计实验指导书(FPGA基础篇Vivado版)
实验指导书（FPGA 基础篇 Vivado 版）
东南大学 电子科学 ........................................................................................................................................................... 1
安全使用规范
东南大学 电子科学与工程学院
无论何时，外部电源供电与 USB 两种供电方式只能用其中一种，避免因为电压有所差别而烧坏电路板。 采用电压高于5.5V的任何电源连接器可能造成永久性的损害。 插拔接插件前请关闭电路板总开关，否则易损坏器件。 电路板应在绝缘平台上使用，否则可能引起电路板损坏。 不同编码机制不要混接。 安装设备需防止静电。 液晶显示器件或模块结雾时，不要通电工作，防止电极化学反应，产生断线。 遇到正负极连接时需谨慎，避免接反引起开发板的损坏。 保持电路板的表面清洁。 小心轻放，避免不必要的硬件损伤。
实验目的 ....................................................................................................................................................... 17 实验内容 ....................................................................................................................................................... 17 实验要求 ....................................................................................................................................................... 17 实验步骤 ....................................................................................................................................................... 17 实验结果 ....................................................................................................................................................... 22
实验二组合逻辑电路的设计与测试
实验二组合逻辑电路的设计与测试一、实验目的1、掌握组合逻辑电路的设计与测试方法2、设计半加器和全加器并测试其逻辑功能二．实验仪器及材料器件：74LS00 二输入端四与非门 1片74LS10 三输入端三与非门 1片74LS86 二输入端四异或门 1片三、实验原理1、设计组合电路的一般步骤如图2－1所示。
图2－1 组合逻辑电路设计流程图组合逻辑电路基本设计方法：（1）根据设计任务的要求建立输入、输出变量，并列出真值表。
（2）然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。
并按实际选用逻辑门的类型修改逻辑表达式（3）根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。
（4）最后，用实验来验证设计的正确性。
2、 组合逻辑电路设计举例设计任务： 用“与非”门设计一个四个人的表决电路。
当四个输入端中有三个或四个为“1”时，输出端才为“1”。
（同意用"1"表示，反对用"0"表示；决议通过用"1"表示，不通过用"0"表示。
）设计步骤：（1）根据题意列出真值表如表2－1所示，再填入卡诺图表2－2中。
表2－2（2） 由卡诺图得出逻辑表达式，并演化成“与非”的形式 Z ＝ABC ＋BCD ＋ACD ＋ABD ＝ABC ACD BCD ABC ⋅⋅⋅（3）根据逻辑表达式画出用“与非门”构成的逻辑电路如图2－2所示。
图2－2 表决电路逻辑图（4）用实验验证逻辑功能A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1B 0 0 0 0 1 1 11 0 0 0 0 1 1 1 1C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Z 0 0 0 0 0 0 0 1 0 00 1 0 1 1 1 CD AB00 01 11 10 0001 111 1 1 110 1在实验装置适当位置选定三个14P插座，按照集成块定位标记插好集成块74LS20。
实验2组合逻辑电路设计(预习报告)
实验二组合逻辑电路的设计
一、实验目的
略
二、实验器件数据
Figure 1 74HC02N（或非）
Figure 2 74HC00(n),与非门74LS00
Figure 3 74HC86N（异或）74LS86
三、 实验原理
1. 二进制加法运算电路
二进制加法电路可以由一位全加器组合而成； 全加器逻辑表达式为：111()=('()')'n n n n n
n n n n n n n n n n D A B C C A B C A B A B C A B ---=⊕⊕⎧
⎨
=+⊕⊕⎩g g （）'
一位全加器电路实现如下：
图中，用74LS00D 代替74HC86N
如果要实现多为二进制的加法运算，可将多个全加器级联。
例如将两个全加器级联， 并且在最后输出接一个带解码器的数字显示管，就构成了一个两位二进制数相加的加法器，
如
下图
2.二进制减法运算电路
为了实现减法电路，引入了补码系统，求补码只需让输入取反并使最后一位来自低位进位置高电平，其中，取反可以通过与高电平做异或运算来实现，电路如下：
注意：此时图中电子管输出应该为减法答案的补码。
下面，将补码答案转换为原码。
有如下电路：
注意，通过对图中低电平/高电平的转换（低位的进位信息和补码的取反信息），该减法电路实际上可以变化为加法电路。
可以加入控制信号K，使其为1时电路执行减法，否则执行加法，电路如下：
四、实验内容
1.基本要求：
原码输出结果，并显示正负标志2.提高要求：略。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
组合逻辑电路的设计
一、实验目的
1．掌握组合逻辑电路设计的一般概念和方法。
2．掌握集成组合逻辑电路的使用和设计方法。
3．学习EDA软件Quartus II的基本使用方法。
二、实验预习
阅读《电工电子实验教程》第6.3节中组合逻辑电路的内容。
打印实验指导书，预习实验的内容。
查阅相关芯片的数据手册，了解芯片的逻辑功能、引脚排列及外形结构，完成实验电路设计，画出原理电路，标明芯片型号和引脚。
自拟实验步骤和数据表格。
三、实验设备与仪器
数字电路实验箱。
四、实验原理
使用中规模的集成电路设计组合逻辑电路的一般方法为：
第一步：从题目中完成逻辑抽象。
把实际问题转换为可行的逻辑设计要求。
第二步：根据逻辑设计的要求建立输入、输出变量，并列出真值表。
第三步：用逻辑代数或卡诺图化简法求出简化的逻辑表达式。
并按实际选用逻辑门的类型修改逻辑表达式。
不一定要最简形式，应以所要使用的中规模集成芯片的逻辑功能为依据，把要产生的逻辑函数变换为与器件的逻辑函数式类似的形式。
对于变换后的逻辑函数式与所选器件的逻辑函数式差别非常大的应考虑更换元器件类型。
第四步：根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。
第五步：用实验来验证设计的正确性。
设计组合逻辑电路的一般步骤如图1所示。
图1 组合逻辑电路设计流程图
五、实验内容
题目A：4人表决电路
设计一个4人表决电路，多数通过（即当四个输入端中有三个或四个为“1”时，输出端才能为“1”），用发光二极管显示表决结果，通过点亮，否决不亮。
（要求选用与非门电路实现，74LS10和/或74LS20）
题目B：大月指示器电路
设计一个大月（该月份天数为31）指示器，四个二进制输入变量表示月份，发光二极管表示输出，若该月份月份为大月，则发光二极管亮，其它情况发光二极管不亮（注意任意项的处理，要求使用74LS00和74LS151）。
六、实验要求
从实验内容所列的题目中选择一个题目进行设计，使用中规模集成电路芯片完成设计，具体方案不限。
要求确保电路可以完成题目功能，并使用尽可能少的器件。
列出真值表，写出逻辑表达式并根据设计要求进行化简（化简形式根据采用的器件逻辑功能自行决定），全部用门电路实现。
在数字实验系统中完成实际操作，利用实验箱上已连接好的开关电路获得所需的逻辑电平输入，LED指示灯电路完成结果显示。
自行设计测试表格，完成实际电路的测试。
实验室可提供的芯片有：74LS00、74LS10、74LS20、74LS151。
七、实验报告（本部分请附加空白页手写完成）
在实验报告中写出完整的设计思路和设计过程，越详细报告分数起评点越高，内容应包括建立逻辑变量、列真值表、逻辑化简、逻辑表达式变换、电路图设计等。
用要求的器件设计出电路，画出电路图。
列出元器件清单。
写出实验结果及分析。
写出实验体会总结。
有能力的同学可画出仿真电路图和仿真结果。