PCB常见问题
pcb设计常见问题和改善措施
pcb设计常见问题和改善措施PCB设计是电子制造中不可或缺的一环，它直接关系到整个电子产品的稳定性和性能表现。
然而，很多初学者在设计PCB时常常会遇到一些问题。
本文将探讨常见的PCB设计问题及改善措施。
一、布局问题1.过于密集的布局如果布局过于密集，会导致信号串扰（crosstalk）和噪声（noise）的产生。
为了解决这个问题，可以采用分层设计，将多层电路板分为几个逻辑分区。
在每个分区内，则可以使用自己的供电和接地系统。
2.容易混淆的引脚映射在复杂的PCB设计中，引脚映射关系可能会让人感到混乱，容易出错。
这种情况下，我们应该简化引脚映射，并且尽量减少不同部件的互相干扰。
3.热点问题一些元器件非常容易发热，并产生很强的电磁干扰。
这些元器件应该被单独布局，并且应该和其他元器件保持一定的距离。
二、管理问题1.缺乏模块化设计模块化设计可以帮助我们在有需要时，快速更换某个元器件或调整局部电路。
如果缺乏模块化设计，则在维护或更新时需要耗费更多的时间和资金。
模块化设计可以使得整个系统更加灵活和可靠。
2.不合理的基本布局规则设计PCB时，应该遵循一些基本的布局规则。
例如，元器件应该遵循一定的大小和形状，以方便插入和插拔。
又如，元器件的布局和尺寸应该考虑到过孔和贴片的芯片之间的兼容性。
三、电气问题1.传输线匹配问题传输线的匹配非常重要，否则会导致信号的反射和损耗。
设计师应该使用合适的电路板布线工具，并根据电路需求寻找适当的线材。
2.串扰与干扰问题当多根传输线靠近时，它们之间的耦合可能会导致信号干扰。
此时，我们可以分析信号之间的相关性，并使用合适的工具进行干扰分析和排除。
3.接地问题良好的接地系统可以有效地减少噪声和电磁干扰对电子器件的影响。
我们应该确保供地面和接地面的区域大小合适，并且不应忽略单点接地的规则。
综上所述，设计PCB时需要注意的许多问题必须受到严格的重视和更正。
采用科学的设计思路和正确的工具可以帮助我们解决问题，实现PCB优化设计的目标。
pcb阻焊常见缺陷原因与措施
pcb阻焊常见缺陷原因与措施以PCB阻焊常见缺陷原因与措施为题，本文将从原因和措施两个方面来分析和讨论常见的PCB阻焊缺陷。
一、常见的PCB阻焊缺陷及其原因1. 阻焊剂不均匀：阻焊剂不均匀的主要原因是阻焊剂的涂布不均匀或者是在涂布过程中出现了问题。
涂布不均匀可能是由于涂料的粘度不一致、涂布设备不合理或操作不当等原因造成的。
2. 阻焊剂脱落：阻焊剂脱落的原因可能是在制作过程中没有充分去除杂质、阻焊剂与基材的粘附力不够强、阻焊剂的固化不完全或者是使用了不合适的阻焊剂等。
3. 气泡：气泡的形成可能是由于阻焊剂的挥发性太大、涂布过程中产生了气泡或者是在固化过程中产生的气泡等原因引起的。
4. 焊盘覆盖不均匀：焊盘覆盖不均匀的原因可能是涂布过程中操作不当、焊盘表面不平整或者是阻焊剂的粘度过高等原因引起的。
5. 阻焊剂残留：阻焊剂残留的原因可能是在制作过程中没有充分清洗或者是清洗不彻底、阻焊剂的挥发性太小等原因造成的。
二、常见PCB阻焊缺陷的解决措施1. 阻焊剂不均匀的解决措施：可以通过调整涂布设备的参数，如涂布速度、涂布厚度等，使阻焊剂涂布更加均匀。
此外，还可以选择合适的阻焊剂，避免粘度不一致的问题。
2. 阻焊剂脱落的解决措施：可以在制作过程中增加去除杂质的步骤，确保基材的表面干净；同时，选择具有较强粘附力的阻焊剂，并确保其固化完全。
3. 气泡的解决措施：可以选择挥发性较小的阻焊剂，减少气泡的产生；在涂布过程中要注意操作，避免气泡的形成；在固化过程中要控制好温度和时间，确保气泡能够顺利排出。
4. 焊盘覆盖不均匀的解决措施：可以通过调整阻焊剂的粘度，使其更易于涂布；此外，还可以选择合适的涂布工艺和设备，确保阻焊剂能够均匀地覆盖在焊盘表面。
5. 阻焊剂残留的解决措施：在制作过程中要充分清洗阻焊剂，确保其完全去除；可以选择具有较大挥发性的阻焊剂，加快其挥发速度，减少残留。
PCB阻焊常见缺陷的原因有阻焊剂不均匀、阻焊剂脱落、气泡、焊盘覆盖不均匀和阻焊剂残留等。
PCB制作设计过程中出现的问题及解决办法
PCB制作设计过程中出现的问题及解决办法本文就三种常见的PCB问题进行汇总和分析，希望能够对大家的设计和制作工作带来一定的帮助。
我们网站还有很多PCB方面不常见的问题急需解答，你准备好答案了吗？问题一：PCB板短路这一问题是会直接造成PCB板无法工作的常见故障之一，而造成这种问题的原因有很多，下面我们逐一进行分析。
造成PCB短路的最大原因，是焊垫设计不当，此时可以将圆形焊垫改为椭圆形，加大点与点之间的距离，防止短路。
PCB零件方向的设计不适当，也同样会造成板子短路，无法工作。
如SOIC的脚如果与锡波平行，便容易引起短路事故，此时可以适当修改零件方向，使其与锡波垂直。
还有一种可能性也会造成PCB的短路故障，那就是自动插件弯脚。
由于IPC规定线脚的长度在2mm以下及担心弯脚角度太大时零件会掉，故易因此而造成短路，需将焊点离开线路2mm以上。
除了上面提及的三种原因之外，还有一些原因也会导致PCB板的短路故障，例如基板孔太大、锡炉温度太低、板面可焊性不佳、阻焊膜失效、板面污染等，都是比较常见的故障原因，工程师可以对比以上原因和发生故障的情况逐一进行排除和检查。
问题二：PCB板上出现暗色及粒状的接点PCB板上出现暗色或者是成小粒状的接点问题，多半是因于焊锡被污染及溶锡中混入的氧化物过多，形成焊点结构太脆。
须注意勿与使用含锡成份低的焊锡造成的暗色混淆。
而造成这一问题出现的另一个原因，是加工制造过程中所使用的焊锡本身成份产生变化，杂质含量过多，需加纯锡或更换焊锡。
斑痕玻璃起纤维积层物理变化，如层与层之间发生分离现象。
但这种情形并非焊点不良。
原因是基板受热过高，需降低预热及焊锡温度或增加基板行进速度。
问题三：PCB焊点变成金黄色一般情况下PCB板的焊锡呈现的是银灰色，但偶尔也有金黄色的焊点出现。
造成这一问。
pcb常见缺陷原因与措施
加强操作人员的安全意识教育， 确保生产过程中的安全和稳定。
04
PCB常见缺陷的检测方法与技 巧
目视检测法
直接观察PCB表面
通过肉眼或放大镜观察PCB表面是否存在裂纹、变形、气泡、污 渍等缺陷。
检查焊接质量
目视检测法可以用于检查焊接质量，如焊点大小、形状、光泽度等 是否符合要求。
识别元器件
目视检测法可以用于识别元器件的型号、规格、极性等是否正确。
焊盘腐蚀
使用合适的清洗剂清洗腐蚀的焊盘，然后用烘干机烘干。
阻焊层缺陷修复方法与技巧
阻焊层脱落
使用合适的涂料重新涂刷脱落的阻焊层，然后用烘干机烘 干。
阻焊层变色
使用合适的清洗剂清洗变色的阻焊层，然后用烘干机烘干 。
阻焊层起泡
检查阻焊层起泡原因，如果是由于涂层过厚导致，可以使 用砂纸打磨起泡区域，然后重新涂刷阻焊层，最后用烘干 机烘干。
生产设备问题
总结词
设备故障或误差
详细描述
PCB生产过程中使用的设备，如钻孔机、曝光机、蚀刻机等，如果出现故障或误 差，可能导致PCB出现孔径不准确、线路不清晰、蚀刻过度等缺陷。
生产工艺问题
总结词
工艺参数不当
详细描述
PCB生产过程中的各项工艺参数，如温度、压力、时间等，如果设置不当，可能导致PCB出现翘曲、起泡、氧化 等缺陷。
优化生产工艺和流程
对生产工艺和流程进行持续改 进，提高生产效率和产品质量 。
引入先进的生产技术和设备， 提高生产自动化程度。
优化生产布局和物流管理，减 少生产过程中的浪费和损失。
提高操作人员技能和素质
加强操作人员技能培训，提高操 作人员的技能水平和操作规范意
识。
建立激励机制，鼓励操作人员积 极参与技术革新和改进活动。
pcb常见缺陷原因与措施
焊点氧化
长时间存储可能导致焊点氧化，引起接触不良 或开路。
结构变化
长时间存储可能导致PCB结构变化，如弯曲或变形。
04
检测与修复过程中的常见缺陷 原因
检测设备故障或精度不足
设备老化
设备长时间使用可能导致 部件磨损，影响检测精度 。
设备维护不当
定期维护和保养不到位， 可能导致设备故障。
设备校准问题
制定操作规范
制定详细的操作规范和作业指导书，确保员工严格按照规范进行操 作。
建立激励机制
建立员工激励机制，鼓励员工积极学习和提高自己的技能水平。
加强运输和存储环节的管理和监控
确保运输安全
选择具有良好信誉和稳定运输能力的物流公司，确保 产品在运输过程中不受损坏或丢失。
加强存储管理
制定存储管理规定和操作规范，确保产品存储环境良 好，避免产品在存储过程中受损或变质。
进行定期检查
对存储和运输环节进行定期检查，及时发现和处理可 能出现的问题。
06
针对不同类型缺陷的具体应对 措施建议
针对原材料问题的应对措施建议
严格控制原材料质量
对供应商进行评估和选择，确保原材料的质 量稳定可靠。
加强原材料检验
对进料进行严格检验，确保符合设计要求和 相关标准。
建立原材料追溯体系
对原材料进行标识和追溯，以便及时发现和 解决问题。
设备校准不准确，导致检 测结果偏差。
修复技术不当或材料问题
修复方法选择不当
针对不同缺陷应采用不同的修复方法 ，选择不当可能导致修复效果不佳。
材料质量问题
修复工艺问题
修复过程中工艺控制不当，如温度、 压力、时间等参数控制不准确，可能 导致修复失败。
PCB板常见问题与维修
PCB板常见问题与维修1. 简介PCB板（Printed Circuit Board），即印刷电路板，是现代电子产品中常见的主要组件之一。
它作为电子元件的支撑平台，承载着电子元件之间的连接和传输功能。
然而，由于使用时间久了或者操作不当等原因，PCB板常常会出现一些问题。
本文将介绍PCB板常见的问题及其维修方法。
2. 常见问题2.1 电路断路电路断路是PCB板常见的问题之一。
当电路出现断路时，电子元件之间的电流无法通过，导致电路无法正常工作。
2.1.1 原因分析电路断路的原因有多种，可能是焊点未熔化、焊点破裂、导线断裂等。
2.1.2 维修方法修复电路断路的方法是先找到断路处，然后重新焊接或者更换断裂的部分。
使用锡焊工具将焊接头与电路连接处加热，使其熔化并形成良好的连接。
2.2 短路短路是PCB板另一个常见的问题。
当两个或多个不同电路之间的导线或焊点短接时，会导致电流异常、电路异常运行甚至损坏电子元件。
2.2.1 原因分析短路的原因可能是焊接不当、电路板上的导线接触不良、导线之间的绝缘层损坏等。
2.2.2 维修方法修复短路的方法是找到短路位置，并通过移除短路处的连接物或者修复绝缘层等措施来解除短路。
2.3 焊接问题焊接问题也是PCB板常见的故障之一。
焊接不良会导致电子元件与PCB板的连接不稳定，或者连接断裂，从而影响电路的正常运行。
2.3.1 原因分析焊接问题可能由焊接材料质量差、焊接温度不合适、焊接时间不足等原因引起。
2.3.2 维修方法修复焊接问题的方法是重新焊接，正确的焊接流程非常重要。
首先，清洁焊点，确保焊接表面干净。
然后，使用适当温度的焊台将焊接材料熔化后，进行焊接。
焊接完成后，进行焊点质量检查，确保焊接牢固。
2.4 过热过热是PCB板常见的问题之一。
当电路板工作超过其承受的温度范围时，可能会导致PCB板过热，造成电路异常或者硬件故障。
2.4.1 原因分析过热的原因可能是环境温度过高、电路设计不合理、散热系统失效等。
Pcb常见问题缺陷类型及原因
干菲林工序 馏孔或刀刮 图形电镀
孔内露铜
孔内的铜未被覆 盖 镀通孔内没有铜 可见到板料，而 没有镀通，因而 会出现开路情况 孔壁镀铜或喷锡 粗糙或孔壁面无 光泽
绿油工序 喷锡工序
轻微：拖锡 严重：喷锡
孔内无铜
钻孔工序 沉铜工序 不能报废 图形电镀工 序
孔内铜粗
电镀不良或喷锡不均匀
电镀工序 喷锡工序
不能修理
修理方法
补线
图例
开/短路
线路不能断 开的地方出 现断开;而不 能粘在一起 的地方粘在 一起
A)外层 1>红菲林或黑菲林本身有开/短路现象 2>图形电镀前有垃圾附在线路上,导致开路 3>冲板时,菲林碎粘在线路上 4>蚀刻过度导致开路 干菲林 5>干菲林工序中,线路之间的菲林擦花，导 图形电镀 致短路 蚀刻 6>蚀刻不清,导致开路 7>操作不当(在干菲林或图形电镀前擦花干 膜) 8>干菲林工序,辘板后菲林松导致短路 B)内层
10
D）孔缺点 ）
漏塞孔
压伤
11
缺陷名称
状况
原因分析
工序
修理方法
若是镀通孔漏钻,则 不能修理,若是非镀 通孔漏钻,可用规定 大小的钻咀重新钻 如果在板料位置可补 胶修理,如在线路、 锡圈或PAD位上则不 能修理 用焊咀修理或用针挑 出
图例
漏钻孔
应该钻穿孔的地 方没有钻穿
钻孔过程中钻咀断
钻孔工序
钻多孔
原因分析
工序
修理方法
轻微：刮去白字再拖锡 严重：不能修理 轻微: 补白字或翻印白字 严重: 不能修理
图例
印歪白字
全部白字移位，有些印上锡面 印白字时对位不准 1>印白字的网渗漏 2>印完白字后擦花白字 3>网上有垃圾 人为操作错误
PCBQE常见问题分析
PCBQE常见问题分析引言在电子产品的制造过程中，PCBQE〔Printed Circuit Board Quality Engineering，印刷电路板质量工程〕起着关键的作用。
然而，由于复杂的制造流程和各种因素的影响，PCBQE常常面临一系列问题。
本文将分析PCBQE中常见的问题，并提供解决方案。
问题一：PCB板短路PCB板短路是一种常见且严重的问题，在制造过程中经常出现。
导致短路的原因可以包括焊接错误、导线之间的不正确引线、回流焊接不合格等。
短路问题会导致电路不工作，甚至会损坏电子元件。
解决此问题的关键在于提高工人的焊接质量和优化工艺流程。
在焊接过程中，应严格按照工艺规程执行，使用适宜的焊接设备，检查焊接质量以确保不存在短路情况。
问题二：PCB电子元件损坏在制造过程中，PCB电子元件损坏也是一个常见的问题。
这可能是由于元件安装不牢固、过度加热导致元件损坏等原因引起的。
为了解决这个问题，首先需要进行适宜的元件安装。
确保元件与PCB板的焊接牢固，防止因运输或振动而松动。
此外，注意控制加热温度，防止过度加热导致元件损坏。
问题三：PCB板印刷质量低PCB板的印刷质量直接影响到电子产品的性能和可靠性。
常见的问题包括印刷不良、图案细节不清晰等。
印刷质量低的原因可以是印刷机器的问题，也可以是操作人员的技术不熟练所致。
为了提高印刷质量，需要优化印刷机器的设置，确保印刷机器的精度和稳定性。
另外，培训操作人员，提高其技术水平，能够正确操作印刷机器，并及时检查印刷质量，及时纠正问题。
问题四：PCB板返修率高高返修率是PCBQE中常见的问题之一。
返修率高可能是由于工人操作不当、工艺流程不完善或者质量控制不到位等原因引起的。
要减少返修率，首先需要培训操作人员，提高其技术水平，确保工艺操作的准确性。
其次，要优化工艺流程，确保每一道工序都能得到严格控制和监督。
另外，建立完善的质量控制体系，及时发现和纠正问题以减少返修率。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1、如何选择PCB板材？选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。
设计需求包含电气和机构这两部分。
通常在设计非常高速的PCB板子(大于GHz的频率)时这材质问题会比较重要。
例如，现在常用的FR-4材质，在几个GHz的频率时的介质损(dielectric loss)会对信号衰减有很大的影响，可能就不合用。
就电气而言，要注意介电常数(dielectric constant)和介质损在所设计的频率是否合用。
2、如何避免高频干扰？避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，也就是所谓的串扰(Crosstalk)。
可用拉大高速信号和模拟信号之间的距离，或加ground guard/shunt traces在模拟信号旁边。
还要注意数字地对模拟地的噪声干扰。
3、在高速设计中，如何解决信号的完整性问题？信号完整性基本上是阻抗匹配的问题。
而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。
解决的方式是靠端接(termination)与调整走线的拓朴。
4、差分布线方式是如何实现的？差分对的布线有两点要注意，一是两条线的长度要尽量一样长，另一是两线的间距(此间距由差分阻抗决定)要一直保持不变，也就是要保持平行。
平行的方式有两种，一为两条线走在同一走线层(side-by-side)，一为两条线走在上下相邻两层(over-under)。
一般以前者side-by-side实现的方式较多。
5、对于只有一个输出端的时钟信号线，如何实现差分布线？要用差分布线一定是信号源和接收端也都是差分信号才有意义。
所以对只有一个输出端的时钟信号是无法使用差分布线的。
6、接收端差分线对之间可否加一匹配电阻？接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。
这样信号品质会好些。
7、为何差分对的布线要靠近且平行？对差分对的布线方式应该要适当的靠近且平行。
所谓适当的靠近是因为这间距会影响到差分阻抗(differential impedance)的值, 此值是设计差分对的重要参数。
需要平行也是因为要保持差分阻抗的一致性。
若两线忽远忽近, 差分阻抗就会不一致, 就会影响信号完整性(signal integrity)及时间延迟(timing delay)。
8、如何处理实际布线中的一些理论冲突的问题1). 基本上, 将模/数地分割隔离是对的。
要注意的是信号走线尽量不要跨过有分割的地方(moat), 还有不要让电源和信号的回流电流路径(returning current path)变太大。
2). 晶振是模拟的正反馈振荡电路, 要有稳定的振荡信号, 必须满足loop gain与phase的规范, 而这模拟信号的振荡规范很容易受到干扰, 即使加ground guard traces可能也无法完全隔离干扰。
而且离的太远, 地平面上的噪声也会影响正反馈振荡电路。
所以, 一定要将晶振和芯片的距离进可能靠近。
3). 确实高速布线与EMI的要求有很多冲突。
但基本原则是因EMI所加的电阻电容或ferrite bead, 不能造成信号的一些电气特性不符合规范。
所以, 最好先用安排走线和PCB叠层的技巧来解决或减少EMI的问题, 如高速信号走内层。
最后才用电阻电容或ferrite bead的方式, 以降低对信号的伤害。
9、如何解决高速信号的手工布线和自动布线之间的矛盾？现在较强的布线软件的自动布线器大部分都有设定约束条件来控制绕线方式及过孔数目。
各家EDA 公司的绕线引擎能力和约束条件的设定项目有时相差甚远。
例如, 是否有足够的约束条件控制蛇行线(serpentine)蜿蜒的方式, 能否控制差分对的走线间距等。
这会影响到自动布线出来的走线方式是否能符合设计者的想法。
另外, 手动调整布线的难易也与绕线引擎的能力有绝对的关系。
例如, 走线的推挤能力, 过孔的推挤能力, 甚至走线对敷铜的推挤能力等等。
所以, 选择一个绕线引擎能力强的布线器, 才是解决之道。
10、关于test coupon。
test coupon是用来以TDR (Time Domain Reflectometer) 测量所生产的PCB板的特性阻抗是否满足设计需求。
一般要控制的阻抗有单根线和差分对两种情况。
所以， test coupon上的走线线宽和线距(有差分对时)要与所要控制的线一样。
最重要的是测量时接地点的位置。
为了减少接地引线(ground lead)的电感值， TDR探棒(probe)接地的地方通常非常接近量信号的地方(probe tip)，所以，test coupon上量测信号的点跟接地点的距离和方式要符合所用的探棒。
11、在高速PCB设计中，信号层的空白区域可以敷铜，而多个信号层的敷铜在接地和接电源上应如何分配？一般在空白区域的敷铜绝大部分情况是接地。
只是在高速信号线旁敷铜时要注意敷铜与信号线的距离，因为所敷的铜会降低一点走线的特性阻抗。
也要注意不要影响到它层的特性阻抗，例如在dual stripline的结构时。
12、是否可以把电源平面上面的信号线使用微带线模型计算特性阻抗？电源和地平面之间的信号是否可以使用带状线模型计算？是的，在计算特性阻抗时电源平面跟地平面都必须视为参考平面。
例如四层板: 顶层-电源层-地层-底层，这时顶层走线特性阻抗的模型是以电源平面为参考平面的微带线模型。
13、在高密度印制板上通过软件自动产生测试点一般情况下能满足大批量生产的测试要求吗？一般软件自动产生测试点是否满足测试需求必须看对加测试点的规范是否符合测试机具的要求。
另外，如果走线太密且加测试点的规范比较严，则有可能没办法自动对每段线都加上测试点，当然，需要手动补齐所要测试的地方。
14、添加测试点会不会影响高速信号的质量？至于会不会影响信号质量就要看加测试点的方式和信号到底多快而定。
基本上外加的测试点(不用线上既有的穿孔(via or DIP pin)当测试点)可能加在线上或是从线上拉一小段线出来。
前者相当于是加上一个很小的电容在线上，后者则是多了一段分支。
这两个情况都会对高速信号多多少少会有点影响，影响的程度就跟信号的频率速度和信号缘变化率(edge rate)有关。
影响大小可透过仿真得知。
原则上测试点越小越好(当然还要满足测试机具的要求)分支越短越好。
15、若干PCB组成系统，各板之间的地线应如何连接？各个PCB板子相互连接之间的信号或电源在动作时，例如A板子有电源或信号送到B板子，一定会有等量的电流从地层流回到A板子(此为Kirchoff current law)。
这地层上的电流会找阻抗最小的地方流回去。
所以，在各个不管是电源或信号相互连接的接口处，分配给地层的管脚数不能太少，以降低阻抗，这样可以降低地层上的噪声。
另外，也可以分析整个电流环路，尤其是电流较大的部分，调整地层或地线的接法，来控制电流的走法(例如，在某处制造低阻抗，让大部分的电流从这个地方走)，降低对其它较敏感信号的影响。
16、两个常被参考的特性阻抗公式：a.微带线(microstrip)Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中，W为线宽，T为走线的铜皮厚度，H为走线到参考平面的距离，Er是PCB板材质的介电常数(dielectric constant)。
此公式必须在0.1<(W/H)<2.0及1<(Er)<15的情况才能应用。
b.带状线(stripline)Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 其中，H为两参考平面的距离，并且走线位于两参考平面的中间。
此公式必须在W/H<0.35及T/H<0.25的情况才能应用。
17、差分信号线中间可否加地线？差分信号中间一般是不能加地线。
因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦合(coupling)所带来的好处，如flux cancellation，抗噪声(noise immunity)能力等。
若在中间加地线，便会破坏耦合效应。
18、刚柔板设计是否需要专用设计软件与规范？可以用一般设计PCB的软件来设计柔性电路板(Flexible Printed Circuit)。
一样用Gerber格式给FPC厂商生产。
由于制造的工艺和一般PCB不同，各个厂商会依据他们的制造能力会对最小线宽、最小线距、最小孔径(via)有其限制。
除此之外，可在柔性电路板的转折处铺些铜皮加以补强。
软板的检验标准通常依据IPC601319、适当选择PCB与外壳接地的点的原则是什么？选择PCB与外壳接地点选择的原则是利用chassis ground提供低阻抗的路径给回流电流(returning current)及控制此回流电流的路径。
例如，通常在高频器件或时钟产生器附近可以借固定用的螺丝将PCB的地层与chassis ground做连接，以尽量缩小整个电流回路面积，也就减少电磁辐射。
20、电路板DEBUG应从那几个方面着手？就数字电路而言，首先先依序确定三件事情：确认所有电源值的大小均达到设计所需。
有些多重电源的系统可能会要求某些电源之间起来的顺序与快慢有某种规范。
确认所有时钟信号频率都工作正常且信号边缘上没有非单调(non-monotonic)的问题。
确认reset信号是否达到规范要求。
这些都正常的话，芯片应该要发出第一个周期(cycle)的信号。
接下来依照系统运作原理与bus protocol来debug。
21、在电路板尺寸固定的情况下，如果设计中需要容纳更多的功能，就往往需要提高PCB的走线密度，但是这样有可能导致走线的相互干扰增强，同时走线过细也使阻抗无法降低，请介绍在高速（>100MHz）高密度PCB设计中的技巧?在设计高速高密度PCB时，串扰(crosstalk interference)确实是要特别注意的，因为它对时序(timing)与信号完整性(signal integrity)有很大的影响。
以下提供几个注意的地方： 1). 控制走线特性阻抗的连续与匹配。
2). 走线间距的大小。
一般常看到的间距为两倍线宽。
可以透过仿真来知道走线间距对时序及信号完整性的影响，找出可容忍的最小间距。
不同芯片信号的结果可能不同。
3). 选择适当的端接方式。
4). 避免上下相邻两层的走线方向相同，甚至有走线正好上下重迭在一起，因为这种串扰比同层相邻走线的情形还大。
5). 利用盲埋孔(blind/buried via)来增加走线面积。
但是PCB板的制作成本会增加。
在实际执行时确实很难达到完全平行与等长，不过还是要尽量做到。