89C51单片机的结构及原理解析
89C51单片机硬件结构和原理
返回
单片机原理及接口技术
2.2 89C51单片机引脚及其功能
§2.2.1 89C51单片机引脚
§2.2.2 89C51单片机引脚功能
01:28
返回
单片机原理及接口技术
§2.2.1 89C51单片机引脚
P22图2-3：是89C51/LV51的引脚结构图， 有双列直插封装(DIP)方式和方形封装方式。
01:28
返回
单片机原理及接口技术
89C51单片机还有一种低电压的型号，即89LV51，除 了电压范围有区别之外，其余特性与89C51完全一致。 • 89C51/LV51是一种低功耗/低电压、高性能的8位单片 机。它采用了CMOS工艺和高密度非易失性存储器 （NURAM）技术，而且其输出引脚和指令系统都与 MCS51兼容；片内的Flash ROM允许在系统内改编程 序或用常规的非易失性存储器编程器来编程。因此 89C51/LV51是一种功能强、灵活性高，且价格合理的 单片机，可方便地应用在各种控制领域。
01:28
返回
单片机原理及接口技术
三、控制信号引脚：
RST、ALE、PSEN和EA
RST / VPD（9或10脚）： RST：复位信号输入端，高电平有效。当此
输入端保持两个机器周期的高电平时，就
可以完成复位操作。
单片机原理及接口技术
01:28
三、控制信号引脚：
RST、ALE、PSEN和EA
RST / VPD（9或10脚）： VPD ：RST引脚的第二功能，备用电源输入 端。当主电源Vcc 发生故障，降低到低电 平规定值时，将+5V电源自动接入该引脚， 为RAM提供备用电源，以保证RAM中的信息 不丢失，使得复位后能继续正常运行。
AT89C51单片机的基本结构和工作原理
AT89C51单片机的基本结构和工作原理AT89C51是一种低功耗、高性能的8位单片机，由美国公司Intel （现已被英特尔收购）开发。
它采用CMOS技术制造，在各种工业、汽车和家用电器等领域广泛应用。
AT89C51的基本结构和工作原理如下：一、基本结构：1.中央处理单元（CPU）：中央处理单元是AT89C51单片机的控制中心，负责执行程序指令、算术运算和逻辑操作等。
它包括一个8位的累加寄存器ACC、一个8位的指令寄存器IR和一个8位的程序计数器PC。
2.存储器：AT89C51单片机包括4KB的内部闪存ROM用于存储程序代码，并具有可擦写和可编程的特性。
此外，还有128字节的RAM用于存储各种变量和中间结果。
3.输入输出端口（IO）：AT89C51单片机有四个8位的IO口（P0、P1、P2和P3），可分别用作输入和输出。
每个IO口都可以设置为输入或输出模式，并且可以具有内部上拉电阻。
4. 定时器/计数器：AT89C51单片机包含两个定时器/计数器（Timer 0和Timer 1），用于产生定时和延时功能。
这两个定时器/计数器都可以工作在8位或16位模式下，并可以设置为定时、计数和波形发生器等不同功能。
5.串行数据通信接口（控制模式）：AT89C51单片机具有一个可编程的串行数据通信接口，支持全双工和半双工模式。
它可以与其他外部设备如传感器、LCD显示器和电脑等进行通信。
二、工作原理：1.程序执行过程：首先，AT89C51单片机将程序代码从ROM存储器中读取到指令寄存器IR中。
然后，指令寄存器将指令传输给中央处理单元CPU。
CPU根据指令类型执行不同的操作，如算术运算、逻辑判断、数据读写等。
执行完一条指令后，程序计数器PC将自动递增，指向下一条指令的地址，继续执行。
2.IO交互：AT89C51单片机的IO口可以用作输入和输出。
在输入模式下，IO口可以接收来自外部设备的信号，并传输给中央处理单元CPU。
AT89C51单片机结构和原理
AT89C51单片机结构和原理一、结构1.CPUAT89C51采用了MCS-51指令集架构。
它拥有一个8位的累加器(A)和一个8位的状态字寄存器（PSW），以及一组8位的通用寄存器（R0～R7）。
它还包含若干片内部特殊功能寄存器（SFR），用于控制和通信。
2.存储器（1）程序存储器：程序存储器用于存储用户编写的程序代码，它的容量为64KB，可以存储16位的指令。
程序存储器采用闪存技术，可擦写和重新编程。
（2）数据存储器：数据存储器用于存储程序运行中的各种数据，包括RAM和ROM两种类型。
- RAM(Random Access Memory)：AT89C51具有128字节的RAM空间，用于存储临时变量和数据。
- ROM(Read Only Memory)：AT89C51拥有4KB的ROM空间，用于存储常量和只读数据。
3.计时/计数器4.I/O口二、原理1.时钟2.中断AT89C51单片机支持两种类型的中断：外部中断和定时器/计数器中断。
外部中断可以由外部设备触发，如按键等；定时器/计数器中断可以由定时器溢出或计数到达指定值时触发。
中断允许在程序执行的任何时候跳转到一个中断服务程序并执行完后返回。
3.I/O口4.程序执行（1）取指令：CPU从程序存储器中读取指令，并将其存储在指令寄存器IR中。
（2）译码：CPU根据IR中的指令，识别出需要执行的操作，并将该操作传递给相应的功能单元。
（3）执行：根据译码结果，通过ALU（算术逻辑单元）对数据进行运算和逻辑操作。
（4）更新：将执行结果存储在目标寄存器或内存中，并更新状态字寄存器PSW。
总结：AT89C51单片机是一种经典的8位单片机，它的结构主要包括CPU、存储器、计时/计数器和I/O口。
它采用闪存技术的程序存储器、RAM和ROM的数据存储器，具有时钟、中断、I/O口和程序执行的原理。
AT89C51单片机广泛应用于各种嵌入式系统中，具有强大的功能和灵活的扩展性。
89C51单片机硬件结构与基本原理
1. 89C51单片机结构框图
Flash ROM
bus
89C51
89C5189C51单片机硬件结构和 基本的原理
8位CPU
256字节RAM
4KB Flash ROM
4个8位I/O口
2个定时/计数器
5个中断源
1个全双工串行口
片内振荡器和时钟 产生电路（最高允 许振荡频率为 24MHz）
EA ALE PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0
1、电源线：VCC(+5V)、VSS(地) 2、振荡电路：XTAL1、XTAL2 3、复位引脚：RST 4、并行口：P0、P1、P2、P3 5、EA：访问程序存储控制信号 6、PSEN：外部ROM读选通信号 7、ALE：地址锁存控制信号
振荡器及时钟电路：提供片内时钟
89C51单片机硬件结构和 基本的原理
2.2 89C51单片机的引脚及功能
89C51单片机硬件结构和 基本的原理
MCS-51单片机信号引脚简介
P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7
RST RXD/ P3.0 TXD/ P3.1 INT0/ P3.2 INT1/ P3.3 T0/ P3.4
片内RAM：
① 低128B片内RAM ② 高128B片内RAM
0000-007FH 0080-00FFH
SFR：特殊功能寄存器区
89C51单片机硬件结构和 基本的原理
PSW位地址
数据存储器
FFFFH
CY AC F0 RS1 RS0 OV F1 P
1 1 第3区 1 0 第2区 0 1 第1区 0 0 第0区 RS1 RS0 寄存器区
第2章 89C51单片机的结构及原理
控制器
时钟发生器、定时控制逻辑、 时钟发生器、定时控制逻辑、 指令寄存器、 指令寄存器 、指令译码器 、 指令寄存器 指令译码器 程序计数器PC PC、 程序计数器PC、 程序地址寄存器、 程序地址寄存器、 数据指针寄存器DPTR DPTR、 数据指针寄存器DPTR、 堆栈指针SP 堆栈指针SP
2.4.2
2.5.1 振荡器和时钟电路
89C51 XTAL1 C1 CYS C2 XTAL1 XTAL2 VSS 1 外 部 时 信 号 源 1 TTL XTAL2 VCC 89C51
至内部时钟电 路
图2-10 振荡电路
图2-11 外部时钟 脉冲源接法
2.4.3 并行I/O口 并行I/O I/O口
P0口的结构 口的结构 P1口的结构 口的结构 P2口的结构 口的结构 P3口的结构 口的结构
1．P0口的结构 P0口的结构 P0口有两个用途，第一是作为普通I/O口使用； P0口有两个用途，第一是作为普通I/O口使用； 第二作为地址/ 第二作为地址/数据总线使用。当用作第二个用途 时，在这个口上分时送出低8 时，在这个口上分时送出低8位地址和传送数据。
中断 系统
P3口 口
PSEN EA
ALE RESET
8
8
89C51单片机的基本结构 图2-1 89C51单片机的基本结构
P0.0～P0.7
P2.0～P2.7
端口0驱动器 端口 驱动器 VCC (+5V) VSS RAM地 地 址锁存器
端口2驱动器 端口 驱动器
RAM 128*8
端口0锁 存器
端口2锁存 端口 锁存 器
2. 数据存储器
FF FFFF RAM
80
30 20
第2章 89C51单片机硬件结构和原理
二、 89C51单片机 内部结构图
RAM地 址寄存器 128B RAM
P0.0-P0.7 P0驱动器
P2.0-P2.7
P2驱动器
P0锁存器
P2锁存器
4KB Flash ROM
程序地址 寄存器 B寄存器
暂存器1
暂存器2
ACC
SP
缓冲器
ALU PSEN ALE EA RST 定 时 控 制 指 令 译 码 器 OSC XTAL1 XTAL2 指 令 寄 存 器
0003H~000AH
000BH~0012H
外部中断0
定时器0溢出中断
0013H~001AH
001BH~0022H
外部中断1
定时器1溢出中断
0023H~002AH
002BH
串行口中断
定时器2中断（89C52才有）
0003H～002AH单元：均分为五段，用作五个中断服务程序的 入口。中断矢量地址表如表2-3所示。
ROM中取指令。 当 EA=”0”时：片内ROM不起作用，CPU只能从片外
ROM/EPROM中取指令。可以从 0000H 开始寻址。
片内ROM和片外ROM取指的速度相同。
程序存储器的保留存储单元。如表2-2所示。
保留的存储单元 存储单元 0000H~0002H 保留目的 复位后初始化引导程序地址
第2章
学习目的及要求
89C51单片机硬件结构和原理
熟悉89C51芯片内部结构；
掌握89C51的存储器配置及特点；
熟练掌握21个特殊功能寄存器的功能；
了解并行I/0端口内部结构；
掌握各个引脚的功能，达到会应用的目的； 了解89C51CPU的时序及单片机的工作过程； 熟悉89C51的复位电路及复位功能； 熟练掌握堆栈的概念。
AT89C51单片机的基本结构和工作原理
AT89C51单片机的基本结构和工作原理1.基本结构：-CPU：中央处理单元是AT89C51的核心部分，负责运算和控制。
它包括一个8位累加器和一组寄存器，用于存储指令和数据。
CPU能够执行各种指令，包括算术逻辑运算、条件分支、循环等。
-存储器：AT89C51具有两个存储器，即程序存储器（ROM）和数据存储器（RAM）。
ROM存储程序代码，RAM存储数据和临时变量。
存储器的容量可以根据芯片型号而有所不同。
-输入输出（I/O）口：AT89C51具有一组可编程的I/O引脚，用于与外部设备进行数据交换。
这些引脚可以配置为输入或输出，以满足不同的应用需求。
-定时器/计数器：AT89C51具有可编程的定时器和计数器，用于产生精确的时间延迟和计数操作。
定时器可以用于生成周期性的中断信号，计数器可以用于计数外部事件的频率。
-串行通信接口（UART）：AT89C51具有一个UART模块，支持异步串行通信协议。
它可以用于与其他设备（如计算机或外部传感器）进行数据交换。
2.工作原理：-程序加载：首先，程序代码被加载到ROM中。
程序的执行从存储器的固定地址开始，CPU按照指令的顺序逐条执行。
-指令执行：CPU从ROM中读取指令，并将其存储在指令寄存器中。
然后，CPU根据指令类型执行相应的操作。
这可能涉及算术逻辑运算、数据传输、条件判断等。
-I/O操作：当需要与外部设备交换数据时，CPU通过I/O口与之连接。
通过设置引脚的状态（输入或输出），CPU可以读取传感器数据或向外部设备发送控制信号。
-定时器和计数器操作：定时器和计数器可用于生成精确的时间延迟或计数特定事件的频率。
CPU可以通过配置定时器参数来实现所需的延迟或频率。
-中断处理：AT89C51支持中断机制，允许外部设备向CPU发送中断请求。
当中断信号触发时，CPU会立即停止当前工作，转而执行中断服务程序。
一旦中断服务程序执行完毕，CPU会返回到原来的工作状态。
总之，AT89C51是一种功能强大的8位微控制器，它的基本结构包括CPU、存储器、I/O口、定时器/计数器和UART等。
89C51单片机硬件结构和原理
ALU PSEN ALE EA RET 定 时 控 制 指 令 译 码 器 OSC XTAL1 XTAL2 指 令 寄 存 器
PC增1 中断、串行口和定时器
PSW PC DPTR P1锁存器 P1驱动器 P1.0-P1.7 P3锁存器 P3驱动器 P3.0-P3.7
第2 章
89C51单片机硬件结构和原理
VPP：用于在对89c51的片内Flash ROM编程时，施加 (12V～21V）高压的输入端。
4. I/O端口 P0～P3
（1） P0口（P0.0～P0.7，39～32pin，I/O） 是漏极开路的8位准双向 I/O 端口。
G
D S
准双向
当I/O口作为输入时，应先向此口锁存器写入全1， 此时该口引脚浮空，可作高阻抗输入。
第2 章
89C51单片机硬件结构和原理
（3） P2口（P2.0～P2.7，21－28，I/O)
带内部上拉电阻的8位 准双向I/O端口。 ① 当有外部存贮器时，用作高8 位地址总线。 ② 当无外部存贮器时，可用作一般I/O线。输出输入时的情 况同P1口。
（4） P3口（P3.0～P3.7，10～17pin，I/O） 双功能口。 带内部上拉电阻的8位准双向I/O端口。 每位能驱动4个LS型TTL负载。 P3口除作为一般I/O口外，每个引脚都有第二功能。 第一功能：一般I/O口，准双向，输出输入时的情况同P1口。 第二功能：系统控制信号，定义如下：
第2 章
89C51单片机硬件结构和原理
第2 章
89C51单片机硬件结构和原理
与8051相比，89C51具有两种用软件选择的节电工作方式——
空闲方式：CPU停止工作，RAM、定时/计数器、中断系统等继续工作。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第二节主要组成
CPU的结构 存储器 I/O口的口结构
CPU的结构
CPU是单片机的核心部分。 功能：读取指令，分析指令，产生控制信号控制数据的传 送，对输入数据进行算术逻辑运算以及位操作等操作。 构成： 1、运算器 2、控制器
1、运算器
运算器：算术逻辑单元ALU 、累加器ACC 、暂存器TMP1 和TMP2 、程序状态字寄存器PSW （Program Status Word） 、BCD码运算调整电路和布尔处理器等。为了提 高数据处理和位操作能力，片内还增加了一个通用寄存器B 和一些专用寄存器。
PSW中的进位位C可以作为位累加器使用，整个位操作系 统构成了一个布尔处理器。
算术逻辑单元ALU
算术逻辑单元是由加法器和逻辑电路组成，主要完成二进 制数的四则运算，以及布尔代数的逻辑运算。 通过对运算结果的判断，决定程序状态字PSW的相关状态 标志位的变化。
累加器ACC
ACC是一个8位累加器，通过暂存器和算术逻辑单元相连。 ACC是CPU中最繁忙的寄存器。 在指令系统中， A作为累加器的助记符。 累加器ACC可以按位来操作，如果按位操作，必须写成
ACC.0、ACC.1，一直到ACC.7，而不能A.0、A.1到A.7。 PUSH ACC, POP ACC
程序状态字PSW
程序状态字PSW是8位寄存器，7位有效： 用作程序运行的状态标志，如算术运算、逻辑运算或移
位操作时，如果结果会影响到标志位的时候，PSW相关 位就会做出相应反应，进行清零或置1。 其中有两位用作工作寄存器选择位。 PSW字节地址是D0H。
3、管脚分配
P1口 P1口它是一个内部带上拉电阻的8位准双向I/O口，每位
可以驱动4个LS型的TTL负载。 P1口是用户随意使用的端口。
P3口 P3口是内部带上拉电阻的8位准双向I/O口，每
位可以驱动4个LS型的TTL负载。 P3口的每一位都有第二功能，P3口的使用主要
是在于它的第二功能。
89C51 CPU
内中断 外中断
64KB 总线 扩展控制器
控制
可编程I/O 并行口
可编程全双工 串行口
串行通信
基本框架
8位CPU以及指令系统
片内有256字节的数据存储器
00H—7FH段：存放可以读/写的数据，如运算的中间结果、 最终结果以及欲显示的数据等
80H—FFH段：零散分布21个特殊功能寄存器。
3、管脚分配
EA/VPP EA=0时，PC指向片外的程序存储器，EA=1时，PC指向
片内的程序存储器。
EA=1时，先到片内，当PC值超过4K（0FFFH），自动 转向片外。
VPP：对8751进行编程固化时，加21V的编程电压。对 89C51片内Flash编程固化时，高电压编程时加12V电压 ，低电压编程时加5V电压。
3、管脚分配
P0口
P0口是一个漏极开路的8位准双向I/O口，每位可驱动8 个LS型的TTL负载。
在CPU访问片外存储器时，P0分时提供低8位地址和8位 数据的复用总线。
P2口 P2口是内部带上拉电阻的8位准双向I/O口，每位可驱动
4个LS型的TTL负载。 主要作用：在访问片外存储器的时候后，P2口输出高 8位地址。 P2口和P0口共同组成了16位的地址总线，可以对64K 存储器范围进行访问。
第一章 89C51单片机的结构 及原理
提要
总体架构 主要组成 时钟电路和时序分析 复位操作
2020年2月29日
2
第1节总体架构
基本框架 内部结构 管脚分配
2020年2月29日
3
基本框架
外部时钟源
外部事件计数
振荡器和时序 OSC
程序存储器 4KB FLASH
数据存储器
2×16位
256B RAM/SFR 定时器/计数器
时。 1个全双工串行口 可实现单片机与单片机或其它微机之间串行通信。 5个中断源，2级优先 1个片内时钟振荡电路 需外接晶振和电容
2、内部结构
P0.0-P0.7
P2.0-P2.7
P0驱动器
P2驱动器
RAM地址 寄存器
128B RAM
B寄存器 暂存器1
P0锁存器
P2锁存器
暂存器2
ACC SP
Vcc：电源，正端 Vss：地线，接地 XTAL2（18脚）和XTAL1（19脚）： 内部：片内有晶体振荡电路，外接石英晶振，电源上电
，自动进行振荡； 外接：XTAL1接外部时钟脉冲，XTAL2悬空。 控制信号引脚RST、ALE、PSEN和EA
RST: 复位信号，高电平有效 ALE/PROG: 地址锁存允许信号/片内ROM固化程序的编
程脉冲
PSEN:片外ROM读选通信号
EA/VPP :片内外ROM选择信号/编程电压的输入端
3、管脚分配
ALE/PROG ALE地址锁存允许信号 PROG: 对89C51片内ROM固化程序的时候，加入编程脉
冲。对8031、8051而言，这个功能是没用的。 PSEN 片外程序存储器选通信号 低电平有效 选通后读EPROM或ROM中的指令代码
程序状态字PSW
PSW D7 D6 D5 D4 D3 D2 D1 D0 （D0H） CY AC F0 RS1 RS0 OV — P
CY——进位位，在位操作时作为累加器； AC——辅助进位位，或称为半进位位； F0——用户标志位； RS0和RS1——工作寄存器指针，用来选择不同的四组工 作寄存器（共32个字节）； OV——溢出标志； PSW.1没有定义； P——奇偶位，始终跟踪累加器A 中1的个数的奇偶性。
片内有4K字节ROM
存放程序、一些原始数据和表格。
4个8位的并行I/O口
P0、P1、P2和P3
每个口可以用作输入，也可以用作输出。
片外存储器扩展
可扩展64K程序存储器。
可扩展64K数据存储器。
2020年2月29日
5
基本框架
2个16位的定时/计数器 可设置成计数方式，对外部事件进行计数。 可设置成定时方式，对内部时钟进行计数，从而实现定
4KBROM
程序地址 寄存器
缓冲器
定指指
PSEN 时 令 令
ALE 控 译 寄
EA 制 码 存
RESET
器器
ALU 中断、串行口和定时器
PSW
PC加1 寄存器
PC
DPTR
P1锁存器
P3锁存器
OSC
XTAL1 XTAL2
P1驱动器 P1.0-P1.7
P3驱动器 P3.0-P3.7
3、管脚分配
3、管脚分配