大规模集成电路一二章作业
集成电路设计与制造技术作业指导书
集成电路设计与制造技术作业指导书第1章集成电路设计基础 (3)1.1 集成电路概述 (3)1.1.1 集成电路的定义与分类 (3)1.1.2 集成电路的发展历程 (3)1.2 集成电路设计流程 (4)1.2.1 设计需求分析 (4)1.2.2 设计方案制定 (4)1.2.3 电路设计与仿真 (4)1.2.4 布局与布线 (4)1.2.5 版图绘制与验证 (4)1.2.6 生产与测试 (4)1.3 设计规范与工艺限制 (4)1.3.1 设计规范 (4)1.3.2 工艺限制 (4)第2章基本晶体管与MOSFET理论 (5)2.1 双极型晶体管 (5)2.1.1 结构与工作原理 (5)2.1.2 基本特性 (5)2.1.3 基本应用 (5)2.2 MOSFET晶体管 (5)2.2.1 结构与工作原理 (5)2.2.2 基本特性 (5)2.2.3 基本应用 (5)2.3 晶体管的小信号模型 (5)2.3.1 BJT小信号模型 (6)2.3.2 MOSFET小信号模型 (6)2.3.3 小信号模型的应用 (6)第3章数字集成电路设计 (6)3.1 逻辑门设计 (6)3.1.1 基本逻辑门 (6)3.1.2 复合逻辑门 (6)3.1.3 传输门 (6)3.2 组合逻辑电路设计 (6)3.2.1 组合逻辑电路概述 (6)3.2.2 编码器与译码器 (6)3.2.3 多路选择器与多路分配器 (6)3.2.4 算术逻辑单元（ALU） (7)3.3 时序逻辑电路设计 (7)3.3.1 时序逻辑电路概述 (7)3.3.2 触发器 (7)3.3.3 计数器 (7)3.3.5 数字时钟管理电路 (7)第4章集成电路模拟设计 (7)4.1 放大器设计 (7)4.1.1 放大器原理 (7)4.1.2 放大器电路拓扑 (7)4.1.3 放大器设计方法 (8)4.1.4 放大器设计实例 (8)4.2 滤波器设计 (8)4.2.1 滤波器原理 (8)4.2.2 滤波器电路拓扑 (8)4.2.3 滤波器设计方法 (8)4.2.4 滤波器设计实例 (8)4.3 模拟集成电路设计实例 (8)4.3.1 集成运算放大器设计 (8)4.3.2 集成电压比较器设计 (8)4.3.3 集成模拟开关设计 (8)4.3.4 集成模拟信号处理电路设计 (8)第5章集成电路制造工艺 (9)5.1 制造工艺概述 (9)5.2 光刻工艺 (9)5.3 蚀刻工艺与清洗技术 (9)第6章硅衬底制备技术 (10)6.1 硅材料的制备 (10)6.1.1 硅的提取与净化 (10)6.1.2 高纯硅的制备 (10)6.2 外延生长技术 (10)6.2.1 外延生长原理 (10)6.2.2 外延生长设备与工艺 (10)6.2.3 外延生长硅衬底的应用 (10)6.3 硅片加工技术 (10)6.3.1 硅片切割技术 (10)6.3.2 硅片研磨与抛光技术 (10)6.3.3 硅片清洗与检验 (10)6.3.4 硅片加工技术的发展趋势 (11)第7章集成电路中的互连技术 (11)7.1 金属互连 (11)7.1.1 金属互连的基本原理 (11)7.1.2 金属互连的制备工艺 (11)7.1.3 金属互连的功能评价 (11)7.2 多层互连技术 (11)7.2.1 多层互连的原理与结构 (11)7.2.2 多层互连的制备工艺 (11)7.2.3 多层互连技术的挑战与发展 (11)7.3.1 铜互连技术 (12)7.3.2 低电阻率金属互连技术 (12)7.3.3 低电阻互连技术的发展趋势 (12)第8章集成电路封装与测试 (12)8.1 封装技术概述 (12)8.1.1 封装技术发展 (12)8.1.2 封装技术分类 (12)8.2 常见封装类型 (12)8.2.1 DIP封装 (12)8.2.2 QFP封装 (13)8.2.3 BGA封装 (13)8.3 集成电路测试方法 (13)8.3.1 功能测试 (13)8.3.2 参数测试 (13)8.3.3 可靠性测试 (13)8.3.4 系统级测试 (13)第9章集成电路可靠性分析 (13)9.1 失效机制 (13)9.2 热可靠性分析 (14)9.3 电可靠性分析 (14)第10章集成电路发展趋势与展望 (14)10.1 先进工艺技术 (14)10.2 封装技术的创新与发展 (14)10.3 集成电路设计方法学的进展 (15)10.4 未来集成电路的发展趋势与挑战 (15)第1章集成电路设计基础1.1 集成电路概述1.1.1 集成电路的定义与分类集成电路（Integrated Circuit，IC）是指在一个半导体衬底上，采用一定的工艺技术，将一个或多个电子电路的组成部分集成在一起，以实现电子器件和电路的功能。
《超大规模集成电路设计》考试习题(含答案)完整版分析
1．集成电路的发展过程经历了哪些发展阶段？划分集成电路的标准是什么？集成电路的发展过程:•小规模集成电路(Small Scale IC，SSI)•中规模集成电路(Medium Scale IC，MSI)•大规模集成电路(Large Scale IC，LSI)•超大规模集成电路(Very Large Scale IC，VLSI)•特大规模集成电路(Ultra Large Scale IC，ULSI)•巨大规模集成电路(Gigantic Scale IC，GSI）划分集成电路规模的标准2．超大规模集成电路有哪些优点？1. 降低生产成本VLSI减少了体积和重量等,可靠性成万倍提高,功耗成万倍减少.2.提高工作速度VLSI内部连线很短,缩短了延迟时间.加工的技术越来越精细.电路工作速度的提高,主要是依靠减少尺寸获得.3. 降低功耗芯片内部电路尺寸小,连线短,分布电容小,驱动电路所需的功率下降.4. 简化逻辑电路芯片内部电路受干扰小,电路可简化.5.优越的可靠性采用VLSI后，元件数目和外部的接触点都大为减少，可靠性得到很大提高。
6.体积小重量轻7.缩短电子产品的设计和组装周期一片VLSI组件可以代替大量的元器件,组装工作极大的节省,生产线被压缩,加快了生产速度.3．简述双阱CMOS工艺制作CMOS反相器的工艺流程过程。
1、形成N阱2、形成P阱3、推阱4、形成场隔离区5、形成多晶硅栅6、形成硅化物7、形成N管源漏区8、形成P管源漏区9、形成接触孔10、形成第一层金属11、形成第一层金属12、形成穿通接触孔13、形成第二层金属14、合金15、形成钝化层16、测试、封装，完成集成电路的制造工艺4．在VLSI设计中，对互连线的要求和可能的互连线材料是什么？互连线的要求低电阻值：产生的电压降最小；信号传输延时最小（RC时间常数最小化）与器件之间的接触电阻低长期可靠工作可能的互连线材料金属（低电阻率），多晶硅（中等电阻率），高掺杂区的硅(注入或扩散)（中等电阻率）5．在进行版图设计时为什么要制定版图设计规则？—片集成电路上有成千上万个晶体管和电阻等元件以及大量的连线。
超大规模集成电路第一章
人们总是需要更复杂的系统
S S I M S I
L S I
V L S I U L S I G S I
晶 体 管 数< 102 102~103 103~105 105~107 107~109 > 109
门 数 < 10 10~102 102~104 104~106 106~108 > 108
利用率高、速度快、功耗低的最优性能的芯片，但这种设计周期长、成本高，适用于要 求性能高或批量很大的芯片。 半定制设计：
半定制设计又可分为门阵列设计、标准单元设计、可编程逻辑器件设计。都是约束性 的设计方法，其主要目的就是简化设计，以牺牲芯片性能为代价来缩短开发时间
53
集成电路半定制设计方法+
门阵列设计 又称“母片”(Master Slice)法，是早期开发并得到广泛应用的ASIC技术，母片是IC工厂
EDA工具 ★ 电路分析、原理图设计、仿真、综合(可测性设计、功耗)、版图、时序分析等。
50
未来VLSI工艺已从深亚微米到超深亚微米迈进，对于功耗与速度提出了更高的要求。 互联——延迟，交扰，寄生等问题 功耗 复杂度——系统芯片，软硬件协同设计等
51
连线参数-
工艺特征等比改变时，连线的延迟基本不变。 ★ 沟道长度按等比因子缩小，因此晶体管开关延迟按因子减小。 ★ 电阻的长度按因子减小，但截面积按2减小，因此电阻按增大。 ★ 电容的平板面积按2减小，但中间绝缘层也按因子减小，因此电容按减小。
双极型RTL
nMOS
CMOS
26
VLSI中的低功耗
CMOS门电路需要的功耗比其它门电路小 尺寸是低功耗的本质因素
《超大规模集成电路测试》课程作业
《超大规模集成电路测试》课程作业一、作业要求：上课做过报告的同学不再安排作业任务。
未做报告的同学每人一题，组内不能重复（比如黄希雷选择习题4，张一栋选择习题5，杨鑫选择习题6）。
提交打印版，截止时间：2012.12.13。
二、分组三、《超大规模集成电路测试》课程习题1、对于图1的电路，计算组合SCOAP可测试性度量（可控制性和可观测性）图12、对于图2的电路，计算组合SCOAP可测试性度量（可控制性和可观测性）图23、对于图3的电路，计算组合SCOAP可测试性度量（可控制性和可观测性）图34、采用Roth的D_ALG，对修改的Schneider电路中扇出分支h s-a-1故障进行ATPG，如图4所示。
图45、对于图5电路中的h1 s-a-1故障，采用D算法进行ATPG。
图56、对于图6中的r s-a-0故障，采用FAN A TPG算法生成测试矢量。
图67、对于图7中的NOT门输出的s-a-1故障导出一个测试码。
图78、对于图8中的NAND门的C输入上的s-a-1故障的测试码，并说明这是一个振荡故障。
将无故障的功能重新设计成组合电路。
图89、导出图9电路中A s-a-1故障的一个测试码，并对该故障设计一个多重观察测试。
图910、考虑图10电路中的路径C-F-G：1）导出C处上升转变的测试矢量；2）如果在B出施加下降转变，上述测试矢量可以工作吗？3）当所有门具有一个延迟单元时，画出2）情况的所有信号波形。
4）如何诊断有故障路径。
图1011、假定芯片有100 000个门和2000个触发器。
一个组合A TPG程序为完全测试这个逻辑生成了500个矢量。
单个扫描链设计将需要大约106个时钟周期进行测试。
如果实现20条扫描链，计算扫描测试的长度。
假定电路有20个原始输入数据管脚和20个原始输出数据管脚，而且对测试只能增加一个额外的管脚，对新设计需要多少额外的门开销？12、计算有特征多项式为872()1=+++的标准LFSR生成的前8个测f x x x x试矢量，其初始值是“00000001”，其中1在最低位。
大规模集成电路
9.1.2.1 RAM旳构造
经典旳RAM构造框图如图9-4所示，由地址译码器、存储 矩阵和读写控制电路部分构成。
大规模集成电路
图9-4 RAM旳构造
大规模集成电路
（1）存储矩阵 它是由大量存储单元构成旳，每个存储 单元能存储着由若干位二进制数码构成旳一组信息，存储容 量用(字线数)×（位线数）表达。存储单元在存储矩阵中排 列成若干行、若干列。例如，存储容量为1024×1旳存储器， 其存储单元可排列成32行×32列旳矩阵。基本存储电路主要 由RS触发器构成，其两个稳态分别表达存储内容为“1”或 “0”。
只读存储器（ROM）由“与矩阵”形式旳地址译码器和 “或矩阵”形式旳存储体构成，所以ROM电路旳输出能够用 来表达组合逻辑电路旳最小项“与或”体现式。利用这种措 施构成旳逻辑电路，不但节省了门电路数目，而且还具有一 定旳保密性。目前，在ROM 基础上已开发出了多种层次旳 PLD产品，以满足产品开发旳需要，尤其在多输入多输出变 量场合取得广泛应用。表9-5列出了四种PLD器件旳构造比较。
因为，任一逻辑电路旳功能均可用最小项之和体现式 （与或体现式）表达，所以，能够利用PROM实现组合逻辑电 路旳设计。
大规模集成电路
例9-1 用PROM设计一种将四位8421BCD代码转换为格雷码 旳逻辑电路。
解：首先可列出代码转换表（真值表），如表9-6所示。 根据表9-6可写出用最小项表达旳格雷码输出逻辑体现式：
2114静态RAM旳存储容量为1K×4位，其外引线端子如图 9-5所示，外形为18脚双列直插式构造，地址线为A9～A0，在 片选信号CS 和读写控制信号R /W 旳控制下，信息由四条双 向传播线I/O4～I/O1进行写入或读出操作。
大规模集成电路一二章作业
郭小明2011060100010 大规模集成电路一二章作业第一章作业1、集成电路是哪一年有谁发明的？答：1958年的Texas Instruments（美国德州仪器）公司的Jack Kilby 发明的，基于锗材料采用单管互连方法制作了一个简单的振荡器，可以使认为第一块雏形集成电路，1959年申请小型化电子电路的专利，并于2000年获得诺贝尔物理学奖。
2、诺伊斯对集成电路的主要贡献是什么？答：1959年提出的发明平面工艺技术和PN结隔离技术奠定了半导体集成电路的基础，美国仙童公司的Robert Noyce结合其同事Jean Hoerni发明的刻蚀氧化工艺，在电路上淀积金属薄层进行电路连接，使得复杂集成电路成为可能，并在1959年突出平面型晶体管之后，1961年推出用平面工艺制造出的第一块双极型集成电路，从此旋开了集成电路的新篇章。
1968年7月，Robert Noyce和Gordon Moore，离开Fairchild公司，建立Intel。
2000年，Jack Kilby，Robert Noyce获得Nobel物理奖。
3、MOS场效应管是哪年出现的？1960年Jhon Atalla和Dawon Kahng发明了MOS场效应晶体管，1962年美国的RCA 公司研制出MOS场效应晶体管，并于1963年研制出第一块MOS集成电路。
4、集成电路的发展规律是由谁总结提出来的，具体规律是什么摩尔定律是由英特尔（Intel）创始人之一戈登·摩尔（Gordon Moore）提出来的。
其内容为：当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍。
换言之，每一美元所能买到的电脑性能，将每隔18个月翻两倍以上。
这一定律揭示了信息技术进步的速度。
5、叙述集成电路的层次设计步骤层次化设计是大规模集成电路设计中最广泛使用的方法，可以简化设计的复杂性。
层次化设计分为自顶向下和自底向上两种方法。
第一 二章作业题(参考答案)汇总
第一章引论（Introduction）1．知识要点数字电路的发展及其在信息技术领域中的地位；数字信号与模拟信号之间的关系及数字信号的基本特点；数字系统输入/输出特性及其逻辑特点，数字逻辑电路（Digital Logic Circuit）的主要内容。
重点：1．数字信号（Digital Signal）与模拟信号（Analog Signal）之间的关系；2．数字信号的基本特点；3．数字系统（Digital System）输入/输出特性及其逻辑特点。
难点：1．数字信号的基本特点；2．数字系统的特点。
数字信号只在离散时刻（观测时刻）变化；其取值也是离散的，即数字信号只能取有限种不同的值，为方便电路中处理，这些数值可以用二进制（Binary Number)表达（0，1）。
数字系统的特点：（1）只需考虑观测时刻的输入/输出关系，无须考虑其连续的变化；（2）只需考虑有限的信号取值，不考虑其中间值；（3）任何时刻一根输入/输出线上的状态只能为0或1，所以输入/输出具有有限状态，输入-输出的关系可以采用有限表格进行表达；（4）对于输出的讨论只是考虑在哪些输入条件下输出会等于0，哪些条件下会等于1，于是输入-输出关系体现为逻辑关系。
2．Exercises1.1 Define the following acronyms:ASIC, CAD, CD, CO, CPLD, DIP, DVD, FPGA, HDL, IC, IP, LSI, MCM, MSI, NRE, PBX, PCB, PLD, PWB, SMT, SSI, VHDL, VLSI.ASIC: Application Specific Integrated Circuit，专用集成电路CAD: Computer Aided Design，计算机辅助设计CD: Compact Disc，原意: 紧凑型小唱片，即CD光盘CO: Central Office，中央局，中心站，交换机（也可作Carry Out，进位输出）CPLD: Complex Programmable Logic Device，复杂可编程逻辑器件DIP: Dual Inline-pin Package，双列直插式封装DVD: Digital Versatile Disc，数字通用光盘FPGA: Field Programmable Gate Array，现场可编程门阵列HDL: Hardware Description Language，硬件描述语言IC: Integrated Circuit，集成电路IP: Internet Protocol，因特网协议（也可作Intellectual Property，知识产权）LSI: Large Scale Integration，大规模集成电路MCM: MultiChip Module，多芯片模块MSI: Medium Scale Integration，中规模集成电路NRE: Nonrecurring Engineering，非再现工程，一次性工程PBX: Private Branch Exchange，专用用户交换机PCB: Printed Circuit Board，印制电路板PLD: Programmable Logic Device，可编程逻辑器件PWB: Printed-Wiring Board，印刷线路板SMT: Surface Mount Technology，表面贴装技术SSI: Small Scale Integration，小规模集成电路VHDL: Very High-speed-integrated-circuit Hardware Description Language，超高速集成电路硬件描述语言VLSI: Very Large Scale Integration，超大规模集成电路1.2 Research the definitions of the following acronyms:ABEL, CMOS, DDPP, JPEG, MPEG, OK, PERL (Is OK really an acronym?).ABEL: Advanced Boolean Equation Language，高级布尔方程语言（一种硬件描述语言）CMOS: Complementary Metal-Oxide Semiconductor，互补金属氧化物半导体DDPP: Digital Design Principles and Practices，数字设计原理和实践（英文教材名）JPEG: Joint Photographic Experts Group，联合图像专家组MPEG: Moving Picture Experts Group，运动图像专家组OK: OkayPERL: Practical Extraction and Report Language，实用报表提取语言1.3 Draw a digital circuit consisting of a 2-input AND gate and three inverters,where an inverter is connected to each of the AND gate’s inputs and its output for each of the four possible combinations of inputs applied to the two primary inputs of this circuit determine the value produced at the primary output. Is there a simpler circuit that gives the same input/output behavior?F第二章 信息的二进制表达 （Binary Expression of Information ）1．知识要点十进制、二进制、八进制和十六进制数的表示方法以及它们之间的相互转换、二进制数的运算；符号-数值码，二进制补码、二进制反码表示以及它们之间的相互转换；符号数的运算；溢出的概念。
全版《数字电子技术基础》课后习题答案.docx
00
01
11
10
0
0
1
0
1
1
1
0
1
0
另有开关S，只有S=1时，Y才有效，所以
4.14、解：根据题意，画卡诺图如下：
BC
A
00
01
11
10
0
0
0
0
0
1
0
1
1
1
所以逻辑表达式为：Y=AC+AB
（1）使用与非门设计：
逻辑电路如下：
（2）使用或非门设计：
4.15、
（2）解：
1、写出逻辑函数的最小项表达式
2、将逻辑函数Y和CT74LS138的输出表达式进行比较
(45.36)10=(0100 0101.0011 0110)8421BCD=(0111 1000.0110 1001)余3BCD
(136.45)10=(0001 0011 0110.0100 0101)8421BCD=(0100 0110 1001.0111 1000)余3BCD
(374.51)10=(0011 0111 0100.0101 0001)8421BCD=(0110 1010 0111.1000 0100)余3BCD
二、
3、√
4、√
三、
5、A
7、C
练习题：
4.1；解：(a) ，所以电路为与门。
(b) ，所以电路为同或门
4.5、解：当M=0时， ，同理可推：
，
所以此时电路输出反码。
当M=1时， ，同理可推：
，
所以此时电路输出原码。
4.7、
4.9、解：设三个开关分别对应变量A、B、C，输出Y’，列出卡诺图如下：
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
郭小明2011060100010 大规模集成电路一二章作业
第一章作业
1、集成电路是哪一年有谁发明的？
答：1958年的Texas Instruments（美国德州仪器）公司的Jack Kilby 发明的，基于锗材料采用单管互连方法制作了一个简单的振荡器，可以使认为第一块雏形集成电路，1959年申请小型化电子电路的专利，并于2000年获得诺贝尔物理学奖。
2、诺伊斯对集成电路的主要贡献是什么？
答：
1959年提出的发明平面工艺技术和PN结隔离技术奠定了半导体集成电路的基础，美国仙童公司的Robert Noyce结合其同事Jean Hoerni发明的刻蚀氧化工艺，在电路上淀积金属薄层进行电路连接，使得复杂集成电路成为可能，并在1959年突出平面型晶体管之后，1961年推出用平面工艺制造出的第一块双极型集成电路，从此旋开了集成电路的新篇章。
1968年7月，Robert Noyce和Gordon Moore，离开Fairchild公司，建立Intel。
2000年，Jack Kilby，Robert Noyce获得Nobel物理奖。
3、MOS场效应管是哪年出现的？
1960年Jhon Atalla和Dawon Kahng发明了MOS场效应晶体管，1962年美国的RCA 公司研制出MOS场效应晶体管，并于1963年研制出第一块MOS集成电路。
4、集成电路的发展规律是由谁总结提出来的，具体规律是什么
摩尔定律是由英特尔（Intel）创始人之一戈登·摩尔（Gordon Moore）提出来的。
其内容为：当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍。
换言之，每一美元所能买到的电脑性能，将每隔18个月翻两倍以上。
这一定律揭示了信息技术进步的速度。
5、叙述集成电路的层次设计步骤
层次化设计是大规模集成电路设计中最广泛使用的方法，可以简化设计的复杂性。
层次化设计分为自顶向下和自底向上两种方法。
层次设计奖设计目标分为不同的层次级别，针对设计对象的不同，划分为不同的设计区域，如器件（版图级）、电路级、门级、模块（寄存器级）、系统级。
设计域的划分时针对不同的设计描述方式确定的，相当于抽象设计表示方法，整个层次分为行为域、结构域和几何域。
对于一个复杂的数字IC来说，自顶向下的设计方法，可以分成如下几个步骤完成（1）系统描述（行为级设计）：讲用户需求转换为胸膛呢设计说明的过程，给出电路系统的具体要求，如速度、功耗、可靠性、采用的工艺、开发费用和开发周期等，作为电路系统设计过程的约束条件。
（2）抽取高层模型：先借助于硬件描述语言进行算法设计和描述，依据高度抽象的模型库，讲系统划分为子系统或模块的集合，各子系统之间通过数据流和控制流相互连接。
然后通过寄存器传输机设计奖系统设计算法实体化，将子系统或模块的算法描述转换成实现其功能所采用的实际硬件，如寄存器、组合逻辑、多路转换器等，同时进行系统综合优化。
（3）逻辑组合：就是将门、触发器等功能进一步细化，转化成只包含基本门与触发器的逻辑电路
（4）电路设计：将门、触发器转换成晶体管、电阻、电容等基本的元件及连线，可以同时考虑电学及电路性能，并行进行电路分析
（5）物理设计：将晶体管、电阻、电容及连线转换成几何图形，进行电路参数提取及验证。
自底向上的设计过程是系统划分和分解的基础上，先进行单元（门级）的电路和版图设计，在单元精心设计后逐步向上进寄存器传输级功能模块、子系统设计直至最终的系统集成。
自底向上的优点是可以保准局部最优，对单元的精心设计能够为更高层次的系统设计提供良好的基础，但是自底向上的设计过程缺乏全局观点的问题，没有考虑整个系统的设计要求。
第二章作业
1、集成电路的加工有哪些基本工艺？
答：平面工艺基础：热氧化工艺、扩散工艺、淀积工艺和光刻工艺
2、简述光刻工艺过程及作用
答：光刻工艺作用：掩膜版图形通过曝光复制到硅片表面光刻胶上，形成光刻图像，刻蚀未被光刻胶覆盖的部分并去胶。
光刻机：接触式光刻机、接近式光刻机和投影式光刻机。
掩膜版制备：制版系统分为图形处理系统和图形发生器。
光刻过程：在涂上光刻胶之前先进行热氧化处理，淀积一层绝缘的氮化硅薄膜，增加光刻胶与硅片之间的粘附性，以及防止湿法腐蚀时产生。
光刻胶用甩胶机涂覆在硅片上。
由于光刻胶中有溶剂，需要在80度左右的烘箱中进行烘干。
因为集成电路制造是逐层加工的，每次光刻时都要将掩膜版与硅片上的对中记号，保证掩膜版上的图形与硅片上已加工的各层图形套准。
将高压银灯G线或I线痛过掩膜版照射硅片上的感光胶，使光刻胶获得与掩膜图形相同的感光图形。
将曝光后的硅片浸泡到特定的显影液中，控制时间使光刻胶的曝光部
分被溶解掉。
掩膜上的图形就被复制到光刻胶上。
在120度-200度的温度下烘干残留在光刻胶中的有机溶液，提高光刻胶和硅片的粘接性及光刻胶的耐腐蚀性。
以复制到光刻胶上的图形作为掩膜，下层材料进行腐蚀，图形被复制到下层材料商。
最后去除光刻胶。
3、简述双阱CMOS集成电路工艺加工过程？
双阱CMOS工艺主要步骤如下。
1、衬底准备：衬底氧化，生长Si3N4。
2、光刻P阱，形成阶版：在P阱区腐蚀Si3N4，P阱注入。
3、去光刻胶，P阱扩散并牛长SiO2。
4、腐蚀Si3N4，N阱注入并扩散：。
5、有源区衬底氧化：生长Si3N4，有源区光刻和腐蚀，形成有源区版。
6、N管场注入光到：N管场注入。
7、场区氧化：肯源区Si3N4和SiO2腐蚀，栅氧化，沟通掺杂(闭值电压调节注入)。
8、多晶硅淀积、掺杂、光刻和腐蚀，形成多晶硅版。
9、NMOS管光刻和注入硼，形成N+版。
10、PMOS管光刻和注入磷，形成P+版。
11、硅片表面生长SiO2薄膜。
12、接触孔光到，接触孔腐蚀。
13、淀积铝，反刻铝．形成铝连线。
4、MOS晶体管什么类型？
MOS晶体管分为PMOS、NMOS、二极管。
5、版图设计的过程分为那几步？
通常情况下，整个版图设计可分为划分（Partition）、布图规划（Floor-planning）、布局（Placement）、布线（Routing）和压缩（Compaction）。
1、划分：对于一个大的电路系统，其芯片上将会包含上一亿个晶体管，为了降低设计复杂
性，通常把整个电路划分成若干个模块（5-25个左右），将处理问题的规模缩小。
划分时要考虑的因素包括模块的大小、模块的数目和模块之间的连线数等。
2、布图规划：布图规划的任务是要为每一个模块和整个芯片选择一个好的布图方案。
据模
块包含的器件数估计其面积，再根据该模块和其它模块的连接关系以及上一层模块或芯片的形状估计该模块的形状和相对位置。
其优化目标是：电路性能，包括时延，噪声、串扰等，同时考虑P/G、Clock、Bus、Interconnect的可布性。
布图规划中的模块为软模
块。
由于它比较复杂，常常由设计者手工完成。
3、布局：布局的任务是要确定模块在芯片上的准确位置，其目标是在满足时延要求的前提
下，尽量减小布线拥挤度、连线总长、芯片面积等。
布局完成通常分为初始布局和改进布局。
一般情况下，在初试布局时用构造方法给出布局问题的初始解；然后，通过迭代改进优化布局的结果。
由于布局时还未做实际布线，无法评价布局的质量。
如果布线区分配不合理，可能造成布线的失败，使得重新布局。
另外，随着深亚微米工艺的发展，作为主要约束条件，在布局阶段还需要估计关键路径的时延。
目前实用的布局算法大都属于时延驱动的布局算法。
4、布线：该阶段的首要目标就是百分百地完成模块间的互联，其次是完成布线的前提下进
行优化布线结果。
如提高电性能，减少通孔数等。
对于布线区非预先设置的布图模式，如积木块和门海模式等，首先要划分和定义布线区域，有时候要对布线区域进行排序。
目前定义多边形布线区域。
布线分为：总体布线和详细布线，前者完成合理线网的分配，后者最终确定连线的具体位置。
采用两步布线总体上简化布线问题，提供布线成功率。
5、压缩：压缩是布线完成后的优化处理过程，它试图进一步减少芯片的面积，目前常用的
有一维和二维压缩，较为成熟的是一维压缩技术。
在压缩过程中必须保证单元相对位置不变、线网连接性不变、版图几何图形间不违反设计规则。
6、设MOS电路中某层的电阻率ρ=1Ω·cm,该层厚度是1μm,试计算：
（1）有这层材料制作的长度为55μm、宽度为5μm的电阻值
（2）若使用方块电阻的概念，计算该材料的方块电阻值？
答：R=ρ*（L / W*d ）=(ρ/ d )*(L/W )
其中，ρ为电阻率，L，W，和d分别为导体的长，宽和厚度（薄层的厚度）。
如果W=L，则R =ρ/ d，称为方块电阻。
R=ρ*（L / W*d ）=(ρ/ d )*(L/W ) = 1Ω·cm/1 μm* 55μm/5μm = 11*10^4Ω
R = ρ/ d = 1Ω·c m/1 μm = 1*10^4Ω。