实验十一 同步计数器的逻辑功能测试及应用上课讲义
同步计数器
实验报告SUN YAT-SEN UNIVERSITY院（系）信息科学与技术学院学号审批专业计算机科学类实验人实验题目：计数器的设计年月日一、实验目的熟悉J-K触发器的逻辑功能，掌握J-K触发器构成同步计数器。
二、实验仪器及器件Proteus7.10实验箱、示波器74LS73，74LS00,74LS08,74LS20三、实验原理采用集成J-K触发器74LS73构成时序电路。
J-K触发器的符号，功能，特性方程及状态转换图见下图四、实验内容1、利用四个J-K触发器和门电路设计一个16进制同步计数器2、利用J-K触发器和门电路设计一个特殊的12进制计数器3、考虑增加一个控制变量D，当D=0是，内容一的计数器顺时针运行，当D=1时，无论计数器当前处于什么状态，计数器逆时针运行。
五、实验分析1、设计16进制同步计数器。
此时所有J-K触发器的时钟输入端都是相同的，所以我们要分析每一个的J、K输入端应输入什么。
输出状态图分析：Present state Next stateQ3 Q2 Q1 Q0 Q3 Q2 Q1 Q00 0 0 0 0 0 0 10 0 0 1 0 0 1 00 0 1 0 0 0 1 10 0 1 1 0 1 0 00 1 0 0 0 1 0 10 1 0 1 0 1 1 00 1 1 0 0 1 1 10 1 1 1 1 0 0 01 0 0 0 1 0 0 11 0 0 1 1 0 1 01 0 1 0 1 0 1 11 0 1 1 1 1 0 01 1 0 0 1 1 0 11 1 0 1 1 1 1 01 1 1 0 1 1 1 11 1 1 1 0 0 0 0画Q0 , Q1，Q2，Q3 的卡诺图：Q1Q0Q3Q2 00 01 11 1000 Q0(N+1)=~Q0; 01所以J0=1，K0=1;11 10Q1Q0Q3Q2 00 01 11 1000 01 Q1(N+1)=~Q1Q0+Q1(~Q0) 11所以 J1=K1=Q0;10 Q1Q0Q3Q2 00 01 11 1000 01 Q2(N+1)=Q2(~Q1+(~Q0))+ 11 Q1Q0(~Q2) 10所以J2=K2=Q1Q0;Q1Q0Q3Q2 00 01 11 101 1 1 1 1 1 111 1 1 1 1 1111 1 1 1 1 1 1100 Q3=Q3((~Q2)+(~Q1)+(~Q0)+(~Q3) 01 Q2Q1Q0; 11所以J3=K3=Q3Q2Q1;10按照分析得出的J 、k 的表达式，利用门电路组合，连线。
数电实验 计数器逻辑功能和设计
2.5 计数器逻辑功能和设计1．实验目的（1）熟悉四位二进制计数器的逻辑功能和使用方法。
（2）熟悉二-五-十进制计数器的逻辑功能和使用方法。
（3）熟悉中规模集成计数器设计任意进制计数器的方法。
（4）初步理解数字电路系统设计方法，以数字钟设计为例。
2．实验仪器设备（1）数字电路实验箱。
（2）数字万用表。
（3）数字集成电路：74161 4位二进制计数器74390 2二-五-十进制计数器7400 4与非门7408 4与门7432 4或门3．预习（1）复习实验所用芯片的逻辑功能及逻辑函数表达式。
（2）复习实验所用芯片的结构图、管脚图和功能表。
（3）复习实验所用的相关原理。
（4）按要求设计实验中的各电路。
4．实验原理（1）计数器是一个用以实现计数功能的时序逻辑部件，它不仅可以用来对脉冲进行计数，还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。
计数器的种类很多，按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数进制的不同，分为二进制、十进制和任意进制计数器；根据计数的增减趋势分为加法、减法和可逆计数器；还有可预置数和可编程功能计数器等。
（2）利用集成计数器芯片构成任意（N）进制计数器方法。
①反馈归零法。
反馈归零法是利用计数器清零端的清零作用，截取计数过程中的某一个中间状态控制清零端，使计数器由此状态返回到零重新开始计数。
把模数大的计数器改成模数小的计数器，关键是清零信号的选择。
异步清零方式以N作为清零信号或反馈识别码，其有效循环状态为0～N-1；同步清零方式以N-1作为反馈识别码，其有效循环状态为0～N-1。
还要注意清零端的有效电平，以确定用与门还是与非门来引导。
②反馈置数法。
反馈置数法是利用具有置数功能的计数器，截取从Nb到Na 之间的N个有效状态构成N进制计数器。
其方法是当计数器的状态循环到Na时，由Na构成的反馈信号提供置数指令，由于事先将并行置数数据输入端置成了Nb 的状态，所以置数指令到来时，计数器输出端被置成Nb，再来计数脉冲，计数器在Nb基础上继续计数至Na，又进行新一轮置数、计数，其关键是反馈识别码的确定与芯片的置数方式有关。
数电实验讲义(修改)东华理工大学
基本原理实验实验一门电路逻辑功能测试及应用一、实验目的1.熟悉数字电路学习机和双踪示波器的使用方法；2.熟悉门电路的逻辑功能；3.掌握TTL门电路、CMOS门电路功能及外特性的测试方法；4.掌握基本集成逻辑芯片的正确使用与应用。
二、实验器材1.数字电路学习机1台2.双踪示波器1台3.万用表1台4.集成芯片74LS00四2输入TTL与非门1片74LS02四2输入TTL或非门1片TC4011四2输入COMS与非门1片5.0～10KΩ电位器1只6.导线若干三、预习要求1.了解数字电路学习机和双踪示波器的使用方法（见附录）；2.熟悉所用集成芯片的引线位置及各引线用途；3.复习门电路工作原理及相应逻辑表达式；4.复习门电路主要特性及参数的意义。
四、实验内容及步骤实验前按学习机使用说明书先检查学习机电源是否正常，然后选择实验用的集成芯片，按自己设计的实验接线图接好连线，特别注意V CC及地线不能接错。
线接好后经实验指导老师检查无误方可通电实验。
实验中改动接线须先断开电源，接好线后再通电实验。
1.测试门电路的逻辑功能分别将集成芯片74LS00、TC4011、74LS02插入面包板，接好V CC和地线，输入端接S1~S8（电平开关输出插口）任意两个，输出端接电平显示发光二极管（D1~D8）任意一个，列出各自的真值表，写出逻辑表达式。
（集成芯片引脚图见图1-9、图1-10、图1-11）2.TTL门电路（74LS00）主要参数的测试（1）输出高电平V OH与输出低电平V OL的测定。
V OH—是指输入端有一个或一个以上为低电平时的输出高电平值，其测试图如图1-1所示。
V OL—是指输入端全部接高电平时的输出低电平值，其测试图如图1-2所示。
（2）输入短路电流I IS的测定。
I IS —是指输入端有一个接地，其余输入端接高电平（或TTL 门输入端的开路）时，流入接地输入端的电流。
有时也把V I =0时的输入电流叫输入短路电流I IS 。
同步计数器
根据二进制加法运算规则可知，在一个多位二进制数的末位上加1时， 若其中第 i 位（即任何一位）以下各位皆为1时，则第 i 位应改变状态 （由0变成1，由l变成0）。而最低位的状态在每次加1时都要改变。
由此，当计数器用 T 触发器构成时，第 i 位触发器输入端的逻，n-1) 只有最低位例外，每次输入计数脉冲时它都要翻转，故T0=1
单元4 同步计数器
《数字电子技术》
单元4 同步计数器
《数字电子技术》
单元4 同步计数器
《数字电子技术》
单元4 同步计数器
课堂练习
《数字电子技术》
1、试分析时序电路的逻辑功能，写出电路的驱动方程、状 态方程和输出方程，画出电路状态转换图，检查电路能否 自启动。
R ____
J
____
K
____
F
；
单元4 同步计数器
《数字电子技术》
(2)圆心编程
圆心编程
条件
平面选择
旋转方向 G90时
终点位置 G时
圆心的坐标
指令 G17 G18 G19 G02 G03 X、Y、Z
X、Y、Z I、J、K
说明 圆弧在XY平面上 圆弧在ZX平面上 圆弧在YZ平面上
顺时针方向 逆时针方向 终点数据是工件坐标系中的坐标值
自动倒棱角
在倒棱/倒角过程中有的情况在倒角/倒棱前加“，”； 有的情况下不加
N0010 G91 G01 X100.0，C10.0; N0020 X100.0 Y100.0;
单元4 同步计数器
《数字电子技术》
单元4 同步计数器
2.任意角度倒棱角C/倒圆弧R
R后的数值指令倒圆R的半径值。 N0010 G91 G01 X100.0，R10.0; N0020 X100.0 Y100.0;
同步计数器的设计实验报告文档
2020同步计数器的设计实验报告文档Contract Template同步计数器的设计实验报告文档前言语料：温馨提醒，报告一般是指适用于下级向上级机关汇报工作，反映情况，答复上级机关的询问。
按性质的不同，报告可划分为：综合报告和专题报告；按行文的直接目的不同，可将报告划分为：呈报性报告和呈转性报告。
体会指的是接触一件事、一篇文章、或者其他什么东西之后，对你接触的事物产生的一些内心的想法和自己的理解本文内容如下：【下载该文档后使用Word打开】同步计数器的设计实验报告篇一：实验六同步计数器的设计实验报告实验六同步计数器的设计学号：姓名：一、实验目的和要求1．熟悉JK触发器的逻辑功能。
2．掌握用JK触发器设计同步计数器。
二、实验仪器及器件三、实验预习1、复习时序逻辑电路设计方法。
⑴逻辑抽象，得出电路的状态转换图或状态转换表①分析给定的逻辑问题，确定输入变量、输出变量以及电路的状态数。
通常都是取原因（或条件）作为输入逻辑变量，取结果作输出逻辑变量。
②定义输入、输出逻辑状态和每个电路状态的含意，并将电路状态顺序编号。
③按照题意列出电路的状态转换表或画出电路的状态转换图。
通过以上步骤将给定的逻辑问题抽象成时序逻辑函数。
⑵状态化简①等价状态：在相同的输入下有相同的输出，并且转换到同一次态的两个状态。
②合并等价状态，使电路的状态数最少。
⑶状态分配①确定触发器的数目n。
因为n个触发器共有2n种状态组合，所以为获得时序电路所需的M个状态，必须取2n1＜M2n②给每个电路状态规定对应的触发器状态组合。
⑷选定触发器类型，求出电路的状态方程、驱动方程和输出方程①根据器件的供应情况与系统中触发器种类尽量少的原则谨慎选择使用的触发器类型。
②根据状态转换图（或状态转换表）和选定的状态编码、触发器的类型，即可写出电路的状态方程、驱动方程和输出方程。
⑸根据得到的方程式画出逻辑图⑹检查设计的电路能否自启动①电路开始工作时通过预置数将电路设置成有效状态的一种。
同步计数器实验报告
同步计数器实验报告集成计数器实验报告实验三集成计数器一、实验目的1、掌握集成计数器构成N进制的计数器的连接方法。
二、预习要求1．熟悉芯片各引脚排列。
2．理解构成模长M进制计数器的原理。
3．实验前设计好实验所用电路，画出实验用的接线图。
三、实验内容1、设计一模长M = 60进制的计数电路。
1）用同步连接反馈预置法实现。
2）用同步连接反馈清零法实现。
2、按设计图连接电路。
CP接频率为1Hz的方波脉冲，各计数器的输出Q3Q2Q1Q0接七段BCD显示译码器CD4511的DCBA输入端，CD4511的输出接七段数码显示器。
3、．接通实验箱电源，观察七段数码显示器计数状态的变化过程，并记录该状态循环。
四、实验器材数字逻辑实验箱，74LS160，74LS00，74LS20。
五、实验报告要求1、60进制计数器的电路设计图、连线图和计数器的测试结果。
4、测试过程中出现的问题及解决办法。
六、实验用元件介绍1．集成计数器74LS160本实验所用集成芯片为异步清零同步预置四位8421码10进制加法计数器74LS161，集成芯片的各功能端如图所示，其功能见附表。
V QQQQ74LS160功能表RDET EP CP D D DD QQ Q Q 0××××××××0 0 0 010××↑D C B A D C B A 110 ××××××保持11×0×××××保持111 1↑××××计数10 1 2 374LS160为异步清零计数器，即RD端输入低电平，不受CP控制，输出端立即全部为“0”，功能表第一行。
74LS160具有同步预置功能，在RD端无效时，LD端输入低电平，在时钟共同作用下，CP 上跳后计数器状态等于预置输入DCBA，即所谓“同步”预置功能（第二行）。
同步计数器
6.3.2 同步计数器一、同步二进制计数器1．同步二进制加法计数器[同步计数器中，所有触发器的CP端是相连的，CP的每一个触发沿都会使所有的触发器状态更新。
因此不能使用T′触发器。
应控制触发器的输入端，即将触发器接成T触发器。
只有当低位向高位进位时（即低位全1时再加1），令高位触发器的T=1，触发器翻转，计数加1。
] 由JK触发器组成的4位同步二进制加法计数器，用下降沿触发。
下面分析它的工作原理。
（1）写方程式①输出方程②驱动方程③状态方程（2）列状态转换真值表。
与或式（状态方程）→真值表（状态转换真值表）。
将现态看成是输入变量，次态看成是输出函数。
（3）逻辑功能。
十六进制计数器。
2．同步二进制减法计数器设计思想：[同步计数器中，所有触发器的CP端是相连的，CP的每一个触发沿都会使所有的触发器状态更新。
因此不能使用T′触发器。
应控制触发器的输入端，即将触发器接成T触发器。
只有当低位向高位借位时（即低位全0时再减1），令高位触发器的T=1，触发器翻转，计数减1。
] 为此，只要将二进制加法计数器的输出由Q端改为端，便成为同步二进制减法计数器了。
3．集成同步二进制计数器CT74LS161主要功能分析：（1）异步置0功能（2）同步并行置数功能（3）计数功能（4）保持功能4．利用反馈置数法获得N进制计数器⑴ 计数器的置数功能应先将计数起始数据预先置入计数器。
集成计数器的置数方式也有异步和同步两种。
①异步置数：与时钟脉冲CP没有任何关系，只要异步置数控制端出现置数信号，并行数据便立刻被置入。
② 同步置数：输入端获得置数信号后，只是为置数创造了条件，还需要再输入一个计数脉冲CP，计数器才能将预置数置入。
⑵ 利用反馈置数法获得N进制计数器用 S0，S1，S2…，SN 表示输入0，1，2，…，N个计数脉冲CP时计数器的状态。
N进制计数器的计数工作状态应为N个：S0，S1，S2…，SN-1对于异步置数：在输入第N个计数脉冲CP后，通过控制电路，利用状态产生一个有效置数信号，送给异步置数端，使计数器返回到初始的预置数状态，即实现了N进制计数。
实验：计数器功能及其应用
实验计数器功能及其应用实验目的：通过实验，熟悉中规模集成计数器的功能及应用，掌握利用中规模集成电路计数器构成任意进制计数器的方法，学会综合测试的方法，让学生加深对相关理论知识的理解。
实验原理：计数器对输入的时钟脉冲进行计数，来一个CP脉冲计数器状态变化一次。
根据计数器计数循环长度M，称之为模M计数器（M进制计数器）。
通常，计数器状态编码按二进制数的递增或递减规律来编码，对应地称之为加法计数器或减法计数器。
一个计数型触发器就是一位二进制计数器。
N个计数型触发器可以构成同步或异步N位二进制加法或减法计数器。
当然，计数器状态编码並非必须按二进制数的规律编码，可以给M进制计数器任意地编排M个二进制码。
在数字集成产品中，通用的计数器是二进制和十进制计数器。
按计数长度、有效时钟、控制信号、置位和复位信号的不同有不同的型号。
74LS161是集成TTL四位二进制加法计数器，其符号和管脚分布分别如下图所示：表 8-1为74LS161的功能表：表8-1A B C D从表1在为低电平时实现异步复位（清零需要时钟信号。
在复位端高电平条件下，预置端LD为低电平时实现同步预置功能，即需要有效时钟信号才能使输出状态等于并行输入预置数 A B C D。
在复位和预置端都为无效电平时，两计数使能端输入使能信号，74LS161实现模16加法计数功能，；两计数使能端输入禁止信号，，集成计数器实现状态保持功能，。
在时，进位输出端OC=1。
在数字集成电路中有许多型号的计数器产品，可以用这些数字集成电路来实现所需要的计数功能和时序逻辑功能。
用M进制集成计数器构成任意N进制计数器：1、M>N，需一片M进制计数器一种为反馈清零法，另一种为反馈置数法。
（1）反馈清零法反馈清零法是利用反馈电路产生一个给集成计数器的复位信号，使计数器各输出端为零（清零）。
反馈电路一般是组合逻辑电路，计数器输出部分或全部作为其输入，在计数器一定的输出状态下即时产生复位信号，使计数电路同步或异步地复位。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验十一同步计数器的逻辑功能测试及应
用
实验十一计数器74LS161的逻辑功能测试及应用
一、实验目的
1、熟悉集成计数器触的逻辑功能和各控制端作用。
2、掌握集成计数器逻辑功能测试方法。
3、掌握计数器使用方法。
二、实验设备与器件
1、实验设备：DLBS系列数字逻辑实验箱1个，MF47型万用表１台。
2、实验器件：74LS161集成同步计数器×2片，四二输入与非门74LS00×1块。
三、实训器件说明
1、 74LS161集成同步计数器
74LS161是一种同步四位二进制同步加法计数器，计数范围是0～15，具有异步清零、同步置数、保持和二进制加法计数等逻辑功能。
图11.1所示为74LS161的管脚图和逻辑功能示意图。
图中CR端是异步清零控制端，当CR=0时，输出Q3Q2Q1Qo全为零，实现异步清除功能。
LD是同步置数控制端，当CR=1，LD=0，且CP=CP↑时，输出Q3Q2Q1Qo=D3D2D1Do,实现同步预置数功能。
CTP和CTT是计数控制端，CP是上升沿有效的时钟脉冲输入端，D0～D3是并行数据输入端，Q0～Q3是计数输出端，CO是进位输出端，且进位输出信号CO=CTt=Q3Q2Q1Qo ，它可以用来实现电路的级联扩展。
74LS161的逻辑功能如表6.9所示。
表中各控制输入端按优先级从高到低的次序排列，依次为CR、LD、CTp和CTt，其中CR优先级最高。
计数输出Q3为最高位，Qo 为最低位。
表6.9 74LS161的逻辑功能表
由表6.9可知，74LS161具有以下逻辑功能：
（1）异步清零。
当CR=0时，计数器清零，与CP脉冲无关，所以称为异步清零。
（2）同步置数。
当CR=1，LD=0 ，CP脉冲上升沿到来时，并行输入数据D3—Do被置入计数器，计数器输出为D3D2D1Do 。
由于置数发生在脉冲CP上升沿时段，故称为同步置数。
（3）保持功能。
当CR=LD=1，且CTp•CTt=0时，输出Q3Q2Q1Qo=Q3Q2Q1Qo。
保持不变。
（4）计数功能。
当CR=LD=CTp=CTt=1时，且CP=CP↑时，计数器处于计数状态才开始加法计数，实现计数功能。
随着CP脉冲上升沿的到来，计数器对CP脉冲进行二进制加法计数，每来一个CP脉冲，计数值加“1”。
当计数值达到15 时，进位输出CO为“1”。
2、由74LS161同步计数器构成任意（N）进制计数器方法
（1）直接清零法
直接清零法是利用芯片的复位端CR和与非门，将N所对应的输出二进制代码中等于“1”的输出端，通过与非门反馈到集成芯片的复位端CR，使输出回零。
例如，用74LS161芯片构成十进制计数器电路如图11.2所示。
（2）预置数法
预置数法是利用芯片的预置数端LD 和预置输入端D3D2D1Do ，因74LS161芯片的
LD 是同步预置数端，所以只能采用N-1值反馈法，其计数过程中不会出现过渡状态。
例如图10.3所示的七进制计数器电路。
（3）进位输出置最小数法。
进位输出置最小数法时利用芯片的预置控制端LD 和进位输出端CO ，将CO 端
输出经非门送到LD 端，令预置输入端D3D2D1Do 输入最小数M 对应的二进制数，最小数M=24-N 。
例如，九进制计数器N=9，对应最小数M=24-9=7，（7）210)0111( 相应的预置输入端D3D2D1Do=0111，如图10.4所示。
（4）级联法
利用两片74LS161可构成从十七进制到二百五十六进制之间任意进制的计数器。
例如，用两片74LS161构成二十四进制计数器。
电路组成如图10.5所示。
四、实训内容与步骤
1、74LS161集成同步计数器功能测试。
按图10.6所示接线。
然后按以下步骤进行逐项测试。
（1）异步清零。
当CR=0时，计数器清零，与CP脉冲无关，所以称为异步清零。
（2）同步置数。
当CR=1，LD=0 ，CP脉冲上升沿到来时，并行输入数据D3—Do被置入计数器，计数器输出为D3D2D1Do 。
由于置数发生在脉冲CP上升沿时段，故称为同步置数。
(3)保持功能。
当CR=LD=1，且CTp•CTt=0时，输出Q3Q2Q1Qo=Q3Q2Q1Qo。
保持不变。
(4)计数功能。
当CR=LD=CTp=CTt=1时，且CP=CP↑时，计数器处于计数状态才开始加法计数，实现计数功能。
随着CP脉冲上升沿的到来，计数器对CP脉冲进行二进制加法计数，每来一个CP脉冲，计数值加“1”。
当计数值达到15 时，进位输出CO为“1”。
2、用74LS161构成五进制计数器。
按图10.6所示接好连线，连续给定CP脉冲，观察输出是否从0000循环到0100.
3、用两片74LS161可构成级联扩展。
按图10.5所示接好连线，连续给定CP脉冲，观察输出是否从0000-0000循环到0010-0100.
五、实训总结
1、整理实验内容和各实验数据。
2、总结计数器使用特点。