实验四 计数器逻辑功能测试及其应用
数字电路全部实验
数字电子技术实验报告实验一门电路逻辑功能及测试 (1)实验二数据选择器与应用 (4)实验三触发器及其应用 (8)实验四计数器及其应用 (11)实验五数码管显示控制电路设计 (17)实验六交通信号控制电路 (19)实验七汽车尾灯电路设计 (25)班级：08030801学号：2008301787 2008301949姓名：纪敏于潇实验一 门电路逻辑功能及测试一、实验目的：1.加深了解TTL 逻辑门电路的参数意义。
2.掌握各种TTL 门电路的逻辑功能。
3.掌握验证逻辑门电路功能的方法。
4.掌握空闲输入端的处理方法。
二、实验设备：THD —4数字电路实验箱，数字双踪示波器，函数信号发射器， 74LS00二输入端四与非门，导线若干。
三、实验步骤及内容： 1.测试门电路逻辑功能。
选用双四输入与非门74LS00一只，按图接线，将输入电平按表置位，测输出电平用与非门实现与逻辑、或逻辑和异或逻辑。
用74LS00实现与逻辑。
用74LS00实现或逻辑。
用74LS00实现异或逻辑。
2.按实验要求画出逻辑图，记录实验结果。
3.实验数据与结果将74LS00二输入端输入信号分别设为信号A 、B用74LS00实现与逻辑 1A B A B =∙ 逻辑电路如下：12374LS00AN45674LS00ANA BA 端输入TTL 门信号，B 端输入高电平，输出波形如下：A 端输入TTL 门信号，B 端输入低电平，输出波形如下：1、 用74LS00实现或逻辑11A B A B A B +=∙=∙∙∙逻辑电路如下12374LS00AN45674LS00AN910874LS00ANcU1A BA 端输入TTL 门信号，B 端输入高电平，输出波形如下：A 端输入TTL 门信号，B 端输入低电平，输出波形如下：2、 用74LS00实现异或逻辑 A B AB BA AB BA ABB ABA ⊕=+=∙=∙逻辑电路如下：A 端输入TTL 门信号，B 端输入高电平，输出波形如下：A 端输入TTL 门信号，B 端输入低电平，输出波形如下：实验二数据选择器及其应用一、实验目的1.通过实验的方法学习数据选择器的电路结构和特点。
数电实验报告：实验4-计数器及应用161
广东海洋大学学生实验报告书（学生用表）实验名称课程名称 课程号 学院(系)专业 班级 学生姓名 学号 实验地点 实验日期实验4 计数器及其应用一、实验目的1、熟悉中规模集成计数器的逻辑功能及使用方法2、掌握用74LS161构成计数器的方法3、熟悉中规模集成计数器应用二、实验原理计数器是典型的时序逻辑电路，它是用来累计和记忆输入脉冲的个数．计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。
计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等。
本实验主要研究中规模十进制计数器74LS161的功能及应用。
1、中规模集成计数器74LS161 是四位二进制可预置同步计数器，由于它采用4 个主从JK 触发器作为记忆单元，故又称为四位二进制同步计数器，其集成芯片管脚如图1所示：管脚符号说明：电源正端Vcc ，接+5V ；异步置零（复位）端Rd ；时钟脉冲CP ；预置数控制端 A 、B 、C 、D ；数据输出端 QA 、QB 、QC 、QD ；进位输出端 RCO ：使能端EP ，ET ；预置端 LD ；图1 74LS161 管脚图GDOU-B-11-112该计数器由于内部采用了快速进位电路，所以具有较高的计数速度。
各触发器翻转是靠时钟脉冲信号的正跳变上升沿来完成的。
时钟脉冲每正跳变一次，计数器内各触发器就同时翻转一次，74LS161的功能表如表1所示：表1 74LS161 逻辑功能表2、实现任意进制计数器由于74LS161的计数容量为16，即计16个脉冲，发生一次进位，所以可以用它构成16进制以内的各进制计数器，实现的方法有两种：置零法（复位法）和置数法（置位法）。
(1) 用复位法获得任意进制计数器假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时置“0”，即获得M进制计数器。
数电实验 计数器逻辑功能和设计
2.5 计数器逻辑功能和设计1．实验目的（1）熟悉四位二进制计数器的逻辑功能和使用方法。
（2）熟悉二-五-十进制计数器的逻辑功能和使用方法。
（3）熟悉中规模集成计数器设计任意进制计数器的方法。
（4）初步理解数字电路系统设计方法，以数字钟设计为例。
2．实验仪器设备（1）数字电路实验箱。
（2）数字万用表。
（3）数字集成电路：74161 4位二进制计数器74390 2二-五-十进制计数器7400 4与非门7408 4与门7432 4或门3．预习（1）复习实验所用芯片的逻辑功能及逻辑函数表达式。
（2）复习实验所用芯片的结构图、管脚图和功能表。
（3）复习实验所用的相关原理。
（4）按要求设计实验中的各电路。
4．实验原理（1）计数器是一个用以实现计数功能的时序逻辑部件，它不仅可以用来对脉冲进行计数，还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。
计数器的种类很多，按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数进制的不同，分为二进制、十进制和任意进制计数器；根据计数的增减趋势分为加法、减法和可逆计数器；还有可预置数和可编程功能计数器等。
（2）利用集成计数器芯片构成任意（N）进制计数器方法。
①反馈归零法。
反馈归零法是利用计数器清零端的清零作用，截取计数过程中的某一个中间状态控制清零端，使计数器由此状态返回到零重新开始计数。
把模数大的计数器改成模数小的计数器，关键是清零信号的选择。
异步清零方式以N作为清零信号或反馈识别码，其有效循环状态为0～N-1；同步清零方式以N-1作为反馈识别码，其有效循环状态为0～N-1。
还要注意清零端的有效电平，以确定用与门还是与非门来引导。
②反馈置数法。
反馈置数法是利用具有置数功能的计数器，截取从Nb到Na 之间的N个有效状态构成N进制计数器。
其方法是当计数器的状态循环到Na时，由Na构成的反馈信号提供置数指令，由于事先将并行置数数据输入端置成了Nb 的状态，所以置数指令到来时，计数器输出端被置成Nb，再来计数脉冲，计数器在Nb基础上继续计数至Na，又进行新一轮置数、计数，其关键是反馈识别码的确定与芯片的置数方式有关。
计数器的应用——实验报告
计数器的应用20100810410 计科四班阚琛琛【实验内容】1.测试74LS90的逻辑功能；2.用模拟示波器测试74LS90的输入出波形图；3.用两个74LS90级联出24进制计数器。
【实验器材】74LS90两片；74LS00一片；模拟示波器；实验箱；模拟示波器；导线若干；【实验过程】1.测试74LS90的逻辑功能；（1）清零和置九74LS90的引脚5接ＶＣＣ，１０接ＧＮＤ，１４接ＣＰ脉冲，清零２和３，置九６和７均接逻辑电平，输出ＱＡＱＢＱＣＱＤ１２．９．８．１１接指示灯，如图所示调节逻辑电平的高低，观察四个指示灯的亮灭，得到下表：（２）十进制计数在上述电路的基础上，将输出ＱＡ接在时钟信号Ｂ上，得到如下图形：将ＱＡＱＢＱＣＱＤ接在数码管上，显示数字０－９.（３）二进制计数在十进制的基础上，将显示的数码管ＱＢ接口接在清零端，如图：输出QAQBQCQD接在数码管上，则显示０－１；（４）五进制计数在十进制的基础上，将数码管显示的ＱＡ和ＱＣ接口接在清零端，如图：输出QAQBQCQD接在数码管上，则显示0-4.总结：在十进制的基础上使用清零端，则可以实现任意进制。
2.用模拟示波器测试74LS90的输入出波形图；在十进制计数电路的基础上，将QA和CP脉冲接在模拟示波器的两个通道中，调节示波器，图形如下：3.用两个74LS90级联出24进制计数器。
电路构想：分别用两个74LS90构造出两个十进制计数器，将其中的一个QD接在另一个的输入B中，得到一个100进制的计数器，然后在24的时候强制清零，得到一个二十四进制的计数器。
如图所示将两个74LS90的输出QAQBQCQD接在数码管上，左边地位，右边高位，则显示0-23. 【实验心得】1.在使用74LS90的时候要注意，两个脉冲信号只需要接一个就好，否则会有较大影响；2.在查找资料过后，要大致想一下这个芯片的作用及如何使用它，要知道这些原理，才能在后面的试验中有头绪；就像在做模2模5计数器时，将模10和清零结合起来就好【实验评价】本次实验中，使用了模拟示波器，对于此示波器的用法不了解，在测波形的时候比较被动。
实验四 计数器及其应用
实验四计数器及其应用一、实验目的l、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法3、运用集成计数计构成l位分频器二、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。
根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。
根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等等。
目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。
使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。
l、用D触发器构成异步二进制加／减计数器图4-1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D 触发器接成T’触发器，再由低位触发器的Q端和高—位的CP端相连接。
图4-1 四位二进制异步加法计数器若将图4-l稍加改动，即将低位触发器的Q端与高一位的CP端相连接，即构成了一个4位二进制减法计数器。
2、中规模十进制计数器CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，具引脚排列及逻辑符号如图4-2所示。
图4-2 CC40192引脚排列及逻辑符号图中LD一置数端CP L一加计数端CP D一减计数端CO一非同步进位输出端BO一非同步借位输出端D0、D1、D2、D3一计数器输入端Q0、Q1、Q2、Q3一数据输出端CR一清除端CC40192(同74LS192，二者可互换使用)的功能如表4-1，说明如下：表4-1当清除端CR为高电平“1”时，计数器直接清零；CR置低电平则执行其它功能。
当CR为低电平，置数端LD也为低电平时，数据直接从置数端D0、D1、D2、D3置入计数器。
实验四 集成计数器及其应用(DOC)
实验四集成计数器及其应用实验性质：设计性一、实验目的⑴熟悉集成计数器的逻辑功能及各控制端的作用。
⑵掌握用集成计数器构成任意进制计数器的方法。
二、实验原理计数器是数字系统中必不可少的组成部分，它不仅用来计输入脉冲的个数，还大量用于分频、程序控制及逻辑控制等。
计数器种类繁多，其分类方式大致有以下三种：第一种：按计数器的进制分。
通常分为二进制、十进制和N进制计数器。
第二种：按计数脉冲输入方式不同，可分为同步计数器和异步计数器两大类。
同步计数器是指内部的各个触发器在同一时钟脉冲作用下同时翻转，并产生进位信号。
其计数速度快、工作频率高、译码时不会产生尖峰信号。
而异步计数器中的计数脉冲是逐级传送的，高位触发器的翻转必须等低一位触发器翻转后才发生。
其计数速度慢，在译码时输出端会出现不应有的尖峰信号，但其内部结构简单，连线少，成本低，因此，在一般低速场合中应用。
第三种：按计数加减分类。
则有递减、递加计数器和可逆计数器。
其中可逆计数器又有加减控制式和双时钟输入式两种。
针对以上计数器的特点，我们在设计电路时，可根据任务要求选用合适器件。
一些常用的计数器如表4-4-1所示。
下面我们以74LS160、74LS161、74LS190、74LS193、74LS290为例，介绍计数器的一般使用方法，对于表中的其它器件更详细功能介绍请参阅有关手册。
1. 四位二进制同步计数器74LS161其功能见表4-4-2所示,计数范围0~15。
0303端；CT T ,CT P :计数控制端；LD :同步并行置入控制端，低电平有效；CR :异步清除输入端，低电平有效。
该器件具有异步清零、同步预置数功能。
当CR =0时，计数器清零，Q 3Q 2Q 1Q 0=0000，与CP 无关；当CR =1、LD =0时，在CP 脉冲上升沿的作用下，D 3~D 0输入的数据d 3 d 2 d 1 d 0被置入计数器，即Q 3Q 2Q 1Q 0=d 3 d 2 d 1 d 0.进位输出CO= Q 3Q 2Q 1Q 0。
实验报告——计数器及其应用
实验五项目名称：计数器及其应用一、实验目的1、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法3、运用集成计数计构成1/N分频器二、实验设备1、数字电路实验箱 2 译码显示器3、74LS74*274LS192*374LS00*174LS20*1三、实验内容及步骤1、用74LS74（引脚如图5-7所示）D触发器构成4位二进制异步加法计数器。
(1) 按图5－1接线，R D接至逻辑开关输出插口，将低位CP0端接单次脉冲源，输出端Q3、Q2、Q3、Q0接数码管显示输入插口D、C、B、A（如图5-8所示），各S D接高电平“1”。
(2) 令R D=1，清零后，逐个送入单次脉冲，观察并列表记录Q3～Q0状态。
(3) 将单次脉冲改为1HZ的连续脉冲，观察Q3～Q0的状态。
图5-7 74LS74引脚图图5-8 数码管接口2、测试74LS192同步十进制可逆计数器的逻辑功能计数脉冲由单次脉冲源提供，清除端CR、置数端LD、数据输入端D3 、D2、D1、D0 分别接逻辑开关，输出端 Q3、Q2、Q1、Q0接实验设备的一个译码显示输入相应插口D、C、B、A；CO和BO接逻辑电平显示插口。
图4-9 74LS192引脚图(1)清除令CR=1，其它输入为任意态，这时Q3Q2Q1Q0＝0000，译码数字显示为0。
清除功能完成后，置CR＝0(2)置数CR＝0，CP U，CP D任意，数据输入端输入任意一组二进制数，令LD= 0，观察计数译码显示输出，予置功能是否完成，此后置LD＝1。
(3)加计数CR＝0，LD＝CP D＝1，CP U接单次脉冲源。
清零后送入10个单次脉冲，观察译码数字显示是否按8421码十进制状态转换表进行；输出状态变化是否发生在CP U的上升沿。
(4)减计数CR ＝0，LD ＝CP U ＝1，CP D 接单次脉冲源。
参照3)进行实验。
****拓展实验图5－3所示，用两片CC40192组成两位十进制加法计数器，输入1Hz 连续计数脉冲，进行由00—99累加计数，记录之。
实验：计数器功能及其应用
实验计数器功能及其应用实验目的：通过实验，熟悉中规模集成计数器的功能及应用，掌握利用中规模集成电路计数器构成任意进制计数器的方法，学会综合测试的方法，让学生加深对相关理论知识的理解。
实验原理：计数器对输入的时钟脉冲进行计数，来一个CP脉冲计数器状态变化一次。
根据计数器计数循环长度M，称之为模M计数器（M进制计数器）。
通常，计数器状态编码按二进制数的递增或递减规律来编码，对应地称之为加法计数器或减法计数器。
一个计数型触发器就是一位二进制计数器。
N个计数型触发器可以构成同步或异步N位二进制加法或减法计数器。
当然，计数器状态编码並非必须按二进制数的规律编码，可以给M进制计数器任意地编排M个二进制码。
在数字集成产品中，通用的计数器是二进制和十进制计数器。
按计数长度、有效时钟、控制信号、置位和复位信号的不同有不同的型号。
74LS161是集成TTL四位二进制加法计数器，其符号和管脚分布分别如下图所示：表 8-1为74LS161的功能表：表8-1A B C D从表1在为低电平时实现异步复位（清零需要时钟信号。
在复位端高电平条件下，预置端LD为低电平时实现同步预置功能，即需要有效时钟信号才能使输出状态等于并行输入预置数 A B C D。
在复位和预置端都为无效电平时，两计数使能端输入使能信号，74LS161实现模16加法计数功能，；两计数使能端输入禁止信号，，集成计数器实现状态保持功能，。
在时，进位输出端OC=1。
在数字集成电路中有许多型号的计数器产品，可以用这些数字集成电路来实现所需要的计数功能和时序逻辑功能。
用M进制集成计数器构成任意N进制计数器：1、M>N，需一片M进制计数器一种为反馈清零法，另一种为反馈置数法。
（1）反馈清零法反馈清零法是利用反馈电路产生一个给集成计数器的复位信号，使计数器各输出端为零（清零）。
反馈电路一般是组合逻辑电路，计数器输出部分或全部作为其输入，在计数器一定的输出状态下即时产生复位信号，使计数电路同步或异步地复位。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验四计数器逻辑功能测试及其应用
一、实验目的
1．学习用集成触发器构成计数器的方法。
2．掌握中规模集成计数器的使用及功能测试方法。
3．运用集成计数计构成1/N分频器。
二、预习要求
1．阅读课本中关于异步计数器的介绍，了解异步计数器的基本分析方法。
2．掌握74LS160工作原理及其结合门电路构成任意进制计数器的方法，并分析所给实验电路原理。
3．按实验内容要求，设计相应的实验记录表格。
三、实验内容与要求
（一）基础性实验
1．用CC4013或74LS74 D触发器构成4位二进制异步加法计数器。
1) 按图4-1接线，将低位CP0端接单次脉冲源，输出端Q3、Q2、Q1、Q0 接逻辑电平显示插口。
图4-1四位二进制异步加法计数器
R=0然后恢复为1)，逐个送入单次脉冲，观察并列表记录Q3～Q0
2) 清零后(先令D
状态。
3) 将单次脉冲改为1H Z的连续脉冲，观察Q3～Q0的状态。
4) 将图4-1电路中的低位触发器的Q端与高一位的CP端相连接，构成减法计数器，按实验内容2)，3)进行实验，观察并列表记录Q3～Q0的状态。
2．测试74LS160同步十进制计数器的逻辑功能
表4-1 74LS160功能表
为异步清除端、LD为同步置数端、数据输入端D3、D2、D1、D0分别接逻辑开D
关，输出端Q3、Q2、Q1、Q0接实验设备的一个译码显示输入相应插口D、C 、B、A；EP 和ET为工作方式控制端（使能端）接逻辑开关。
逐项测试并判断该集成块的功能是否正常。
(1) 清除
=0，其它输入为任意态，这时Q3Q2Q1Q0＝0000，译码数字显示为0。
清除功能完令R
D
＝1。
成后，置
D
(2) 置数
R D＝1，EP、ET任意，数据输入端输入任意一组二进制数，令LD= 0，CLK接单次脉冲，观察计数译码显示输出。
预置功能完成后，置LD＝1。
(3) 加计数
＝1，LD＝1。
送入10个单次脉冲，观察译码显示是否CLK接脉冲源，清零后置R
D
按8421码十进制状态转换表进行；输出状态变化是否发生在CLK上升沿。
3．图4-3所示，用两片74LS160组成两位十进制加法计数器，输入1Hz连续计数脉冲，
进行由00-99累加计数，记录之。
图4-3 两位十进制加法计数器
4．按图4-4电路进行实验，记录之。
图4-4 6进制计数器
5．按图4-5进行实验，记录之。
图4-5 29进制的计数器
（二）设计性实验
1．设计任务
（1）用2片74LS160（74LS160的管脚图见图4-2,、功能表见表4-1）和附加门电路构成一个50分频的分频器(方法任意,要求至少采用两种以上方法)。
（2）用74LS160和3-8线译码器设计一个彩灯控制电路，要求八只彩灯中只有一只灯亮，且这一亮灯循环右移。
2．设计要求
（1）根据任务要求写出设计步骤，选定器件；
（2）根据所选器件画出电路图；
（3）写出实验步骤和测试方法，设计实验记录表格；
（4）进行安装、调试及测试，排除实验过程中的故障；
（5）分析、总结实验结果。
四、实验报告要求
1．记录、整理实验结果，并对结果进行分析。
2．写出相应的设计步骤，并进行必要的说明。
五、思考题
1．同步计数器和异步计数器的区别是什么？
2．74LS160有无进位输出端，它是如何实现两级计数器的级联的？。