二进制计数器十进制计数器N进制
1. 分析步骤
时序电路
时钟方程
输出方程
驱动方程
特 性
方
状态方程 程
状态表
计算 状态图
CP 触
发 时序图 沿
6.1.1 同步时序逻辑电路的分析 & Y 写方程式
FF0 1J
Q0
C1
1K Q0
FF1 1J
Q1
C1
1K Q1
FF2 1J C1 1K
Q2
时钟方程
CP0 CP1 CP2 CP
输出方程 Y1 SQ2nQ0n Y2 Q2nQ1nQ0n
驱动方程
J0 K0 1 J1 Q0n SQ2n , K1 Q0n J2 Q1nQ0n , K2 Q0n Q1n S
Qn1 JQn KQn
Q2n1 Q2nQ1nQ0n SQ2n Q1n Q2n Q0n Q1n1 SQ1nQ0n Q2n Q1nQ0n Q1n Q0n Q0n1 Q0n
计算，列状态转换表
现态
次态
输出
Q2n Q1n Q0n
Q2n+1Q1n+1Q0n+1
Z
00 0
00 1
0
00 1
01 1
0
01 1
01 0
0
01 0
11 0
0
11 0
10 1
0
10 1
00 0
1
10 0
00 1
0
11 1
10 0
1
画状态图 /Z
Q3Q2Q1
/1
100
111
Байду номын сангаас
/0
/0
/0
000
001
011
Q3n Q1n
输出
时钟条件
现态
Q3nQ2nQ1n 00 0 00 1 01 0 01 1 10 0 10 1 11 0 11 1
状态表
次态 Q3n+1Q2n+1Q1n+1
00 1 01 0 01 1 10 0 00 0 01 0 01 0 00 0
输出
时钟条件
cp2
cp0
cp2 cp1 cp0
cp2
状态 转换表
状态图
Q2Q1Q0
S/Y1Y2
输入 现态 S Q2nQ1nQ0n
0 000 0 001 0 010 0 011 0 100 0 101 0 110 0 111 1 000 1 001 1 010 1 011 1 100 1 101 1 110 1 11/10 1 1
次态
输出
Q2n+1Q1n+1Q0n+ Y1Y2
cp0
cp2 cp1 cp0
cp2
cp0
cp2 cp1 cp0
/1
/0 101
/0 110
/0 010
波形图
123456 CP Q1 Q2 Q3 Z
例:分析电路 [解]写方程式
时钟方程
状态方程
Q0n1 Q0n
Q1n1 SQ1nQ0n Q2n Q1nQ0n Q1n Q0n
CP0 CP1 CP2 CP
Q2n1 Q2nQ1nQ0n SQ2n Q1nMeQal2nyQ型0n
输出
Y
1 1 1 1 1 0 1 1
计算，列状态转换表
画状态转换图
CP Q2 Q1 Q0 Y
0 000 1 1 001 1 2 011 1 3 111 1 4 110 1 5 100 0
0 010 1 1 101 1 2 010 1
/1 000 001
/1 011
/1111
/1110
/1 100
/0 有效状态和有效循环 010 /1 101
Q0 0 1 1 1 0 0 0 Y
[例]
&
1J
Q1
C1
&
Q1
1K
& 1J
Q2
C1
Q2 1K
& 1J
Q3
C1
Q3 1K
& Z
CP
驱动方程：
输出方程：
J1 Q3nQ2n
J 2 Q3nQ1n
J 3 Q2nQ1n
K1 Q3nQ2n
K 2 Q3n
K 3 Q2n
Z Q3nQ1n
状态方程 将各触发器的驱动方程代入触发器的特性方程Qn+1= JQ n KQn
0 0 1 00 0 1 0 00 0 1 1 00 1 0 0 00 1 0 1 00 1 1 0 00 1 1 1 00 0 0 0 01 0 0 1 00 0 1 0 00 0 1 1 00 1 0 0 00 1 0 1 00 0 0 0 10 1 1 1 00 0 0 0 11
能自启动
1/11 /00 /00 /00 /00 /00 0/00 0/00
计算，列状态转换表
Q2n1 Q1n
现态
Q2n Q1n Q0n 00 0 00 1 01 1 11 1 11 0 10 0 01 0 10 1
Q1n1 Q0n Q0n1 Q2n
次态
Q2n+1Q1n+1Q0n+1
00 1 01 1 11 1 11 0 10 0 00 0 10 1 01 0
Y Q2n Q1n Q0n
Q2 输出方程
CP (同步)
(Moore 型) Y Q2n Q1n Q0n
驱动方程 特性方程 状态方程
J0 Q2n , K0 Q2n
Q0n1 Q2n Q0n Q2nQ0n Q2n
J1 Q0n , K1 Q0n J2 Q1n , K2 Q1n
Q1n1 Q0n Q1n Q0nQ1n Q0n Q2n1 Q1n Q2n Q1nQ2n Q1n
K3=1
状态方程
Q n1 1
Q3n Q1n
CP下降沿到达时有效
Q2n1 Q2n
Q1由1→0时有效
Q n1 3
Q3n Q2n Q1n
CP下降沿到达时有效
输出方程
Z Q3n
Q n1 3
Q3n Q2n Q1n
状态表
Q2n1 Q2n
现态
次态
Q3nQ2nQ1n
Q3n+1Q2n+1Q1n+1
Q n1 1
无效状态和无效循环 /1
能否自启动? 能自启动：存在无效状态，但没有
形成循环。
不能自启动：无效状态形成循环。
画时序图 /1 /1 /1 /1 /1
000 001 011 111 110 100 CP下降沿触发
/0
CP 1 2 3 4 5 6
Q2 0 0 0 1 1 1 0 Q1 0 0 1 1 1 0 0
Q1n1 Q3nQ2n Q1n Q3nQ2n Q1n
Q3nQ1n Q2nQ1n Q3nQ2nQ1n Q2n1 Q3nQ1n Q2n Q3n Q2n
Q3nQ2nQ1n Q3nQ2n Q3n1 Q2nQ1n Q3n Q2n Q3n
Q3nQ2nQ1n Q3nQ2n
Z Q3nQ1n
111 000 001 010 011 100 101 110 111 1/00
110
0/01
6.1.2异步时序电路的分析
Q1 1J
Q2 1J
& 1J
Q3
Z
CP
C1
C1
C1
1K
1K
1K
时钟方程：CP1= CP3= CP↓；CP2=Q1↓
驱动方程：J1= Q3n K1=1
J2= K2=1
J3 Q2nQ1n
电工电子技术基础知识点详解3-1-1-二进制计数器
74LS197
CT/ LD CR
D3 D2 D1 D0
逻辑功能示意图
芯片内有一个二进制计数器和一个八进制计数器
CP下降沿( )触发器翻转
有置“0”端和置数端，低电平有效。
2. 同步二进制计数器
同步计数器：计数脉冲同时接到各位触发器，各位触发器状态的变 换与计数脉冲同步。
异步二进制加法计数器线路联接简单。各触发器是逐级翻转，因 而工作速度较慢。
Q2
Q1
Q0
与关系
Q
J FF3
QJ
FF2
Q
J FF1
J
Q FF0
K
K
K
K
Q
Q
Q
Q
RD
CP
由主从型 JK 触发器组成的同步四位二进制加法计数器
计数脉冲同时加到各位触发器上，当每个到来后触发器状态是 否改变要看J、K的状态。
Q3
Q2
Q1
Q0 最低位触发器FF0每一个
与关系
脉冲就翻转一次；
Q
J FF3
K
JK触发器构成减法计数器
74LS197集成4位异步二进制加法计数器
U CC C R Q 3 D 3 D1 Q 1 C P0
Q3 Q2 Q1 Q0
14 13 12 11 10 9
8 74LS197
CP1
CP0 12 3 45 6
7
C T/ L D Q 2 D 2 D 0 Q 0 C P1 G N D
小结
2. 同步二进制计数器
74LS161型四位同步二进制计数器
(a) 外引线排列图； (b) 逻辑符号
表21.3.4 74LS161型同步二进制计数器的功能表
计数译码显示电路
3、将1HZ旳正方波信号改为1KHZ旳正方波，用示波器分别观 察十进制计数器Q0、Q1、Q2、Q3旳输出波形以及CP旳波形。
(2) M > N 旳情况
用多片 N 进制集成计数器组合起来才干构成 M 进制计数器 。各片之间（或称为各级之间）旳连接方式可分为串行进位方式 、并行进位方式、整体置零方式和整体置数方式几种。
若 M 能够分解为若干个因数相乘，即 （ N i ≤N ），则能够采用 串行进位方式或并行进位方式将各个 N i 进制计数器连接起来， 构成 M 进制计数器。在串行进位方式中，以低位片旳进位输出信 号作为高位片旳时钟输入信号；在并行进位方式中，以低位片旳 进位输出信号作为高位片旳工作状态控制信号，全部芯片旳 CP 输入端同步接计数输入信号。
清 数据输入 使
零
置数
能
74LS161功能表
CR LD CP ET 操作状态
0 x x x 清除 1 0 x 预置 1 1 0 保持 1 1 1 计数
ET=CTT&ETP CO=Q3Q2Q1Q0
74LS90异步二五十 进制计数器
74LS90功能表
（2）任意进制计数器旳构成
中规模集成计数器除按其本身进制实现计数功能外，还 能够采用反馈法构成任意进制旳计数器。假定已经有旳是 N 进制计数器，需要得到 M 进制计数器。
M < N 旳情况
用一片N进制中规模集成计数器能够构成 2≤M≤N 旳任 意进制计数器。
a）置零法（复位法） 利用集成计数器旳异步置零端，经过 反馈线逼迫计数器置零。当计数器从全 0 状态 S 0 开始 计数并接受了 M 个计数脉冲后，进入 S M 状态。假如将 S M 状态译码产生一种置零信号加到计数器旳异步置零端 ，则计数器将立即返回 S 0 状态，这么就能够跳过 N － M 个状态，得到 M 进制计数器。
4.4 计数器
数字电子
24
2、用M 进制集成计数器构成 进制计数 、 进制集成计数器构成 集成计数器构成N 利用同步清零或置数端获得 N 进制计数 思 路： M 进制计数到 SN –1 后使计数回到 S0 状态 当 的二进制代码； 步 骤：1. 写出状态 SN–1 的二进制代码； 2. 求归零逻辑表达式； 求归零逻辑表达式； 3. 画连线图。 画连线图。 构成十二进制计数器。 十二进制计数器 位二进制计数器 [例] 用4位二进制计数器 74163 构成十二进制计数器。 解： SN−1 = S11 = 1011 Q0 Q1 Q2 Q3 1. 2. 归零表达式： 归零表达式：
21
复位输入 置位输入 时钟 R0（1） R0（2） R9（1） R9（2） CP （ ） （ ） （ ） （ ） H H X L L X X H H X X X L L L X H L X L X X L H X L X L
数字电子
X X X
L L H
任意N 六、任意N进制计数器的构成 1.用触发器和门电路设计 用触发器和门电路设计 同步、 同步 异步) 2.用集成计数器构成 清零端 (同步、异步 用集成计数器构成 置数端 4 ( M = 2 或M = 10) 级联
数字电子 14
四、异步二进制计数器
数字电子
15
数字电子
16
数字电子
17
数字电子
18
数字电子
19
74LS290的特点： 的特点： 的特点 包含1个 位二进制计数器 包含 个1位二进制计数器 和1个异步五进制计数器 个异步五进制计数器 R0（1） = R0（2） =1， ， （ ） （ ） R 9（1）• R9（2） =0，直接置 ，直接置0 （ ） （ ） R9（1） = R9（2） =1， 直接置 ， 直接置9 （ ） （ ） R0（1） • R0（2） =0且 R 9（1）• R9（2） =0，加计数 且 ， （ ） （ ） （ ） （ ）
时序逻辑电路知识要点复习
《时序逻辑电路》知识要点复习一、时序逻辑电路1、时序逻辑电路：电路的输出状态不仅与同一时刻的输入状态有关，也与电路原状态有关。
时序逻辑电路具有记忆功能。
2、时序逻辑电路分类：可分为两大类：同步时序电路与异步时序电路。
（1）同步时序电路：各触发器都受到同一时钟脉冲控制，所有触发器的状态变化都在同一时刻发生。
（2）异步时序电路：各触发器没有统一的时钟脉冲(或者没有时钟脉冲)，各触发器状态变化不在同一时刻发生。
计数器、寄存器都属于时序逻辑电路。
3、时序逻辑电路由门电路和触发器组成，触发器是构成时序逻辑电路的基本单元。
二、计数器1、计数器概述：（1）计数器：能完成计数，具有分频、定时和测量等功能的电路。
（2）计数器的组成：由触发器和门电路组成。
2、计数器的分类：按数制分：二进制计数器、十进制计数器、N 进制(任意进制)计数器；按计数方式分：加法计数器、减法计数器、可逆计数器；按时钟控制分：同步计数器、异步计数器。
3、计数器计数容量（长度或模）:计数器能够记忆输入脉冲的数目，就称为计数器的计数容量（或计数长度或计数模），用 M 表示。
3 位二进制同步加法计数器：M=23=8，n 位二进制同步加法计数器：M=2n，n 位二进制计数器需要用n个触发器。
4、二进制计数器(1)异步二进制加法计数器：如下图电路中，四个JK触发器顺次连接起来，把上一触发器的Q 端输出作为下一个触发器的时钟信号，CP0=CP CP1=QCP2=Q1CP3=Q2，J=K=1J1=K1=1 J2=K2=1 J3=K3=1Q3Q2Q1Q为计数输出，Q3为进位输出，Rd 为异步复位（清0）这样构成了四位异步二进制加计数器。
在计数前清零，Q3Q2Q1Q=0000；第一个脉冲输入后，Q3Q2Q1Q=0001；第二个脉冲输入后，Q3Q2Q1Q=0010；第三个脉冲输入后，Q3Q2Q1Q=0011，……，第15个脉冲输入后，Q3Q2Q1Q=1111，第16个脉冲输入后，Q3Q2Q1Q=0000，并向高位输出一个进位信号，当下一个脉冲来时，进入新的计数周期。
二进制计数器
⼆进制计数器课题：⼆进制计数器课时：讲三课时练⼀课时教学要求：（1）掌握计数器的功能；（除计数外，还可⽤于分频、定时、测量等）（2）掌握⼆进制计数器的功能、组成及常见的分类。
教学过程：⼀、异步⼆进制计数器 1、电路组成从图中可知：CP 脉冲直接控制F 0的翻转， Q 0控制F 1的翻转，Q 1控制F 2的翻转。
能够记忆输⼊脉冲个数的电路称为计数器。
计数器⼆进制计数器⼗进制计数器N 进制计数器加法计数器同步计数器异步计数器减法计数器可逆计数器加法计数器减法计数器可逆计数器⼆进制计数器⼗进制计数器 N 进制计数器2、⼯作过程（1）计数器⼯作前应先清零。
使CR＝0，则Q2Q1Q0=000。
（2）计数：CR＝1。
当第⼀个CP脉冲的下降沿到来时，F0翻转――Q0由0变到1，F1不翻转，F2不翻转。
当第⼆个CP脉冲的下降沿到来时，F0翻转――Q0由1变到0，此时F1翻转――Q1由0变到1，F2不翻转。
当第三个CP脉冲的下降沿来时，F0翻转――Q0由0变到1，此时F1不翻转――Q1仍为1，F2还是不翻转。
当第四个CP脉冲的下降沿来时，F0翻转――Q0由1变到0，此时F1翻转――Q1由1变为0，F2也翻转――Q2由0变为1。
依次循环。
波形图：⼆、异步⼆进制减法计数器电路图：《教材》P234的图给学⽣分析，下图请学⽣⾃⼰分析。
功能表波形图F0每输⼊⼀个时钟脉冲翻转⼀次，F1在Q0由1变0时翻转，F2在Q1由1变0时翻转。
三、⼆进制同步计数器电路图：《教材》P235的图给学⽣分析，下图请学⽣⾃⼰分析。
电路分析：F0每输⼊⼀个时钟脉冲翻转⼀次；F1在Q0=1时，在下⼀个CP触发沿到来时翻转；F2在Q0=Q1=1时，在下⼀个CP 触发沿到来时翻转。
功能表：波形图：四、集成⼆进制计数器简介P2361、四位异步⼆进制计数器CT74LS293功能：实现四位异步⼆进制加法计数和三位异步⼆进制加法计数。
符号意义：“×”表⽰取值任意――0或1；“↓”表⽰由⾼电平跳变到低电平――脉冲的下降沿触发，“↑”脉冲的上升沿――正跳变触发。
数电-时序逻辑电路 计数器
——依照一般同步时序电路的设计步骤
例题
用D触发器设计同步十进制加法计数器 用JK触发器设计同步六进制减法计数器
（1）异步二-十进制计数器 74HC/HCT390
FF0 二进制计数器 CP0输入，Q0输出
FF1——FF3
异步五进制计 数器（P277）
CP1输入，Q3、Q2、Q1输出
CP1 1
1000~1111 8进制
异步计数器
方法二 整体反馈清0法实现72进制加法计数器
1 CP
××××
CR D0 D1 D2 D3
CET
CEP 74161(0) TC CP Q0 Q1 Q2 Q3 PE 1
××××
CR D0 D1 D2 D3
CET
CEP 74161(1) TC
CP Q0 Q1 Q2 Q3 PE 1
TC
CEP
74161
PE
>CP Q0 Q1 Q2 Q3
CR: 异步清零端
CP:
有效
PE: 同步并行置数使能端
D0 - D3 ：预置数据输入端 CET、CEP: 计数使能端
TC:进位输出端，用于级连（TC = CET·Q3·Q2·Q1·Q0）
74161逻辑功能表
输入
输出
清预 零置
使能
时 钟
预置数据输入
连接方式1 Q2 Q1 Q0 000 001 010 011 100 101 110 111 000 001
（5421码）
连接方式2 Q0 Q3 Q2 Q1 0 000 0 001 0 010 0 011 0 100 1 000 1 001 1 010 1 011 1 100
二-五-十进制加法计数器
计算机内部使用什么计数
计算机内部使用什么计数
1.二进制计数系统：
二进制计数系统是计算机内部使用的最基本的计数系统。
它由两个数字0和1组成，因此被称为“基数为2的计数系统”或简称为“二进制系统”。
在这个系统中，每个位置上的数字表示的是一个2的指数次幂（从右往左递增），如下所示：
...2^42^32^22^12^0
这个计数系统的优点是逻辑简单，容易实现，更适合计算机内部电路的设计与处理。
因为计算机内部使用的是微电子器件，如晶体管，它们只能用于表示和处理两种状态，即通电和断电，所以二进制计数系统更符合计算机内部的逻辑需求。
2.十进制计数系统：
十进制计数系统是我们人类常用的计数系统，它由10个数字（0-9）组成，因此被称为“基数为10的计数系统”。
在这个系统中，每位数字的权重是10的幂次方（从右往左递减），如下所示：
...10^410^310^210^110^0
尽管十进制计数系统更符合人类的思维方式，但它不如二进制计数系统直接适用于计算机内部的设计与处理。
这是因为十进制计数系统要求更多的硬件资源来表示和处理数字，同时也需要更复杂的电路来实现加法、减法、乘法和除法等基本运算。
为了在计算机内部能够处理十进制数字，一些计算机系统采用了BCD （二进制编码十进制）和ASCII（美国标准信息交换代码）等编码方式。
BCD编码将每个十进制数字用4位二进制数来表示，从而可以在计算机内部实现十进制运算。
ASCII编码则将字符和符号用8位二进制数来表示，以便计算机可以进行文本处理和通信。
总结：。
移动互联应用技术《二进制计数器4》
当C—R＝L—D＝CTT＝CTP＝1时，在时钟脉冲CP上升沿到来时，作二进制加法计数， 从0000计数到1111。当计数器累加到1111时，进位输出端CO＝1，送出进位信号。
第七页，共八页。
内容总结
92 计数器。按计数脉冲的输入方式分类，可分为同步计数器和异步计数器。二进制只有0和1两个数码，一个触发器可表示一 位二进制数。当要表示N 位二进制数时，就需用N 个触发器。根据计数脉冲是否同时加在各触发器的时钟脉冲输入端，分为异步计 数器和同步计数器。图9.2.1 三位同步二进制加法计数器。J0＝0＝1，FF0每输入一个时钟脉冲翻转一次。FF1在Q0＝1时，在下 一个CP 触发沿到来时翻转。〔2〕同步置数
（b）逻辑符号
图9.2.3 四位同步二进制加法计数器74LS161
第五页，共八页。
92 计数器
二进制计数器
二-十进制计数器
N进制计数器
表922 74LS161功能表
输
入
输
出
序号 CR LD CTP CTT CP D3 D2 D1 D0 Q3 n-1 Q2 n-1 Q1 n-1
Q0n-1
1 0 × × × ××××× 0
16 15 14 13 12 11 10 9
—
+UCC CO Q0 Q1 Q2 Q3 CTT LD
74LS161 C—R CP D0 D1 D2
1 234 5
D3 CTP GND 6 78
（a） 引脚排列图
CTP Q3 Q2 Q1
C—TT
CR
74LS161
CP D3 D2 D1
Q0 CO
—
LD D0
第二页，共八页。
92 计数器
实验一 4位二进制计数器实验
计算机组成原理实验报告姓名：学号：班级：院系：实验一 4位二进制计数器实验【实验环境】1. Windows 2000 或 Windows XP2. QuartusII9.1 sp2、DE2-115计算机组成原理教学实验系统一台，排线若干。
【实验目的】1、熟悉VHDL 语言的编写。
2、验证计数器的计数功能。
【实验要求】本实验要求设计一个4位二进制计数器。
要求在时钟脉冲的作用下，完成计数功能，能在输出端看到0-9，A-F 的数据显示。
（其次要求下载到实验版实现显示）【实验原理】计数器是一种用来实现计数功能的时序部件，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。
计数器由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS 触发器、T 触发器、D 触发器及JK 触发器等。
计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。
计数器按计数进制不同，可分为二进制计数器、十进制计数器、其他进制计数器和可变进制计数器，若按计数单元中各触发器所接收计数脉冲和翻转顺序或计数功能来划分，则有异步计数器和同步计数器两大类，以及加法计数器、减法计数器、加/减计数器等，如按预置和清除方式来分，则有并行预置、直接预置、异步清除和同步清除等差别，按权码来分，则有“8421”码，“5421”码、余“3”码等计数器，按集成度来分，有单、双位计数器等等，其最基本的分类如下：计数器的种类⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎨⎧⎪⎩⎪⎨⎧⎪⎩⎪⎨⎧⎩⎨⎧进制计数器十进制计数器二进制计数器进制可逆计数器减法计数器加法计数器功能异步计数器同步计数器结构N 、、、321 下面对同步二进制加法计数器做一些介绍。
同步计数器中，所有触发器的CP 端是相连的，CP 的每一个触发沿都会使所有的触发器状态更新。
计数器的原理
计数器的原理计数器是数字电路中广泛使用的逻辑部件，是时序逻辑电路中最重要的逻辑部件之一。
计数器除用于对输入脉冲的个数进行计数外，还可以用于分频、定时、产生节拍脉冲等。
计数器按计数脉冲的作用方式分类，有同步计数器和异步计数器；按功能分类，有加法计数器、减法计数器和既具有加法又有减法的可逆计数器；按计数进制的不同，又可分为二进制计数器、十进制计数器和任意进制计数器。
一、计数器的工作原理1、二进制计数器（1）异步二进制加法计数器图1所示为用JK触发器组成的4位异步二进制加法计数器逻辑图。
图中4个触发器F0~F3均处于计数工作状态。
计数脉冲从最低位触发器F0的CP端输入，每输入一个计数脉冲，F0的状态改变一次。
低位触发器的Q端与高位触发器的CP端相连。
每当低位触发器的状态由1变0时，即输出一负跳变脉冲时，高位触发器翻转。
各触发器置0端R D并联，作为清0端，清0后，使触发器初态为0000。
当第一个计数脉冲输入后，脉冲后沿使F0的Q0由0变1，F1、F2、F3均保持0态，计数器的状态为0001；当图1 4位异步二进制加法计数器第二个计数脉冲输入后，Q0由1变为0，但Q0的这个负跳变加至F1的CP端，使Q1由0变为1，而此时F3、F2仍保持0状态，计数器的状态为0010。
依此类推，对于F0来说，每来一个计数脉冲后沿，Q0的状态就改变，而对于F1、F2、F3来说，则要看前一位输出端Q是否从1跳到0，即后沿到来时，其输出端的状态才改变，否则Q1、Q2、Q3端的状态同前一个状态一样。
这样在第15个计数脉冲输入后，计数器的状态为1111，第16个计数脉冲输入，计数器恢复为0000。
由上述分析可知，一个4位二进制加法计数器有24=16种状态，每经过十六个计数脉冲，计数器的状态就循环一次。
通常把计数器的状态数称之为计数器的进制数（或称计数器的模），因此，4位二进制计数器也可称之为1位十六进制（模16）计数器。
表1所示为4位二进制加法计数器的状态表。