上拉电阻的作用及阻值的选择原则(优选.)
上拉电阻的作用及阻值的选择原则
上拉电阻的作用及阻值的选择原则上拉电阻是一种在数字电路中常用的元件，它可以将一个电路的输入信号拉高到高电平，起到稳定信号的作用。
本文将从上拉电阻的基本原理、作用、阻值选择原则和应用等方面进行介绍。
**1.上拉电阻的基本原理**上拉电阻的基本原理是利用电阻与电路之间的串联关系，通过对电路的输入端引入一个外部电阻，将输入引脚与电源之间连接起来，以实现输入信号的拉高。
当输入信号为低电平时，通过上拉电阻的串联作用，可以将输入引脚与电源相连接，从而将输入信号拉高到高电平。
**2.上拉电阻的作用**上拉电阻主要有以下几个作用：a）稳定信号：上拉电阻可以在数字电路的输入端提供一个稳定的电平，避免由于无输入信号或输入电平不稳定时出现的漂移或抖动。
b）确定逻辑状态：通过上拉电阻，可以将输入信号拉高到高电平，从而确保输入引脚的逻辑状态为"1"，以实现正确的逻辑功能。
c）提高电路响应速度：有些电路需要通过上拉电阻来拉高输入信号，以提高电路的响应速度和稳定性。
d）避免电源冲突：当多个数字电路同时输出信号到同一个总线上时，通过使用上拉电阻，可以避免由于电源冲突而导致的电平竞争问题。
**3.阻值选择原则**选择适当的上拉电阻阻值是保证电路正常工作的重要一环。
一般而言，上拉电阻的阻值选择要根据电路的特性和要求进行确定。
以下是一些常用的阻值选择原则：a）输入端电流：上拉电阻的阻值应能够满足输入电流的要求。
输入电流可以通过电路规格书或芯片手册等资料获得。
b）功耗和电压：电路的总功耗和工作电压也需要考虑在内。
上拉电阻的阻值过大，会增加功耗；阻值过小，会增加电路的负载，影响电路的工作电压。
c）响应速度：上拉电阻的阻值的大小与电路的响应速度也有关系。
一般而言，较小的阻值可以提高电路的响应速度，但同时也会增加功耗。
d）干扰抑制：上拉电阻的阻值还与抑制干扰的能力有关。
阻值较大的上拉电阻可以降低输入端的噪声和干扰。
**4.应用实例**上拉电阻在数字电路中有广泛的应用。
三极管 上拉电阻
三极管是一种常用的电子器件，在各种电路中发挥着重要的作用。
为了确保三极管正常工作，通常需要连接上拉电阻。
本文将详细介绍三极管上拉电阻的作用、选择方法以及应用场景。
一、上拉电阻的作用
上拉电阻在三极管电路中的作用主要是为三极管的输出提供一个相对稳定的电压。
当三极管处于饱和导通状态时，其输出电压通常较低，这时通过上拉电阻可以将输出电压拉高，以满足后续电路的需求。
此外，上拉电阻还可以为三极管提供一个稳定的工作点，防止其进入非正常工作状态。
二、上拉电阻的选择方法
1. 确定电阻值：根据电路需求和三极管的特性，选择合适的上拉电阻值。
一般来说，电阻值不宜过大或过小，过大可能导致三极管工作点不稳定，过小则可能导致电流过大而损坏器件。
2. 确定电阻类型：常用的上拉电阻有水泥电阻、金属膜电阻、碳膜电阻等。
根据电路要求和使用环境选择合适的电阻类型。
3. 确定功率：根据电路中的电流大小，选择足够功率的上拉电阻，以确保其正常工作并避免烧毁。
三、上拉电阻的应用场景
1. 放大电路：在放大电路中，通过上拉电阻可以为三极管提供稳定的偏置电压，确保放大器正常工作。
2. 开关电路：在开关电路中，上拉电阻可以用于提高开关的驱动能力，同时提供稳定的输出电压。
3. 保护电路：在保护电路中，上拉电阻可以用于限制电流或电压，保护器件免受损坏。
总之，上拉电阻在三极管电路中具有重要的作用。
正确选择和使用上拉电阻可以确保三极管正常工作，提高电路的稳定性和可靠性。
在实际应用中，需要根据电路要求和器件特性选择合适的上拉电阻，以确保电路的性能和可靠性。
什么是上拉电阻上拉电阻的作用.doc
什么是上拉电阻上拉电阻的作用上拉电阻的概念上拉电阻就是从电源高电平引出的电阻接到输出端。
1、如果电平用OC(集电极开路，TTL)或OD(漏极开路，CMOS)输出，那么不用上拉电阻是不能工作的，这个很容易理解，管子没有电源就不能输出高电平了。
2、如果输出电流比较大，输出的电平就会降低(电路中已经有了一个上拉电阻，但是电阻太大，压降太高)，就可以用上拉电阻提供电流分量，把电平拉高。
(就是并一个电阻在IC内部的上拉电阻上，这时总电阻减小，总电流增大)。
当然管子按需要工作在线性范围的上拉电阻不能太小。
当然也会用这个方式来实现门电路电平的匹配。
上拉电阻的作用1、当TTL电路驱动CMOS电路时，如果电路输出的高电平低于CMOS电路的最低高电平(一般为3.5V)，这时就需要在TTL 的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须使用上拉电阻，以提高输出的高电平值。
3、为增强输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻以降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限，增强抗干扰能力。
6、提高总线的抗电磁干扰能力，管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上、下拉电阻是电阻匹配，有效的抑制反射波干扰。
上拉电阻的注意事项需要注意的是，上拉电阻太大会引起输出电平的延迟。
(RC延时)一般CMOS门电路输出不能给它悬空，都是接上拉电阻设定成高电平。
下拉电阻：和上拉电阻的原理差不多，只是拉到GND去而已。
那样电平就会被拉低。
下拉电阻一般用于设定低电平或者是阻抗匹配(抗回波干扰)。
上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小;电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。
上拉电阻的作用及阻值的选择原则
TTL电平标准：输出 L： <0.8V ； H：>2.4V。
输入 L： <1.2V ； H：>2.0V。
CMOS电平标准：输出 L： <0.1*Vcc ； H：>0.9*Vcc。
输入 L： <0.3*Vcc ； H：>0.7*Vcc。
一、上拉电阻的作用：1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V，VCC=5V时），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须加上拉电阻，才能使用。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。
管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
二、上拉电阻阻值的选择原则:1、从节约功耗及芯片的拉电流（sink）能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流（灌电流source）考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。
综合考虑以上三点,通常在1k到10k之间选取。
对下拉电阻也有类似道理。
对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：1．驱动能力与功耗的平衡。
以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。
2．下级电路的驱动需求。
同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。
【电阻不能太大，要喂饱下级】3．高低电平的设定。
【硬件设计】上拉电阻和下拉电阻用法
【硬件设计】上拉电阻和下拉电阻的用法一、什么是上拉电阻？什么是下拉电阻？上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！上拉是对器件注入电流，下拉是输出电流；弱强只是上拉电阻的阻值不同，没有什么严格区分；对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
二、上拉电阻及下拉电阻作用：1、提高電壓准位：a.当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
b.OC门电路必须加上拉电阻，以提高输出的搞电平值。
2、加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
3、N/A pin防靜電、防干擾：在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
同時管脚悬空就比较容易接受外界的电磁干扰。
4、电阻匹配，抑制反射波干扰：长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
5、預設空閒狀態/缺省電位：在一些 CMOS 输入端接上或下拉电阻是为了预设缺省电位. 当你不用这些引脚的时候, 这些输入端下拉接 0 或上拉接 1。
在I2C 总线等总线上，空闲时的状态是由上下拉电阻获得。
6. 提高芯片输入信号的噪声容限：输入端如果是高阻状态，或者高阻抗输入端处于悬空状态，此时需要加上拉或下拉，以免收到随机电平而影响电路工作。
同样如果输出端处于被动状态，需要加上拉或下拉，如输出端仅仅是一个三极管的集电极。
从而提高芯片输入信号的噪声容限增强抗干扰能力。
三、上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
iic上拉电阻的阻值计算及选取原则
iic上拉电阻的阻值计算及选取原则IIC是一种串行通信协议，通常用于连接微控制器和外围设备。
在IIC总线上添加上拉电阻可以起到防止通信干扰和保持信号稳定的作用。
下面将详细介绍IIC上拉电阻的阻值计算方法和选取原则。
IIC总线结构包括两根线路，即SDA（串行数据线）和SCL（串行时钟线）。
在典型的IIC接口设计中，两根线路都会加上上拉电阻。
上拉电阻的作用是将总线拉高至逻辑高电平，以保持总线稳定。
下面以SDA为例进行阻值计算。
IIC总线上拉电阻的阻值计算方法取决于总线上接的最大电容负载和主设备的输出能力。
根据IIC规范，总线上的电容负载不会超过400 pF，并且主设备的IO口能提供最大输出电流。
因此，最大电容负载和输出能力可以通过查询主设备的数据手册获得。
选取适当的上拉电阻阻值需要考虑以下几个要素：1.时间常数：时间常数τ是一个重要参数，用于决定信号线在逻辑0和逻辑1之间切换的速度。
时间常数可以通过下面的公式计算：τ = R * C其中R为上拉电阻的阻值，C为总线上连接的电容负载。
根据对于IIC总线的要求，时间常数应在1 μs到100 μs之间，可以根据实际需求进行调整。
2.总线速度：IIC总线有不同的速度等级，包括标准速度模式（100kHz）和快速模式（400kHz）。
根据总线的速度等级，可以选择合适的上拉电阻阻值。
通常情况下，选择较大的上拉电阻阻值有助于提高电流驱动能力。
3.供电电压：上拉电阻的阻值也会受到供电电压的影响。
在高电压下，可以选择较大的上拉电阻阻值，而在低电压下则需要选择较小的上拉电阻阻值。
在实际应用中，常见的上拉电阻阻值为2.2 kΩ到10 kΩ。
如果总线上的电容负载较大，可以选择较小的电阻阻值以提高输出能力。
另外，还需要根据具体的应用需求进行调整。
总结一下，选择适当的IIC上拉电阻阻值需要考虑时间常数、总线速度和供电电压等因素。
根据以上原则，可以根据主设备的输出能力和总线上的电容负载进行计算和选择。
上拉电阻的作用及阻值的选择原则
TTL电平标准：输出L：<0.8V ；H：>2.4V。
输入L：<1.2V ；H：>2.0V。
CMOS电平标准：输出L：<0.1*Vcc ；H：>0.9*Vcc。
输入L：<0.3*Vcc ；H：>0.7*Vcc。
一、上拉电阻的作用：1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V，VCC=5V时），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须加上拉电阻，才能使用。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。
管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
二、上拉电阻阻值的选择原则:1、从节约功耗及芯片的拉电流（sink）能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流（灌电流source）考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。
综合考虑以上三点,通常在1k到10k之间选取。
对下拉电阻也有类似道理。
对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：1．驱动能力与功耗的平衡。
以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。
2．下级电路的驱动需求。
同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。
【电阻不能太大，要喂饱下级】3．高低电平的设定。
不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。
uart上拉电阻
uart上拉电阻UART（Universal Asynchronous Receiver/Transmitter，通用异步收发器）是一种常见的串行通信接口，用于将数据以异步的方式传输和接收。
在实际应用中，为了确保信号的稳定和可靠性，常常需要在UART接口上配置上拉电阻。
本文将重点讨论UART上拉电阻的作用、选取原则和应用注意事项。
一、UART上拉电阻的作用：UART上拉电阻的主要作用是在通信线路上起到信号调整、波特率稳定和抗干扰的作用。
1.信号调整：UART通信使用两根线路进行数据的传输，分别是发送线（TX）和接收线（RX）。
上拉电阻通过将未使用的线路拉高，确保在空闲状态下保持稳定的高电平信号。
2.波特率稳定：UART通信是异步通信，即通信双方没有共同的时钟源。
上拉电阻可以在发送和接收过程中提供一个稳定的参考电位，使得数据的采集和解析更加准确。
3.抗干扰：UART通信经常在工业环境中使用，会受到电磁干扰、噪声干扰等因素的影响。
上拉电阻的作用是将线路拉高，提高了信号的抗干扰能力，减少误码率的产生。
二、UART上拉电阻的选取原则：1.上拉电阻的阻值选取一般为4.7K欧姆。
这个阻值能够提供稳定的参考电位，并且能够适应多种UART通信的应用场景。
2.当通信距离较远或者干扰较大时，也可以选取较小的阻值，如1K欧姆。
这样可以提高信号的稳定性和抗干扰性能。
3.上拉电阻的功耗一般较低，因此可以使用直接连接到VCC或者3.3V电源。
三、UART上拉电阻的应用注意事项：1.上拉电阻的连接位置应该接在串口芯片的RXD（接收数据线）和VCC（电源线）之间。
这样可以确保在串口没有数据传输时，RXD线路保持高电平，避免干扰。
2.上拉电阻的引脚连接要牢固可靠，避免接触不良或者间歇性接触导致通信异常。
3.针对不同的串口芯片和通信速率，上拉电阻的阻值可能会有所不同。
在实际应用中，需要根据具体的通信参数和要求进行调整。
4.如果UART通信距离较远或者工作环境干扰较大，可以考虑使用屏蔽线缆、差分信号传输等方法来提高通信的可靠性和抗干扰能力。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
TTL电平标准：
输出 L： <0.8V ； H：>2.4V。
输入 L： <1.2V ； H：>2.0V。
CMOS电平标准：
输出 L： <0.1*Vcc ； H：>0.9*Vcc。
输入 L： <0.3*Vcc ； H：>0.7*Vcc。
一、上拉电阻的作用：
1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V，VCC=5V时），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须加上拉电阻，才能使用。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。
管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
二、上拉电阻阻值的选择原则:
1、从节约功耗及芯片的拉电流（sink）能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流（灌电流source）考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。
综合考虑以上三点,通常在1k到10k之间选取。
对下拉电阻也有类似道理。
对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进
行设定，主要需要考虑以下几个因素：
1．驱动能力与功耗的平衡。
以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。
2．下级电路的驱动需求。
同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。
【电阻不能太大，要喂饱下级】
3．高低电平的设定。
不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。
以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。
【电阻不能太小，不能喂撑前级】
4．频率特性。
以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。
上拉电阻的设定应考虑电路在这方面的需求。
下拉电阻的设定原则和上拉电阻是一样的。
OC门输出高电平时是一个高阻态，其灌电流（source）要由上拉电阻来提供，
例：设输入端每端口不大于100uA,设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为0.8V(低于此值为低电平)；2V(高电平门限值)。
选上拉电阻时：
第一步：后级输入口的Vil＝0.8V角度考虑，图解1
500uA x 8.4K= 4.2即选大于8.4K时输出端能下拉至0.8V以下，此为最小阻值，再小就拉不下来了。
如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于0.8V即可。
第二步：后级输入口的ViH＝2.0V角度考虑，图解1
当输出高电平时，忽略管子的漏电流，两输入口需200uA，200uA x15K=3V 即上拉电阻压降为3V，输出口可达到2V，此阻值为最大阻值，再大就拉不到2V了。
【综上考虑】
选10K可用。
图解1：
不要把输出口喂撑了要喂饱输入口
COMS门的可参考74HC系列
设计时管子的漏电流不可忽略，IO口实际电流在不同电平下也是不同的，上述仅仅是原理，一句话概括为：输出高电平时要喂饱后面的输入口，输出低电平不要把输出口喂撑了（否则多余的电流喂给了级联的输入口，高于低电平门限值
就不可靠
了）
三、在数字电路中不用的输入脚都要接固定电平，通过1k电阻接高电平或接地。
【为什么不能直接接电源呢？像CMOS芯片，输入端呈现高阻抗，是否可以直接接电源/地。
】
（一）电阻作用：
1.在引脚悬空时有确定的状态
接电阻就是为了防止输入端悬空，减弱外部电流对芯片产生的干扰，保护cmos内的保护二极管,一般电流不大于10mA。
上拉和下拉、限流，改变电平的电位，常用在TTL-CMOS匹配
2.增加高电平输出时的驱动能力。
3.为OC门提供电流
那要看输出口驱动的是什么器件，如果该器件需要高电压的话，而输出口的输出电压又不够，就需要加上拉电阻。
如果有上拉电阻那它的端口在默认值为高电平，你要控制它必须用低电平才能控制，如三态门电路三极管的集电极，或二极管正极去控制把上拉电阻的电流拉下来成为低电平。
反之，
尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正确的电路状态,以免发生意外,比如,在电机控制中,逆变桥上下桥臂不能直通,如果它们都用同一个单片机来驱动,必须设置初始状态.防止直通!
（二）定义：
上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！
上拉是对器件注入电流，下拉是输出电流？？
弱强只是上拉电阻的阻值不同，没有什么严格区分
对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
（三）为什么要使用拉电阻：
一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。
数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！
一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似与一个三极管的C，当C接通过一个电阻和电源连接在一起的时候，该电阻成为C上拉电阻，也就是说，如果该端口正常时为高电平，C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为低电平，作用吗：比如：当一个接有上拉电阻的端口设为输入状态时，他的常态就为高电平，用于检测低电平的输入。
上拉电阻是用来解决总线驱动能力不足时提供电流的，一般说法是灌电流（Source）。
下拉电阻是用来吸收电流的，也就是拉电流（Sink）。
最新文件---------------- 仅供参考--------------------已改成-----------word文本
--------------------- 方便更改
赠人玫瑰，手留余香。