3计算机组成原理(第三章)
计算机组成原理-第3章总结
第三章 系统总线ღ®3-1总线：连接多个部件的信息传输线，是各部件共享的传输介质(多个模块共享的信息通路)ღ3-2总线组成：传输线，总线接口逻辑，总线仲裁部件ღ3-3系统总线：CPU ，主存，I/O 设备(通过I/O 接口)各大部件之间的信息传输线 ღ3-4传输线：数据线，地址线，控制线数据线：传送数据的通路，双向，并行传送能力地址线：传送数据地址的通路，单向，由CPU 发出控制线：传送控制信号的通路，单向，命令。
响应，定时ღ3-5通信总线：按传输方式分为：串行通信/并行通信串行通信：数据在单条1位宽的传输线上，一位一位地按顺序分时传送 并行通信：数据在多条并行1位宽的传输线上，同时由源传送到目的地 ღ3-6总线的特性 ：机械特性，电气特性，功能特性，时间特性机械特性：总线在机械连接方式上的一些性能，如插头与插座使用的标准，几何尺寸、形状、引脚个数、排列顺序，接头处的可靠接触等电气特性(逻辑联系)：总线每一根传输线上信号的传递方向和有效的电平范围功能特性：总线中每根传输线的功能时间特性：总线中的任一根线在什么时间内有效ღ3-7总线性能指标：1. 总线宽度：通常指总线的根数，用bit 表示2. 总线带宽：总线的数据传输速率，即单位时间内总线上传输数据的位数，通常用每秒传输的字节数衡量，单位MBps3. 时钟同步/异步：总线上数据与时钟同步工作的总线称为同步总线，与时钟不同步工作的总线为异步总线4. 总线复用：一条信号线上分时传送两种信号5. 信号线数：地址总线、数据总线、控制总线三种总线数的总和6. 即插即用ღ3-8总线结构：单总线结构/双总线结构单总线结构：CPU 、主存、I/O 设备(通过I/O 接口)都挂在一组总线上 优：总线结构改变灵活/CPU 可访问所有设备/两设备间也可通信 缺：总线宽度(提高频率，增加宽度—有限)/冲突多总线结构：将速度较低的I/O 设备从单总线上分离出来，形成主存总线与I/O 总线分开的结构。
计算机组成原理教案(第三章)
3.主存物理地址的存储空间分布
以奔腾PC机主存为例，说明主存物理地址的存储空间概念
3.3.1只读存储器
1.ROM的分类
只读存储器简称ROM，它只能读出，不能写入。它的最 大优点是具有不易失性。
根据编程方式不同，ROM通常分为三类：
只读存 储器
定
义
优
点
缺
点
掩模式
数据在芯片制造过程中就 确定
可靠性和集成度高，价 不能重写 格便宜
存储 周期 存储 器带 宽
连续启动两次操作所需 间隔的最小时间
单位时间里存储器所存 取的信息量,
主存的速
度
数据传输速率 位/秒，字 技术指标 节/秒
3.2.1 SRAM存储器
1.基本存储元
六管SRAM存储元的电路图及读写操作图
2.SRAM存储器的组成
SRAM存储器的组成框图
存储器对外呈现三组信号线，即地址线、数据线、读/写控制线
主存地址空间分布如图所示。
3.3.2闪速存储器
1.什么是闪速存储器
闪速存储器是一种高密度、非易失性的读/写半导体存储器
2.闪速存储器的逻辑结构
28F256A的逻辑方框图
3.闪速存储器的工作原理
闪速存储器是在EPROM功能基础上增加了电路的电擦除和重新 编程能力。 28F256A引入一个指令寄存器来实现这种功能。其作用是： (1)保证TTL电平的控制信号输入； (2)在擦除和编程过程中稳定供电； (3)最大限度的与EPROM兼容。 当VPP引脚不加高电压时，它只是一个只读存储器。 当VPP引脚加上高电压时，除实现EPROM通常操作外，通过指 令寄存器，可以实现存储器内容的变更。 当VPP=VPPL时，指令寄存器的内容为读指令，使28F256A成 为只读存储器，称为写保护。
计算机组成原理 第三章
1TB=230B
• 存取时间（存储的时间。
• 存储周期：是指连续启动两次读操作所需要间隔的最 小时间。 • 存储器的带宽（数据传输速率）：是单位时间里存储 器所存取的信息量。通常以位/秒或字节/秒来表示。
3.2 SRAM存储器
通常使用的半导体存储器分为随机存取存储器 （Random Access Memory，RAM）和只读存储器 （Read-Only Memory，ROM）。它们各自又有许多 不同的类型。
相连。
A15 A14
2:4 译码器
CPU
A0 A13
11 10 01 00 CE 16K×8
CE … 16K×8 WE
CE 16K×8
WE
CE 16K×8
WE
WE
WE
D0~D7 16K×8字扩展法组成64K×8 RAM
• 字位同时扩展：既增加存储单元的数量，也加长
各单元的位数
• 实际的存储器 往往 需要对字和位同时扩展，如
I/O1 ….. I/O4
WE 2114 CS A0 …. A9
CPU
A0 A9
WE 2114 CS A0 …. A9
A10 A11
wE
2:4 译 码 器
用16K×8位的芯片采用字扩展法组成64K×8位 的存储器连接图。 图中4个芯片的数据端与数据总线D0—D7相连， 地址总线低位地址A0—A13与各芯片的14位地址端相 连，而两位高位地址A14 ，A15 经译码器和4个片选端
CPU
A0
A0 A1 A2 A3 A4 A5 A6 A7 A 8 A9
A0 A1 A2 A3 A4 A5 A6 A7 A8 A9
A9 CS
假定使用8K×1的RAM存储器芯片，那么组成 8K×8位的存储器，每一片RAM是8192×1，故其地址
计算机组成原理第三章运算方法与运算器(含答案)
第三章运算方法与运算器3.1定点数运算及溢出检测随堂测验1、定点运算器可直接进行的运算是（) (单选)A、十进制数加法运算B、定点数运算C、浮点数运算D、定点数和浮点数运算2、设计计算机字长为8位，两个十进制数X = -97 ，Y = 63, [x]补- [y]补的结果为（）（单选）A、01100000B、11011110C、负溢出D、正溢出3、下列关于定点运算溢出的描述中，正确的是( ) （多选）A、补码数据表时，同号数相加可能发生溢出B、补码数据表时，异号数相减可能发生溢出C、参加运算的两个数，当作为有符号数和无符号数进行加法运算时，不可能两者都溢出D、溢出检测既可用硬件实现，也可用软件实现4、设Ｘ为被加（减）数，Ｙ为加（减）数，Ｓ为运算结果，均采用补码数据表示，下列关于溢出电路设计的描述中，正确的是（）（多选）A、采用单符号位时，直接用Ｘ、Ｙ和Ｓ的符号位就可设计溢出监测电路B、采用双符号位时，可直接用Ｓ的双符号位设计溢出检测电路C、采用单符号位时，可直接用Ｘ、Ｙ最高有效数据位运算后的进位位和Ｓ的进位设计溢出监测电路D、对无符号数的加／减运算，可利用运算器的进位信号设计溢出检测电路3.2 定点数补码加、减运算器设计随堂测验1、如图所示为基于FA的运算器：为了利用一位全加器FA并配合使用控制信号P，当P= 0/1时实现A、B两个数的加法/减法运算，图中空白方框处电路的逻辑功能应该是（）（单选）A、与门B、或门C、异或门D、非门2、如图所示为带溢出检测功能的运算器该电路完成的溢出检测功能是（）（多选）A、带符号数的加法溢出检测B、带符号数的加法溢出检测C、无符号数的加法溢出检测D、无符号数减法的溢出检测3、下列关于并行进位的描述中，正确的是（）（多选）A、并行进位可以提高运算速度B、并行进位模式下，各进位位采用不同电路各自产生，相互间不再有依存关系C、采用先行进位部件和ALU模块可构建长度可变的并行进位运算器D、并行进位只对加法有效，而对减法无效4、四位并行ALU中有两个特殊的输出端，分别是：G =A3B3+(A3+B3)(A2B2+(A2+B2)(A1B 1+ (A1+B1) A 0B0)) 为进位产生函数，P=(B3+A3) (B2+A2)( A1+B1 ) (A0+B0)为进位传递函数下列关于P、G的描述中，正确的是（）（多选）A、设计P和G的目的是为了构建位数更长的并行ALUB、P和G对算术运算和逻辑运算都有意义C、P的作用是将本片ALU的最低进位输入位传递到本片ALU的最高进位输出端D、G的作用是根据参与运算的两个数据产生本片ALU的最高进位输出3.3 原码一位乘法随堂测验1、设计算机字长为8位，X = - 19，对该分别执行算术左移和逻辑左移一位后的结果分别为（）（单选）A、11011010 ，11011010B、11110010 ，11110010C、11011000 ，11011000D、11110000 ，111100002、设计算机字长为8位，X = - 19，对该分别执行算术右移和逻辑右移一位后的结果分别为（）（单选）A、11111001，11111001B、11111001，01111001C、11110110，01110110D、11110110，111101103、关于原码一位乘法的下列描述中，正确的是（）（多选）A、数据取绝对值参加运算B、符号位单独处理C、乘法执行过程中的所有移位都是算术移位D、最后的结果由部分积寄存器和乘数寄存器共同保存4、计算机字长为n位, 下列关于原码一位乘法操作过程的描述中，正确的是（) （多选）A、乘法过程中共执行n 次算术右移和n 次加法运算B、乘法过程中共执行n -1次算术右移和n-1 次加法运算C、乘法过程中，部分积加0 还是加x的绝对值，取决于此时的YnD、乘法过程中右移部分积是为了使部分积与下次的加数按位对齐3.4 补码一位乘法随堂测验1、16位补码0X 8FA0扩展为32位的结果是（) （单选）A、0X 0000 8FA0B、0X FFFF 8FA0C、0X FFFF FFA0D、0X8000 8FA02、计算机字长为n位, 下列关于补码一位乘法操作过程的描述中，正确的是（) （多选）A、乘法过程中共执行n 次加法和n-1 部分积右移B、乘法过程中共执行n -1次算术右移和n-1 次加法运算C、乘法过程中，部分积加0 、[x]补还是[-x]补，取决于此时的Yn+1 与Yn的差D、乘法过程中右移部分积的目的是为了使部分积与下次的加数对齐3、关于补码码一位乘法的下列描述中，正确的是（）（多选）A、符号位和数据位一起参加运算B、运算开始前，需要在乘数寄存器Y后面补上Yn+1且其初值为0C、乘法执行过程中的对部分积的移位是算术右移D、最后的结果由部分积寄存器和乘数寄存器共同保存3.5 乘法运算器设计随堂测验1、下图为原码一位乘法器原理图正确的是（）（单选）A、A: 部分积寄存器B:乘数寄存器C: |X| D: YnB、A: 部分积寄存器B:乘数寄存器C: |X| D: Yn+1C、A: 被乘数寄存器B:乘数寄存器C: |X| D: YnD、A: 被乘数寄存器B:乘数寄存器C: |X| D: Yn+12、下图为补码一位乘法原理图正确的是（) （单选）。
计算机组成原理第三章
C1=G0+P0C0 C2=G1+P1G0+P1P0C0 C3=G2+P2G1+P2P1G0+P2P1P0C0 C4=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0
四位先行进位加法器CLA
16位组间行波进位加法器
Gi*＝G4i+3+P4i+3G4i+2+P4i+3P4i+2G4i+1+P4i+3P4i+2P4i+1G4i Pi*= P4i+3P4i+2P4i+1P4i ,i=0,1,2,3 C4=G0*+P0*C0 C8=G1*+P1*G0*+P1*P0*C0 C12=G2*+P2*G1*+P2*P1*G0*+P2*P1*P0*C0 C16=G3*+P3*G2*+P3*P2*G1*+P3*P2*P1*G0*+P3*P2*P1*P0*C0
000H 3FFH 400H 7FFH
假定用若干个2K x 4位芯片组成一个8Kx8位 存储器，则0B1FH所在芯片的最小地址是() A.0000H B.0600H C.0700H D.0800H 1) 0000 0000 0000 0000 0000H 0000 0111 1111 1111 07FFH 2) 0000 1000 0000 0000 0800H 0000 1111 1111 1111 0FFFH
×××× ×××× 2 2 ×××× ×××× 22
16b
构造一个32位字的存储器: 4096Kb×32=2122102223=2422023=16MB 512K×8×4=292102322=222023=2MB
计算机组成原理——第三章系统总线
计算机组成原理——第三章系统总线3.1 总线的基本概念1. 为什么要⽤总线计算机系统五⼤部件之间的互连⽅式有两种：分散连接——各部件之间使⽤单独的连线总线连接——各部件连到⼀组公共信息传输线上早期的计算机⼤多采⽤分散连接⽅式，内部连线⼗分复杂，尤其当I/O与存储器交换信息时都需要经过运算器，使运算器停⽌运算，严重影响CPU的⼯作效率。
2. 什么是总线总线是连接各个部件的信息传输线，是各个部件共享的传输介质3. 总线上的信息传送串⾏并⾏3.2 总线的分类1. ⽚内总线芯⽚内部的总线CPU芯⽚内部寄存器之间寄存器与算逻单元ALU之间2. 系统总线计算机各部件（CPU、主存、I/O设备）之间的信息传输线按系统总线传输信息不同分为：数据总线——传输各功能部件之间的数据信息双向与机器字长、存储字长有关数据总线宽度——数据总线的位数地址总线——⽤来指出数据总线上的源数据或⽬的数据在主存单元的地址或I/O设备的地址单向（由CPU输出）与存储地址、I/O地址有关地址线位数(2n)与存储单元的个数(n)有关控制总线——⽤来发出各种控制信号的传输线出——中断请求、总线请求⼊——存储器读/写、总线允许、中断确认常见控制信号：时钟：⽤来同步各种操作复位：初始化所有部件总线请求：表⽰某部件需获得总线使⽤权总线允许：表⽰需要获得总线使⽤权的部件已获得了控制权中断请求：表⽰某部件提出中断申请中断响应：表⽰中断请求已被接收存储器写：将数据总线上的数据写⾄存储器的指定地址单元内存储器读：将指定存储单元中的数据读到数据总线上I/O读：从指定的I/O端⼝将数据读到数据总线上I/O写：将数据总线上的数据输出到指定的I/O端⼝内传输响应：表⽰数据已被接收，或已将数据送⾄数据总线上3. 通信总线⽤于计算机系统之间或计算机系统与其它系统（控制仪器、移动通信等）之间的通信通信⽅式：串⾏通信数据在单条1位宽的传输线上，⼀位⼀位地按顺序分时传送。
计算机组成原理第三章课件(白中英版PPT课件
显然总有：读周期 ≥ 读出时间
第26页/共102页
静态 RAM (2114) 读 时序
地址有效
t RC
t A
地址失效
A
片选有效
片选失效
CS DOUT
t CO
数据有效
t OHA
t OTD
数据稳定
高阻
读读周时期间ttRtCOCOTOHD地tAA片片地址选选址地有失有失址效效效效有后效的下一次地址输数有出据效高稳维阻数定持据时稳间定
• DRAM（动态RAM：Dynamic RAM） • 以单个MOS管为基本存储单元 • 要不断进行刷新（Refresh）操作 • 集成度高、价格低、功耗小，但速度较SRAM慢
第7页/共102页
3.2.1 SRAM存储器
• 6个开关管组成一个存储元，存储一位信息 • N(=1/4/8/16/32)个存储元组成一个存储单元 • 存储器芯片的大量存储单元构成存储体 • 存储器芯片结构：
地址分配：
（A）用log2 l位表示低位地址：用来选择访问页内的l个字
（B） 用log 生片选信号。
2
（
M
／
l
）
位
表
示
高
位
地
址
：
用
来
经
片
选
译
码
器
产
第20页/共102页
存储器与CPU连接
CPU对存储器进行读/写操作，首先由地址总 线给出地址信号，然后要对存储器发出读操作 或写操作的控制信号，最后在数据总线上进行 信息交流。所以，存储器与CPU之间，要完成:
（3）优点：结构简单，速度快：适用于小容量M
计算机组成原理第三章
3.3
PC/AT（ISA）总线
1. 16位数据线 2. 24位地址线可直接寻址的内存容量为16MB 3. I/O地址空间为0100H~03FFH 4. 最高时钟频率为8MHz 5. 最大稳态传输速率为16MB/s 6. 具有中断功能、DMA通道功能 7. 不支持总线仲裁
3.3
EISA总线
随着32位的80386处理器的推出，ISA总线已 经不能满足PC技术的发展需要，于是产生了 EISA总线。EISA总线在信号定义与物理电气连 接上完全与ISA总线兼容。其特点： 1. 具有32位的数据线，支持8位、16位或32位的 数据存取，支持数据突发式传输。 2. 在8MHz时钟频率下处理32位数据，带宽提高 了一倍，达到33MB/s 3. 地址总线扩充到32位 4. 具有即插即用功能 5. 主要应用在32位微处理器组成的微型计算机系 统中。
分离式通信特点
3.5
1. 各模块有权申请占用总线 2. 采用同步方式通信，不等对方回答 3. 各模块准备数据时，不占用总线 4. 总线被占用时，无空闲 充分发挥了总线的有效占用
I/O接口1 … I/O接口n
4. 独立请求方式
总
线
控
制
BG0
部
BR0
BG1 BR1
BG-总线同意 BR-总线请求
BGn BRn
3.5
数据线 地址线
件
I/O接口0 I/O接口1 … I/O接口n
排队器
二、总线通信控制
3.5
1. 目的 解决通信双方 协调配合 问题
2. 总线传输周期
申请分配阶段 主模块申请，总线仲裁决定
寻址阶段
主模块向从模块 给出地址 和 命令
传数阶段
主模块和从模块 交换数据
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
格式：
OP
A1
AC
执行的操作： (AC) OP (A1)
这种指令以累加寄存器AC中的数为被操作数，指令中 地址码字段所指明的数为操作数，操作结果又放回累 加寄存器AC中（隐含约定AC）。 A1可以是内存中的单元地址，也可以是运算器中的通 用寄存器。如果是内存中的单元地址，则执行一条一 地址指令至少需要访问2次主存。
第三章 指令系统
CPU的主要工作是执行指令，指令是指挥计算机执行某些 操作的命令，一台计算机所有指令的集合构成该计算机的 指令系统。指令和指令系统是计算机最基本的概念。
指令系统是计算机的主要属性，位于硬件和软件的交界面 上，它既是硬件设计的依据，又是软件设计的基础。
1
本章主要内容
指令格式 操作码的扩展、地址码的结构 常见的寻址方式 指令的类型
字长、三字长三种。其中，单字长指令的操作码字段
占4～16位不等，可遍及整个指令长度。
8
PDP-11机的指令格式
OP不一样长， 控制器设计变 得难多了。
9
指令操作码的扩展技术
变长操作码通常采用扩展操作码方法来设计。 扩展思路：让地址码字段多的指令，操作码字段短一些； 让地址码字段少的指令，操作码字段长一些。 假设，某机器指令长16位，包括一个操作码字段和三个 地址字段，其中操作码字段4位，每一个地址字段也是4 位。其格式如下：
B2
D2
7
变长编码
变长编码是一种操作码长度不固定，而指令长度固定
的设计方法。操作码分散在指令字的不同位置上。
特点：操作码字段位数不固定将增加指令译码难度， 使控制器的设计复杂化。但是，它有效地利用了指令 中的每个二进制位，压缩了操作码字段的平均长度。
例如：PDP-11（字长16位）的指令可分为单字长、两
一条指令必须有一个操作码，可能包含几个地址码。 指令涉及指令长度、操作码结构、地址码结构等问题。
3
1、指令长度
指令长度是指一条指令中所包含的二进制代码的位 数，它取决于操作码字段的长度、操作数地址的个 数及长度。一般希望指令长度短一些。 指令长度与机器字长没有固定的关系。指令长度可 以等于机器字长，也可以大于或小于机器字长。
扩展窗口
1111 1110 XXXX YYYY
扩展窗口
1111 1111 1110 XXXX
…
1111 1111 1111 0000 1111 1111 1111 1111
…
1111 1111 0000 XXXX
…
1111 0000 XXXX YYYY
15条二地址指令
15条一地址指令
16条零地址指令
11
3、地址码
根据一条指令中有几个操作数地址，可将该指令称为
几地址指令。
常规情况下，指令应有被操作数、操作数以及操作结 果这三个数，因而就形成了三地址指令格式。三地址 指令是早址格式基础上，后来又发展成了二地址格式、
一地址格式和零地址格式。
12
三地址指令
格式：
OP
A1
A2 A3
A3
执行的操作： (A1) OP (A2)
A1为被操作数地址， A2为操作数地址， A3为结果的存放地址。
A1、A2、A3可以是内存单元地址，也可以是运算器 中的通用寄存器。如果全是内存中的单元地址，则执 行一条三地址指令至少需要访问4次主存。
13
二地址指令
格式：
OP
A1 A1
指令操作码的编码可分为定长编码和变长编码。
5
定长编码
定长编码方式是最简单的一种操作码编码方式，操作码 的位数和位置固定，但指令长度不固定。操作码的位数 越多，所能表示的操作种类就越多。 操作码不同，所涉及的操作数的个数也不完全相同，所 以指令的长度会随操作码的不同而变化。 特点：字段规整、译码简单。 例如，IBM370 （字长32位）就是采用这种定长操作码 格式。 IBM 370的指令可分为三种不同的长度，不论指 令的长度有多少位，其操作码字段一律都是8位。
A2
执行的操作： (A1) OP (A2)
A1为目的操作数地址，兼做存放结果的地址；A2为 源操作数地址。（A1原先的值无需保存） A1、A2 可以是内存单元地址，也可以是运算器中的 通用寄存器。如果是内存中的单元地址，则执行一条
二地址指令至少要访问4次主存。
14
一地址指令
计算机中有许多寄存器 其中有一个称为累加寄 存器(AC)，存放操作数
2
一、机器指令的格式
指令是控制计算机完成指定操作的命令。作为命令，首先 要告诉计算机做什么；其次，计算机处理的对象是数据， 指令还需要指明数据从哪里来、结果要到哪里去。这些问 题是构成指令的基本要素。所以一条指令由两部分构成：
OP Addr 用 二进制代码 表示
操作码（OP）：指明做什么操作 地址码（Addr）：指明操作数的地址。
在一个指令系统中，若所有指令的长度都相等，称 为定长指令字结构；若各种指令的长度随指令功能 不同而不同，称为变长指令字结构。
4
2、操作码
指令系统中的每一条指令都有一个唯一确定的操作 码，指令不同，其操作码的编码也不同。
操作码字段的位数取决于计算机指令系统的规模。
通常，希望用尽可能短的操作码字段来表达全部指 令。于是，形成了操作码结构设计的不同方法。
6
IBM 370机的指令格式
8 4 4 4 4 4 12
RR 型 RX 型 RS 型 SI 型 SS 型
OP
8
R1 R2 R1 X2
4 4
OP一样长，操 作码译码器设计 就简单多了。
OP
8
B2
4
D2
12
OP
8
R1 R2
8
B2
4 B1 4
D2
12
OP
8
I2
8
D1
12 4 12
OP
L1
B1
D1
15 12 11 8 7 4 3 0
OP
A1
A2
A3
如果按照定长编码方法，这个4位操作码字段最多只能设 计出16条不同的三地址指令。
10
指令操作码的扩展技术
…
0000 XXXX YYYY ZZZZ 扩展窗口
1、操作码一定不能重复 2、短码不能是长码前缀
15条三地址指令
1110 XXXX YYYY ZZZZ
15
零地址指令
格式：
OP
零地址指令只有操作码，而没有地址码。
例如下面的情况不需要地址码：
指令不需要操作数，例如停机指令。 操作数隐含约定在累加器AC中。
操作数隐含指定在堆栈中，例如堆栈计算机，零地址