数电作业二
川大《数字电子技术2390》20春学期在线作业2答案
22.在十六进制与十进制的转换中，FFH=256D。对吗？
答案:错误
23.8421码（自然二进制码）和8421BCD码都是四位二进制代码。对吗？
答案:错误
24.二进制代码1000和二进制代码1001都可以表示十进制数9。对吗？
答案:正确
25.TTL与非门与Βιβλιοθήκη MOS与非门的逻辑功能相同。对吗？
答案:错误
34.要改变触发器的状态，必须有CP脉冲的配合。对吗？
答案:错误
35.移位寄存器不仅可以寄存代码，而且可以实现数据的串-并行转换和处理。对吗？
答案:正确
36.若要构成七进制计数器，最少用３个触发器，并且有1个无效状态。对吗？
答案:正确
37.容量为256×4的存储器，每字4位，共计256字，1024个存储单元。对吗？
《数字电子技术2390》19秋学期在线作业2
试卷总分:100得分:97
一、单选题(共20道试题,共60分)
1.连续异或2014个1的结果是（）。
A.0
B.1
C.不确定
D.逻辑关系错误
答案:A
2.在下列（）的输入情况下，与非运算的结果等于逻辑0。
A.全部输入为1
B.任意输入为0
C.仅有一个输入为0
D.全部输入为0
答案:正确
答案:正确
30.正逻辑的与门是负逻辑的与非门。对吗？
答案:错误
31.普通编码器和优先编码器在某一时刻都只能输入一个有效的编码信号。对吗？
答案:错误
32.数值比较器在比较两个多位数的大小时，是按照从低位到高位的顺序逐位比较的。对吗？
答案:错误
33.基本SR锁存器电路只能由与非门组成，用或非门是不能实现的。对吗？
数字电路试题五套(含标准答案)汇总
《数字电子技术》试卷填空(每空1分，共2 5分)1、(10110)2=( )10=( )16(28)10=( )2=( )16(56) 10= ( ) 8421BCD2、最基本的门电路是：_____ 、____ 、______ o3、有N个变量组成的最小项有______ 个。
4、基本RS触发器的特征方程为________ -约束条件是__.5、若存储器的容量是256MRAM,该RAM有_______存储单元，有_____ 字，字长____ 位，地址线________ 根o6、用N位移位寄存器构成的扭环形计数器的模是_________ .7、若令JK触发器的J=K=T则构成的触发器为 _______.&如图所示，丫= ______________ o9、如图所示逻辑电路的输出丫= ______________10、已知丫二AB BC ACD，则丫= _____________________________________------ ---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------- O11、组合逻辑电路的特点是 _________ 、___________ 与组合逻辑电路相比，时序逻辑电路的输出不仅仅取决于此刻的_______ ;还与电路_____________________ 有关。
化简(每小题5分，共20分)1、公式法化简(1)Y= ABC ABC BC BC A(2) Y 二ABC A B C2、用卡诺图法化简下列逻辑函数(1) Y = BCD BC AC D ABD(2) Y m(134,9,11,12,14,15) ' =(5,6,7,13)三、设下列各触发器初始状态为0,试画出在CP作用下触发器的输出波形(10 分)fl 0四、用74LS161四位二进制计数器实现十进制计数器（15分）P Q AQ B Q C Q D C T 74LS161 LDCPA B C D CrQ A 、Q B 、Q C 、Q D :数据输出端; A 、B 、C 、D :数据输入端；P 、T :计数选通端； G :异步复位端； CP ：时钟控制输入端；L D :同步并置数控制端；C :位输出端；五、某汽车驾驶员培训班结业考试，有三名评判员，其中 A 为主评判员, 评判时，按照少数服从多数原则，但若主评判员认为合格也可以通过。
2.5分频电路的设计
数电第二次大作业--2.5分频电路的设计班级：001111姓名：江新远 00111116时间：2013年6月16日一、设计要求利用所学数字电路知识设计2.5分频电路。
二、设计思路本次数电实验共采用两种设计方案，各方案具体实现思想如下：方案一：首先进行模3的计数，在计数到2时，将输出时钟赋为'1'，而当回到计数0时，又赋为0，这样，当计数值为2时，输出时钟才为1，因此，只要保持计数值2为半个输入时钟周期，即可实现2.5分频时钟。
因此，保持2为半个时钟周期即是该设计的关键。
从中可以发现，因为计数器是通过时钟上升沿计数，故可在计数为2时对计数触发时钟进行翻转，那么，时钟的下降沿就变成了上升沿。
即在计数值为2期间的时钟下降沿变成了上升沿，也就是说，计数值2只保持了半个时钟周期。
由于时钟翻转下降沿变成上升沿，因此，计数值变为0。
所以，每产生一个2.5分频时钟的周期，触发时钟都要翻转一次。
方案二：将2.5分频电路分解为两个五分频电路，其中一个为上升沿触发，另外一个为下降沿触发，两个电路之间存在2.5个时钟脉冲的间隔，将这两个5分频电路的输出用或门进行或运算，即可得出所需2.5分频电路。
三、电路设计过程方案一：1. 实验原理图如下。
电路是一个分频系数为2.5的分频器电路，该电路是用VHDL 来设计半整数分频器的。
它由模3计数器、异或门和D 触发器组成。
2. 其中模3计数器部分可以用74LS161实现，也可以用VHDL 直接编写，本次设计采用VHDL 语言编写模3计数器。
下面是模3计数器的VHDL 源代码library ieee;use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity dec is port( fin:in std_logic; fout:buffer std_logic); end dec;architecture fpq of dec is signal clk,div2:std_logic;signal count:std_logic_vector(3 downto 0);signal preset:std_logic_vector(3 downto 0):="0011"; begin clk<=fin xor div2; p1:process(clk) begin if clk'event and clk='1'then if(count="0000")then count<=preset-1; fout<='1';异或门带预置数功能的模N 减法计数器2分频计数器elsecount<=count-1;fout<='0';end if;end if;end process p1;p2:process(fout)beginif(fout'event and fout='1')thendiv2<=not div2;end if;end process p2;end fpq;生产元件符号：3. 电路设计图如下4. 仿真结果：方案二：1. 计数器使用74LS161设计实现，采用Oc 置数法（使用后5个状态）来实现计数器，即计到15（1111）状态时产生进位信号，利用进位信号使计数器返回初态11（1011）。
数字电子技术第二次作业题及答案.doc
第2次作业一、单项选择题（本大题共40分，共20小题，每小题2分）1.4LS138译码器有（）,74LS148编码器有（）。
A.三个输入端，三个输出端B.八个输入端，八个输出端C.三个输入端，八个输出端D.八个输入端，三个输出端2.接通电源电压就能输岀矩形脉冲的电路是（）。
A.单稳态触发器B.施密特触发器C. D触发器D.多谐振荡器3.如图所示的电路，输出F的状态是（）。
A. AB. FC. 1D.04.函数F（A, B, C）二AB+BC+AC的最小项表达式为（）。
A.F（A, B, C） = Lm （0, 2, 4）B.（A, B, C） = Sm （3, 5, 6, 7）C.F（A, B, C） = Zm （0, 2, 3, 4）D.F（A,B,C）二工m （2, 4, 6, 7）5.在下列逻辑电路屮，不是组合逻辑电路的是（）。
A.译码器B.编码器C.全加器D.寄存器6.N个触发器可以构成最大计数长度（进制数）为（）的计数器。
A. N B. 2N C. N2D. 2、7.0八（：输出范围为0〜1（^,当输入数字量为0110 （4位DAC）,其输岀为（）。
A.IVB.2VC.3VD.4V&十六路数据选择器的地址输入（选择控制）端有（）个。
A.16B. 2C. 4D.89.电路和波形如下图，正确输出的波形是（）。
A.①B・②C・③D・④10.对于钟控RS触发器，若要求其输出“0 “状态不变，则输入的RS信号应为（）o A. RS=X0 B. RS=0X C. RS=X1 D. RS=1X11・已知输入A、B和输出Y的波形如下图所示，则对应的逻辑门电路是（）Og—J"! JA.与门B.与非门C.或非门D.异或门12.为了把串行输入的数据转换为并行输出的数据，可以使用（）。
A.寄存器B.移位寄存器C.计数器D.存储器13.存储8位二进制信息要（）个触发器。
A. 2B. 3C・4D. 8 _14.欲使JK触发器按= Q n工作，可使JK触发器的输入端（J=K=1 B. J=0, K=1 C. J=0, K=0 D. J=l, K=015.在图1所示电路中，使Y二A一的电路是（）。
数字电路习题集答案 (2)
=A+B+A+C =AB+AC
（或非－或非） （与或非）
（与非—与非）
（或非－或非）
2.11 写出图 2-1 所示电路的逻辑表达式（无需化简）。
（与或非）
（a）
（b） 图 2-1 题 2.11 的逻辑图
解：（a） F1=A ⊕ B ⊕ C F2 =AB+(A ⊕ B)C
（b） Y=ABC ⋅ ABD ⋅ B ⋅ ABD ⋅ ACD ⋅ D = ABC ⋅ ABD ⋅ B+ABD ⋅ ACD ⋅ D
2.8 将下列函数展开为最小项之和和最大项之积。
（1） F(A,B,C,D)=ABC+BD+ABCD ；
（2） F(A,B,C,D)=(A+C)(A+B+D)(A+B+C+D) 解：（1） F(A,B,C,D)=ABC+BD+ABCD
= ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD = Σm(1,3, 7,9,11,12,13) （2） F(A,B,C,D)=(A+C)(A+B+D)(A+B+C+D) =(A+B+C+D)(A+B+C+D)(A+B+C+D)(A+B+C+D)(A+B+C+D) (A+B+C+D) = ΠM(0,1, 4,5,8,10)
=(X+Y)Z+(X+Y)W =XZ+YZ+XYW
数字电子技术(二)答案
《数字电子技术》作业（二）参考答案本课程作业由两部分组成。
第一部分为“填空题”，由9个选择题组成，每题1分，共9分。
第二部分为“分析题”，由简答题和论述题组成，共21分。
作业总分30分，将作为平时成绩记入课程总成绩。
一、填空题（每题1分，共9分）1、饱和，截止时间，幅值27，1BA，0BCD，8421BCD加法，减法同步，异步1024，4，8与阵列，或阵列与，或，非二、分析题（共21分）1、（5分）解：CF++AB+C+(=)++=BACBAAABBACAB+F==ABABCB2、（5分）解：八选一数据选择器的出入关系为：21021202001121031010242052162107Y A A A D A A A D A A A D A A A D A A A D A A A D A A A D A A A D =+++++++需实现的逻函表达式为：C B A C B A AC Z ++= 若令210,,,,iA A AB ACD D Y Z =====，则比较以上两表达式易知：125703461,0D D D D D D D D ========。
据此可画出逻辑电路如下：3、（5分）解：由于将进位信号经反相后作为预置数控制端（同步预置数方式）信号，且预置数为0100所以可画出状态转换图如下：可见它为模12计数器。
4、（6分）解：○1状态转换图：驱动方程：0201n J Q K ⎧=⎪⎨=⎪⎩；1210121;11n nJ J Q Q K K ⎧=⎧=⎪⎨⎨==⎪⎩⎩ 特性方程：1n n n Q JQ KQ +=+于是可得状态方程和时钟方程为：020*******210;n n nn n n n n nQ Q Q CP CP Q Q CP Q CP CP Q Q Q Q ⎧==⎧⎪⎪⎪==⎨⎨⎪⎪==⎩⎪⎩。
据此可算得状态转换图如下：时序图：由状态转换图可以看出该电路共有5个有循环状态，所以为模5计数器且可以自启动。
《数字电子技术(第二版)》课后习题参考答案
《数字电子技术（第二版）》课后习题参考答案课题一认识数字电路任务一认识数制与数制转换一、填空题1．1 232．1 273．1 2154．1 2315．B O D H二、计算题1．2．54，85，4273．0101，1100，1 1000，11 01114．17O，37O，66 O5．110B，010 111B，001 101 110B6．0FH，36H，0AE63H7．0001 0110B，0010 1010B，1111 1100 0000B任务二学习二进制数算术运算一、计算题（给出的二进制均是无符号数）1．（1）1 0000 （2）1 0000 10012．（1）10 1010 （2）1010 11113．（1）1 0100 （2）110 00004．（1）101 （2）11二、写出下列带符号位二进制数（原码）所表示的十进制数（1）+110 （2）-15 （3）-42 （4）+127 （5）+111（6）-63 （7）+0 （8）+32 767 （9）-32 768三、问答题1．（1）答：左移，移动3位，应作乘以8运算。
（2）答：左移，移动4位，应作乘以16运算。
（3）答：右移，移动7位，应作除以128运算。
（4）答：右移，移动3位，应作除以8运算。
2．答：4位二进制无符号数的最大值是15。
3．答：8位二进制无符号数、有符号数的最大值分别是255和+127。
4．答：16位二进制有符号数的最大值是+32 767。
任务三学习二进制代码一、填空题1．二进制数2．43．8，4，2，1二、判断题1．×2．× 3．√ 4．× 5．× 6．×三、计算题1．36，55，892．［0011 0010］8421，［0101 0010 0111］8421，［0001 0011 0110 1001］8421任务四认识基本逻辑关系并测试逻辑门一、填空题1．与或非2．13．04．1 05．Y=AB6．Y=A+B7．Y=A8．Y=AB9．Y=A+B10．Y=A B=AB+AB二、选择题1．D 2．A 3．B，C 4．A，D三、判断题1．× 2．× 3．× 4．√四、问答题1．答：Y1=ABCD2．答：Y2=A+B+C+D五绘图题1．2．3．4．任务五测试TTL集成门电路1．答：TTL集成门电路电源电压范围为4.75～5.25V之间，额定电压为5V。
数字电子技术第二章习题答案
2.1由TTL门组成的电路如图2.1所示，已知它们的输入短路电流为I is=1.6mA，高电平输入漏电流I iH=40μA。
试问：当A=B=1时，G1的灌电流（拉，灌）为3.2mA ；A=0时，G1的拉电流（拉，灌）为120μA。
2.2图2.2中示出了某门电路的特性曲线，试据此确定它的下列参数：输出高电平U OH=3V ；输出低电平U OL= 0.3V ；输入短路电流I iS= 1.4mA ；高电平输入漏电流I iH=0.02mA ；阈值电平U T=1.5V ；开门电平U ON= 1.5V ；关门电平U OFF= 1.5V ；低电平噪声容限U NL= 1.2V ；高电平噪声容限U NH= 1.5V ；最大灌电流I OLmax= 15mA ；扇出系数N= 10 .2.3 TTL门电路输入端悬空时，应视为高电平；（高电平，低电平，不定）此时如用万用表测量其电压，读数约为 1.4V （3.6V，0V，1.4V）。
2.4 CT74、CT74H、CT74S、CT74LS四个系列的TTL集成电路，其中功耗最小的为CT74LS ；速度最快的为CT74S ；综合性能指标最好的为CT74LS 。
2.5 CMOS门电路的特点：静态功耗极低（很大，极低）；而动态功耗随着工作频率的提高而增加（增加，减小，不变）；输入电阻很大（很大，很小）；噪声容限高（高，低，等）于TTL门。
2.6 集电极开路门（OC门）在使用时须在输出与电源之间接一电阻（输出与地，输出与输入，输出与电源）。
2.7 RE U3I6I.kL m axC OHm incex iH=-+≈62RE UI3ILm inC OLm axOLm ax iL=--=680Ω0.3V，结果如下表2.9输入悬空时为高电平，M=“0”，V M=0.2V ,三态门输出为高阻，M点电位由后面“与或非”门的输入状态决定，后面与门中有一输入为0，所以V M=0V。
“02.10 A=“0”时，M=“1”，门1为外接拉电流负载，流入门1的电流为：I=－0.15mAA=“1”时，M=“0”，门1为外接灌电流负载，流入门1的电流为：2.11 上图中门1的输出端断了，门2、3、4为高电平输入，此时V M =1.6V 左右。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2.1 列出习题图2.1所示电路的输出函数表达式,并将该表达式化简,并用最简逻辑电路实现。
习题图2.1
2.2 分析习题图2.2所示电路的逻辑功能。
习题图2.2
2.3 分别用与非门、或非门和与或非门设计如下电路：
(1)三变量的多数表决电路；
(2)三变量偶数个1的电路。
2.4 设四位二进制数,试设计下述要求的判断电路：
(1)四位二进制数中间有偶数个1；
(2)四位二进制数中间有两个1；
2.5 用与非门设计一个将8421码转换成2421码的转换电路。
2.6 用与或非门设计一个二进制一位全加器。
2.7 用代数法判断下列函数是否存在逻辑险象,如果有的话,设法消除之。
(1)F=B++AC
(2)F=(A+C+)(+C+D)(+)(B+D)
2.8 用卡诺图判断下列函数存在的险象，化简下列函数,所得函数中不得有逻辑险象。
(1)F=4(0,1,5,7,10,11,14,15)
(2)F=4(0,1,2,3,4,5,6,10,11,14)
2.9 用二进制译码器74138及与非门实现下列单输出及多输出函数；
(1)F=4(2,3,6,8,12)
(2)
2.10 写出习题图2.3所示多路选择器的真值表。
习题图2.3
2.11 最多用一个SSI器件和一个MSI器件（分别用74LS153，74LS151）实现下列函数。
(1)F=YZ+X Z
(2)F=X+X+Z
2.12 使用4位加法器74LS283设计下列十进制代码转换电器。
(1)2421码转换成余三码；
(2)8421码转换成2421码。