中规模同步加法计数器
6时序逻辑电路3【精选】
1、N > M
原理：计数循环过程中设法跳过N-M个状态。
具体方法 (a)置零法
(b)置数法
异步置零法 同步置零法
异步预置数法 同步预置数法
例：将十进制的74160接成六进制计数器
CP RD LD EP ET 工作状态 X 0 X X X 置 0（异步）
1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0）
无
40MHZ
74LS190 十进制可逆 异步
无
20MHZ
74LS568 十进制可逆 同步 同步（低）
20MHZ
74LS163A 4位二进制 同步 同步（低）
25MHZ
74LS161A 4位二进制 同步 异步（低）
25MHZ
74LS561 4位二进制 同步 同步（低）/异步（低）30MHZ
74LS193 4位进制可逆 异步 异步（高）
双时钟：74192－－集成十进制同步可逆计数器，其引脚排列图 和逻辑功能示意图与74193相同。
中规模集成计数器
几种中规模集成同步计数器
型号
模式 预置 清零
工作 频率
74LS162A 十进制 同步 同步（低）
25MHZ
74LS160A 十进制 同步 异步（低）
25MHZ
74LS168 十进制可逆 同步
25MHZ
74LS191 4位进制可逆 异步
无
20MHZ
74LS569 4位进制可逆 同步 异步（低）
20MHZ
74LS867 8位二进制 同步 同步
115MHZ
74LS569 8位二进制 异步 异步
115MHZ
三、任意进制计数器的构成方法
SMI计数器的应用设计
SMI计数器的应用设计余 莉 朱利洋（丽水学院工学院 浙江 丽水 323000）摘 要： 通过对比分析汇总若干常用的中规模集成（SMI）计数器，并通过实例得出灵活设计任意进制计数器的方法。
关键词： SMI任意进制计数器；清零置数级联；设计中图分类号：TP29 文献标识码：A 文章编号：1671－7597（2012）1110054－02制计数器，若k>1，采用先级联后反馈的方式实现M 进制，具体0 引言做法是：先将这K 片连接成，然后采用整体反馈法实现M 进制计计数器是最常用的时序逻辑电路，在数字电子技术课程中k 数器。
主要思想是：在N 进制计数的过程中，设法使之跳越-占有非常重要的地位。
集成计数器的灵活应用是计数器部分的M 个状态，就可以得到M 进制的计数器。
教学目标。
目前大多数的教材中都会花大量篇幅介绍大量的电 2.1 确定芯片数目k路和集成芯片，学生学习起来难以快速掌握。
本文汇总各种常见的SMI 计数器，对比分析总结各种计数器的功能区别，并通过设计实例得到快速、灵活掌握任意进制计数器的实现方法。
1 常见SMI计数器计数器的种类非常繁多。
按计数器中的各个触发器是否同时翻转分为同步计数器和异步计数器。
按计数过程中数值的增减可分为加法计数器、减法计数器和可逆计数器。
按计数容量可分为十进制计数器，十六进制计数器，任意进制计数器。
74系列SMI 同步计数器是目前集成计数器的主流产品。
常见的SMI 同步计数器型号有160/161/162/163/190/191/192/193。
其中，160/161/162/163是同步加法计数器，同步可逆（加/减）计数器型号是190/191/192/193。
常见的SMI 异步计数器有74LS290/293等。
161/163/191/193/293等型号是奇数的为四位二进制计数器，也称十六进制计数器，160/162/190/192/290等型号是偶数的为十进制计数器。
74LS161和74LS290集成计数器功能说明
74LS161和74LS290集成计数器功能说明1、集成同步计数器同步计数器电路复杂，但计数速度快，多用在计算机电路中。
目前生产的同步计数器芯片分为二进制和十进制两种。
（1）集成同步二进制计数器中规模同步四位二进制加法计数器74LS161具有计数、保持、预置、清零功能。
图8.51所示是它的逻辑符号和引脚排列图。
图8.51 74LS161的逻辑符号和外引脚排列图图中LD为同步置数控制端，d R为异步置0控制端，EP和ET为计数控制端，D0~D3为并行数据输入端，Q0~Q3为输出端，C为进位输出端。
表8.13为74LS161的功能表。
R=0时，输出端清0，与CP无关。
①异步清0 当dR=1，当LD=0时，在输入端D3D2D1D0预置某个数据，则在CP脉②同步并行预置数d冲上升沿的作用下，就将输入端的数据置入计数器。
R=1，当=1时，只要EP和ET中有一个为低电平，计数器就处于保持状态。
③保持d在保持状态下，CP不起作用。
R=1，LD=1，EP=ET=1时，电路为四位二进制加法计数器。
当计到1111时，④计数d进位输出端C送出进位信号（高电平有效），即C=1。
（2）集成同步十进制计数器集成同步十进制加法计数器74LS160的管脚图和功能表与74LS161基本相同，唯一不同的是74LS160是十进制计数器，而74LS161是二进制计数器。
2、集成异步计数器异步计数电路简单，但计数速度慢，多用于仪器、仪表中。
（1）集成计数器74LS290图8.52是二-五-十进制集成计数器74LS290的逻辑结构图。
它兼有二进制、五进制和十进制三种计数功能。
当十进制计数时，又有8421BCD 和5421BCD 码选用功能，表8.14是它的功能表。
95481213131011CP 0CP 1Q 0Q 1Q 3Q 2R O(1)R O(2)S 9(1)S 9(2)图8.52 74LS290的逻辑结构图由表可知，74LS290具有如下功能：①异步置0 当R 0（1）=R 0（2）=1且S 9（1）或S 9（2）中任一端为0，则计数器清零，即Q D Q C Q B Q A =0000。
利用中规模集成计数器设计任意进制计数器的几种方法
利用中规模集成计数器设计任意进制计数器的几种方法
赵守斌
【期刊名称】《淮北煤师院学报：自然科学版》
【年(卷),期】1996(017)004
【摘要】本文阐述了用ＭＳＩ计数器设计任意进制同步加法计数器的几种方法。
【总页数】3页(P93-95)
【作者】赵守斌
【作者单位】淮北煤炭师范学院
【正文语种】中文
【中图分类】TN332.12
【相关文献】
1.用集成计数器构成任意进制计数器 [J], 姚旻
2.用74160集成计数器构成任意进制计数器的电路设计 [J], 单嵛琼;单长吉
3.浅谈利用触发器的复位端设计计数器——将多位二进制计数器变成其它进制的计数器 [J], 阮长青
4.集成计数器实现任意进制计数器的方法 [J], 刘宝连
5.集成计数器构成任意进制计数器的方法 [J], 王敦惠
因版权原因，仅展示原文概要，查看原文内容请购买。
采用中规模集成计数器进行任意进制计数器设计的解决方案
采用中规模集成计数器进行任意进制计数器设计的解决方案1 绪论计数器是数字逻辑系统中的基本部件，它是数字系统中用得最多的时序逻辑电路，其主要功能就是用计数器的不同状态来记忆输入脉冲的个数。
除此以外还具有定时、分频、运算等逻辑功能。
计数器不仅能用于对时钟脉冲的计数，还可使用于定时、分频、产生节拍脉冲以及进行数字运算等。
只要是稍微复杂一些的数字系统，几乎没有不包含计数器的。
通常把满足N=2n的计数器称为二进制规则计数器，有些数字定时、分频系统中，常需要N≠2n 的任意进制计数器。
当我们在设计任意进制计数器（即计数模不是2及10）时，一般采用现有的中规模集成电路（Medium Scale Integration, MSI）芯片，通过适当的反馈连接加以实现。
而市场上现成的中规模集成电路芯片常见的只有十进制计数器和十六进制计数器，而在实际应用中，如数字钟电路中，却需要二十四进制和六十进制计数器，因此要将现有计数器改造成任意进制计数器。
利用MSI芯片进行适当的连接就可以构成任意进制计数，所使用的方法主要有反馈置零法、反馈预置法和级联法。
采用中规模集成计数器来设计任意进制计数器，使设计和调试工作更趋于简单，并且具有体积小，功耗低，可靠性高等优点。
本文主要阐述了用中规模集成计数器设计任意进制同步加法计数器的设计思想，并对设计方法和步骤作了讨论。
2. MS I中规模计数器概述2.1 MS I中规模计数器芯片种类MS I中规模计数器芯片有非常多的种类。
若按触发时钟的方式分类有：同步计数器、异步计数器；若按进制的"模"分类有：二进制计数器、十进制计数器；若按计数的方式分类：有加法计数器、减法计数器和可逆（加/减）计数器；若按芯片的型号分类就更多了，如：仅74系列的4位二进制计数器芯片就有161、163、191、193、197等，十进制计数器芯片有160、162等。
2.2 MSI中规模计数器工作原理。
同步计数器的设计实验报告
同步计数器的设计实验报告同步计数器的设计实验报告篇一：实验六同步计数器的设计实验报告实验六同步计数器的设计学号：姓名：一、实验目的和要求1．熟悉JK触发器的逻辑功能。
2．掌握用JK触发器设计同步计数器。
二、实验仪器及器件三、实验预习1、复习时序逻辑电路设计方法。
⑴逻辑抽象，得出电路的状态转换图或状态转换表①分析给定的逻辑问题，确定输入变量、输出变量以及电路的状态数。
通常都是取原因（或条件）作为输入逻辑变量，取结果作输出逻辑变量。
②定义输入、输出逻辑状态和每个电路状态的含意，并将电路状态顺序编号。
③按照题意列出电路的状态转换表或画出电路的状态转换图。
通过以上步骤将给定的逻辑问题抽象成时序逻辑函数。
⑵状态化简①等价状态：在相同的输入下有相同的输出，并且转换到同一次态的两个状态。
②合并等价状态，使电路的状态数最少。
⑶状态分配①确定触发器的数目n。
因为n个触发器共有2n种状态组合，所以为获得时序电路所需的M个状态，必须取2n1＜M2n②给每个电路状态规定对应的触发器状态组合。
⑷选定触发器类型，求出电路的状态方程、驱动方程和输出方程①根据器件的供应情况与系统中触发器种类尽量少的原则谨慎选择使用的触发器类型。
②根据状态转换图（或状态转换表）和选定的状态编码、触发器的类型，即可写出电路的状态方程、驱动方程和输出方程。
⑸根据得到的方程式画出逻辑图⑹检查设计的电路能否自启动①电路开始工作时通过预置数将电路设置成有效状态的一种。
②通过修改逻辑设计加以解决。
⑺设计步骤简图图3 设计步骤简图2、按实验内容设计逻辑电路画出逻辑图。
设计思路详情见第六部分。
电路图如下：四、实验原理1．计数器的工作原理递增计数器----每来一个CP，触发器的组成状态按二进制代码规律增加。
递减计数器-----按二进制代码规律减少。
双向计数器-----可增可减，由控制端来决定。
2．集成J-K触发器74LS73⑴符号：图1 J-K触发器符号⑵功能：表1 J-K触发器功能表⑶状态转换图：图2 J-K触发器状态转换图⑷特性方程：Qn1JQnKQn⑸注意事项：①在J-K触发器中，凡是要求接“1”的，一定要接高电平（例如5V），否则会出现错误的翻转。
集成计数器功能描述及说明
集成计数器功能描述及说明一、计数器概述集成计数器具有功能完善、通用性强、功耗低、工作速度快、功能可扩展等许多优点，应用非常广泛。
目前用得最多、性能较好的是高速CMOS集成计数器，其次是TTL计数器。
由于定型产品的种类毕竟有限，就计数进制而言，在集成计数器中，只有二进制和十进制计数两大系列。
因此，学习集成计数器，必须掌握用已有的计数器芯片构成其它任意进制计数器的连接方法。
1、集成同步计数器同步计数器电路复杂，但计数速度快，多用在计算机电路中。
目前生产的同步计数器芯片分为二进制和十进制两种。
（1）集成同步二进制计数器中规模同步四位二进制加法计数器74LS161具有计数、保持、预置、清零功能。
图8.51所示是它的逻辑符号和引脚排列图。
图8.51 74LS161的逻辑符号和外引脚排列图图中LD为同步置数控制端，d R为异步置0控制端，EP和ET为计数控制端，D0~D3为并行数据输入端，Q0~Q3为输出端，C为进位输出端。
表8.13为74LS161的功能表。
R=0时，输出端清0，与CP无关。
①异步清0 当d②同步并行预置数 d R =1，当LD =0时，在输入端D 3D 2D 1D 0预置某个数据，则在CP 脉冲上升沿的作用下，就将输入端的数据置入计数器。
③保持 d R =1，当=1时，只要EP 和ET 中有一个为低电平，计数器就处于保持状态。
在保持状态下，CP 不起作用。
④计数 d R =1，LD =1，EP =ET =1时，电路为四位二进制加法计数器。
当计到1111时，进位输出端C 送出进位信号（高电平有效），即C =1。
（2）集成同步十进制计数器集成同步十进制加法计数器74LS160的管脚图和功能表与74LS161基本相同，唯一不同的是74LS160是十进制计数器，而74LS161是二进制计数器。
2、集成异步计数器异步计数电路简单，但计数速度慢，多用于仪器、仪表中。
（1）集成计数器74LS290图8.52是二-五-十进制集成计数器74LS290的逻辑结构图。
数电实验报告：计数器及其应用-计数器应用实验报告
数字电子技术实验报告实验四：计数器及其应用一、实验目的：1、熟悉常用中规模计数器的逻辑功能。
2、掌握二进制计数器和十进制计数器的工作原理和使用方法。
二、实验设备：1、数字电路实验箱；2、74LS90。
三、实验原理：1、计数是一种最简单基本运算，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时具有分频功能。
计数器按计数进制分有：二进制计数器，十进制计数器和任意进制计数器；按计数单元中触发器所接收计数脉冲和翻转顺序分有：异步计数器，同步计数器；按计数功能分有：加法计数器，减法计数器，可逆（双向）计数器等。
2、74LS90是一块二-五-十进制异步计数器，外形为双列直插，NC表示空脚，不接线，它由四个主从JK触发器和一些附加门电路组成，其中一个触发器构成一位二进制计数器；另三个触发器构成异步五进制计数器。
在74LS90计数器电路中，设有专用置“0”端R0（1），R0（2）和置“9”端S9（1）S9（2）。
其中前两个为异步清0端，后两个为异步置9端。
CP1, CP2为两个时钟输入端；Q0~Q3为计数输出端。
当R1=R2=S1=S2=0时，时钟从CP1引入，Q0输出为二进制；从CP2引入，Q3输出为五进制。
时钟从CP1引入，二Q0接CP1,则Q3Q2Q1Q0输出为十进制（8421码）；时钟从CP2引入，而Q3接CP1，则Q0Q3Q2Q1输出为十进制（5421码）。
四、实验原理图及实验结果：1、实现0～9十进制计数。
1）实验原理图如下：（函数信号发生器：5V 3Hz 偏移2.5V方波）2）实验结果：解码器上依次显示0~9十个数字。
2、实现六进制计数。
1）实验原理图如下：（函数信号发生器：5V 3Hz 偏移2.5V方波）2）实验结果：解码器上依次显示0~5六个数字。
3、实现0、2、4、6、8、1、3、5、7、9计数。
1）实验原理图如下：（函数信号发生器：5V 3Hz 偏移2.5V方波）2）实验结果：解码器上依次显示0、2、4、6、8、1、3、5、7、9十个数字。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
图23-3-1 74LS160的逻辑符号
a
2
74LS160、 74LS161的计数功能
C TR D IV 16
1 Rd
CT 0
1 LD
M1
1
1
ET EP
CP
M2
3CT 9
G3
G4
C 5/2,3,4
RCO
计数
0
1
2
3
4
×A
×B
× ×
C D
1 ,5 D (1) (2) (3) (4)
QA QB QC
M1 M2 G3
EP
G4
3CT 15
RCO
CP
C 5/2,3,4
CP
C 5/2,3,4
A
1 ,5 D (1)
QA
B
(2)
QB
C
(3)
QC
CP
D
(4)
QD
A
1 ,5 D (1)
QA
B
(2)
QB
C
(3)
QC
D
(4)
QD
（a）74LS161的逻辑符号（低位） (b) 74LS161的逻辑符号（高位）
同步计数器74LS161串行级联方法
C 5/2,3,4
1 ,5 D (1) (2) (3) (4)
RCO
QA 1
QB
QC 1
QD
&0
置零
反馈归零法实现13进制计数
十三进制计数器
a
状态转换表
QD QC QB QA
0000 0001 0010 0011 0100 0101 0110 0111 1001 1010 1011 1100 0000
6
23.4.2.1 2-5分频异步加法计数器74LS90简介
2分Q A 频
2 C PA
R 0(1)
& CTR
R 0(2)
CT 0
S 9(1) S 9(2)
& Z3
C PA
D IV 2
3CT 1
QA
C PB
D IV 5
0
CT
QB QC
3CT 4
2
QD
74LS90逻辑符号图
QDQ换表
QD QC QB
000
0 0
五01进制10
011
100
0a 0 0
状态转换表
QD QC QB QA
0000 0001 0010 0011 0100 0101 0110 0111 1001 0000
十进制 计数器
7
QC
QD
图23-3-1 74LS161的逻辑符号
12
7
14
8
74LS161状态转换图
a
3
23.3.1.4 计数器的进位使能与计数器的级联
C TR D IV 16
Rd
5CT 0
C TR D IV 16
Rd
5CT 0
LD
ET EP
M1 M2 G3 G4
3CT 15
RCO
LD
16×16=256进制E T
QD
9 87 6 5
图23-3-1 74LS160的逻辑符号
74LS160状态转换图
1 Rd 1 LD
1
1 ET
EP
CP
× × × ×
A B C
D
C TR D IV 16
5CT 0
M1
M2
3CT 15
G3
G4
C 5/2,3,4
1 ,5 D (1) (2) (3) (4)
RCO
0
计数
QA QB
15
QD QC QB QA
0000 0001 0010 0011 0100 0101 0110 0111 1001 1010 1011 01 01 00 00
5
23.3.2.2 预置数法改变计数进制
0
Rd LD
ET EP
CP
A B C D
C TR D IV 16
CT 0
M1
M2
3CT 15
G3
G4
本节讨论中规模计数器
23.3 中规模同步加法计数器 23.4.2 集成异步计数器
a
1
23.3.1 2/10和2/16进制可预置同步加法计数器的逻辑功能
C TR D IV 16
Rd
CT 0
LD
M1
M2
3CT 9
ET
G3
EP
G4
CP
C 5/2,3,4
A
1 ,5 D (1)
B
(2)
C
(3)
D
(4)
表23-5 CT74LS160/161 功能表
输
入
输
出
清零
R C O CP CR LD EP ET A B C D QA QB QC QD
L LLLL HL ABCD ABCD
置数
QA
HHL
保持
QB
HH L
QC QD
HHHH
保持 计数
置零
HL LLLL LLLL
a
4
23.3.2.1 反馈归零法改变计数进制
0
Rd LD
ET EP
CP
A B C D
C TR D IV 16
CT 0
M1 M2
3CT 15 RCO
G3
G4
C 5/2,3,4
1 ,5 D (1) (2) (3) (4)
QA 1
QB
&
0
QC
QD
1
清零
反馈归零法实现12进制计数
十二进制计数器
a
状态转换表