电源完整性与地弹噪声的高速PCB仿真
高速PCB中电源完整性的设计
高速PCB中电源完整性的设计
中心议题：
* 电源噪声的起因及分析
* 去耦电容的应用
* 电源回路的设计
解决方案：
* 电源的分层设计来考虑
* 电容与芯片尽可能靠近芯片器件* 利用电源层和地层作为回路，减少了返回环路面积
一、引言
随着PCB 设计复杂度的逐步提高，对于信号完整性的分析除了反射，串扰以及EMI 之外，稳定可靠的电源供应也成为设计者们重点研究的方向之一。
尤其当开关器件数目不断增加，核心电压不断减小的时候，电源的波动往往会给系统带来致命的影响，于是人们提出了新的名词：电源完整性，简称
PI（powerintegrity）。
当今国际市场上，IC 设计比较发达，但电源完整性设计还是一个薄弱的环节。
因此本文提出了PCB 板中电源完整性问题的产生，分析了影响电源完整性的因素并提出了解决PCB 板中电源完整性问题的优化方法与经验设计，具有较强的理论分析与实际工程应用价值。
二、电源噪声的起因及分析
对于电源噪声的起因我们通过一个与非门电路图进行分析。
图1 中的电路图为一个三输入与非门的结构图，因为与非门属于数字器件，它是通过1 和0 电平的切换来工作的。
随着IC 技术的不断提高，数字器件的切换速度也越来越快，这就引进了更多的高频分量，同时回路中的电感在高频下就很容易引起电。
高速PCB信号完整性和电源完整性仿真技术研讨会
高速PCB信号完整性和电源完整性仿真技术研讨会 小伙伴们，下周我们又组织了一个信号完整性的活动，这次的主题非常简单明了，就是介绍高速PCB信号完整性和电源完整性仿真技术。
活动介绍 PCB作为电子产品上最大的元器件，一直是工程师研究的主要对象。
对于信号完整性工程师更是深有体会，因为PCB作为互连的主要通道，包含了器件的封装焊盘、过孔、传输线、电源和地平面等，这些因素都会影响到高速电路信号完整性的表现，任何一个点设计不好都有可能导致设计失败。
ADS包含了全套原理图和PCB仿真的工具，能快速的建模仿真并高效的分析和处理结果。
本次研讨会将概括性的介绍：ADS软件针对信号完整性仿真的流程、PCB材料以及参数提取流程、层叠的设计、阻抗的计算、过孔仿真流程以及PCB信号完整性和电源完整性仿真流程。
PCB仿真的流程 提取频变的材料参数结果： ADS Via designer过孔仿真的基本流程： 速度报名吧 日期：2018年09月12日 时间：10:00-12:00 参加对象：信号完整性和电源完整性仿真工程师，Layout工程师，硬件工程师，技术总监以及有兴趣的工程师，老师，大学电子类的学生等等 嘉宾简介 蒋修国 是德科技 应用工程师 应用工程师，参与过大型服务器、交换机、高速背板和云存储产品、消费类电子产品等的硬件研发。
擅长高速数字电路的信号完整性和电源完整性仿真、设计和测试。
8年+工作经验。
2016年加入是德科技，目前负责信号完整性、电源完整性和EMC相关产品的应用与技术支持。
《信号完整性》公众号创始人，公众号创建于2014年。
每周都会分享SI、PI、RF和EMC相关的原创仿真测试的内容。
涂智元 是德科技 应用工程师 Master in EE, National Chiao-Tung University (Hsinchu). Work Experience: Product Marketing, Foxconn (2 years). Summary of skill: Signal Integrity, EM and communication system.Years of Keysight: 5 years. 易泽宇 是德科技 应用工程师 华中科技大学电子科学与技术硕士学位，从事EEsof EDA 软件应用技术支持工作。
PCB设计与信号完整性仿真及声振之家
PCB设计与信号完整性仿真及声振之家我们知道，在做PCB设计时，原理图规定了各信号的连线关系。
设计者在走线时只需要按照连线关系，在满足走线的物理和电气规则的情况下连接完所有的信号线，似乎就完成了设计。
但是正如前面所说的，对于像内存电路板这样的高速电路板设计，仅仅考虑信号的连线关系时远远不够的，粗糙的设计不仅会带来诸如反射、串扰等信号完整性问题，也影响系统的时序，严重的情况下就会导致设计出来的产品无法正常工作。
SPECCTRAQ和任何其他电路分析软件一样，要得到精确的仿真结果，必须给电路元件提供准确的电气模型。
这些模型可能是由元件的制造商提供，也可能设计者按照一定的条件下的测试结果以正确的格式制定出来。
一般情况下，我们无法得知元件的测试结果，所以我们需要获得由元件制造商提供的模型。
通常我们在SPECCTRAQ中使用的是元件的IBIS模型。
必须明确，选用任何不同厂商提供的相同型类或不同类型的元件，都必须找到此元件对应的IBIS模型。
一旦选择的模型不正确，那么此后的任何分析仿真都是毫无意义的。
在某些不得已的情况下，例如无法找到某一元件对应的IBIS模型，我们可能使用类似的元件模型来进行仿真，以得到近似的仿真结果。
但是我们仅能验证大多数情况下相似的模型能得到相似的波形，却无法排除出现不相似波形的可能性。
高速PCB电源完整性仿真
高 鳇 Ｐ Ｂ电 源 完 整 性 仿 直 Ｃ
公 安 海警 学 院 阮松 杰 中国电子科 技 集பைடு நூலகம்团公 司第五 十 四研 究所
【 摘
杜兵 团
要］ 电子器件低 电压和 高时钟 频率的发展趋 势 ， 使得 电源完整性的 问题越 来越 突出， 如何在地平 面和 电源平面 间合理 的布置
及 Ｐ Ｂ的电源平面， Ｃ 地平 面组成 ， 它们在 不同的频率范 围内对 电源分配 系统 的输入阻抗 起到决 定性 的作用 。图 １ 电源分配 系统的组 成 ， 为 显 示了四种组成元素对 电源分 配系统起决定性作用 的频率范围。
Ｉ
图 ２ 电源 完 整 性 设 置 向导
数据库设 置完成后 ， 自动进入 电源完整性仿真界面。在这个界面 会 ｉｑ — ｛ 一 ８ ８ 中首先需要 对各个 电源 平面的波 动容限和动 态电流进行设置 ， 得到 目 标阻抗 。波动容限通常选择 ５ 动态 电流通 常选择最大工作电流的 １ 。 ％， ／ ２ Ｐ 对 Ｖ Ｍ 电源模块）电容器和 电源一 Ｉ Ｒ （ 、 地平 面进行建模 以便决定 电 源分配系统的阻抗。Ｐ 仿真分为单节点仿真和多节点仿真。 Ｉ 单 节点仿真是软件简单 的将所选 电容 、 电压模 块连接起来 ， 并没有 考虑到实 际的摆放位置 ， 单节点仿 真用来验证所 选择的 电容 的种 类和 数量在整个 频率范 围内是否可 以维 持在 目标 阻抗 以下 ， 仿真 通过采用 ｗａ ｉ ｈｔｆ — 的方式来选 择合 适的电容 。通过 ｓ ｗ ｖ 可以观察阻抗一 ｉ ａｅ ｇ 频率仿 真图 ， ３ 图 所示 为高速 电路板 的 １ ｖ ． 电源平 面单 节点仿真合成 的阻抗 一 ０ 频率 曲线图 ：
— —
ｉ ｐ 岫 ｃ ｍ ｓ ｅ ｅ州 ０
高速pcb板的电磁兼容性设计与仿真分析
东南大学硕士学位论文环境的污染和无线电频谱资源的影响，世界各国制定了相关的电磁兼容标准、法律法规来限制产品的电磁辐射问题，不符合标准要求的产品不允许在市场中销售，即电磁兼容认证，这也逐渐成了限制别国产品进入本国市场的技术贸易壁垒。
欧盟于１９８９年５月３日颁布了电磁兼容性指令（８９／３３６／ＥＥｃ）。
指令严格规定，凡不符合指令要求的产品，一律禁止进入欧盟市场或投入使用。
１９９１年４月、１９９２年４月和１９９３年７月，欧盟又先后三次对该指令进行修改。
最近，欧盟在８９／３３６／ＥＥＣ及其修改件的基础上对电磁兼容技术法规内容再一次作了较大幅度的修改和调整，并于２００４年１２月３１日重新颁布了新的电磁兼容性指令（２００４／１０８／Ｆ＿贮），该指令将逐步取代８９／３３６／ＥＥＣ。
指令所有电子产品必须通过电磁发射测试和电磁抗扰度测试并按要求加贴ＣＥ标志才可以欧盟市场中销售，没有ＣＥ标志的，不得上市销售，已加贴ＣＥ标志进入市场的产品，发现不符合安全要求的，要责令从市场收回，持续违反指令有关ＣＥ标志规定的，将被限制或禁止进入欧盟市场或被迫退出市场。
欧盟电磁兼容标准的执行及过渡时间如下表所示：图１－３欧洲电磁兼容标准执行情况西方一些发达的国家如美国、加拿大、日本等国也提出实施ＥＭＣ指令的要求，并且实施这一指令的要求也正在向世界各国延伸，将成为世界各国的共同要求。
所以不通过电磁兼容性能试验的设备、产品是无法进入国际市场，它是电子设备进入国际市场的通行证。
我国也于２００３年开始实施强制性的产品认证，在认证规定之内的产品必须在指定测试机构通过相应电磁兼容和安全标准的测试并在产品上贴加“ＣＣＣ”标识，方可在市场中销售。
且近年来全球电磁兼容认证的要求也不断变化，世界各国都逐渐采用ＩＥＣ及ＣＩＳＰＲ出版制定的ＥＭＣ的标准来要求市场上的电子产品，如下表所示１２】：电磁兼容要求的扩大１９９２１９９３１９９４１９９５１９９６１９９７１９９８１９９９２０００２００１２００２２００３．２００６ＦＣＣＦＣＣＦＣＣＦＣＣＦＣＣＦＣＣ∞ＣＦＣＣＤＯＣＦＣＣＤＯＣＦＣＣＤＯＣＦＣＣＤＯＣＦＣＣＤｏＣＦＣＣＤｏＣＴＷＴｕｖＴＷＴＵｖＴＷＴＷＴＷＴＷＴＷＴＵＶＴＷＴＷＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫＯＮＥＭＫｏＶＤＥＶＤＥＶＤＥｆＣＥＣＥＣＥＣＥＣＥＣＥＣＥＣＥＣ￡ＣＥＭＰＲ¨．ＭＰＲ¨。
电路板级的信号完整性问题和仿真分析
电路板级的信号完整性问题和仿真分析摘要：今天随着电子技术的发展，电路板设计中的信号完整性问题已成为PCB设计者必须面对的问题。
信号完整性指的是什么？信号在电路中传输的质量。
由于电子产品向高速、微型化的发展，导致集成电路开关速度的加快，产生了信号完整性问题。
常见的问题有反弹、振铃、地弹和串扰等等。
这些问题将会对电路板设计产生怎样的影响？通过理论分析探讨，找到解决它们的一些途径。
传统的PCB设计是在样机中去测试问题，极大的降低了产品设计的效率。
使用EDA工具分析，可以将问题在计算机中进行暴露处理，降低问题的出现，提高产品的设计效率。
这里以Altium Designer 6.0工具为例，介绍分析解决部分信号完整性问题的方法。
关键词：信号完整性 Altium Designer 6.0 仿真分析[中图分类号] O59 [文献标识码] A [文章编号] 1000-7326（2012）04-0125-0320世纪初叶，科学家先后发明了真空二极管和三极管，它代表人类进入了电子技术时代。
随后半导体晶体管和集成电路的出现，将电子技术推向了一个新的时期。
特别是IC芯片的发展，使电子产品越来越趋向于小型化、高速化、数字化。
但同时却给电子设计带来一个新的问题：体积减小导致电路的布局布线密度变大，而同时信号的频率也在迅速提高，如何处理越来越快的信号。
这就是我们硬件设计中遇到的最核心问题：信号完整性。
为什么我们以前在学校学习和电子制作中没有遇到呢？那是因为在模拟电路中，采用的是单频或窄频带信号，我们关心的只是电路的信噪比，没有去考虑信号波形和波形畸变；而在数字电路中，电平跳变的信号上升时间比较长，一般为几个纳秒。
元件间的布线不会影响电路的信号，所以都没有去考虑信号完整性问题。
但是今天，随着GHz时代的到来，很多IC的开关速度都在皮秒级别，同时由于对低功耗的追求，芯片内核电压越来越低，电子系统所能容忍的噪声余量越来越小，那么电路设计中的信号完整性问题就突现出来了。
高速PCB信号完整性的研究与仿真的开题报告
高速PCB信号完整性的研究与仿真的开题报告一、选题背景随着现代电子技术的快速发展，高速数字电路在通信、计算机、控制系统等方面得到了广泛应用，因此高速信号的传输途径——高速PCB电路板的设计与实现迫切需要被深入研究。
在高速数字电路系统中，信号完整性对系统的可靠性、性能、抗干扰能力等方面具有极为重要的影响。
因此，本次选题旨在对高速PCB信号完整性进行研究与仿真，了解高速PCB电路板的设计与实现中的关键技术，增加对电路板设计的深入认识。
二、研究内容1. 高速PCB信号完整性简述2. 高速PCB电路板设计的关键技术3. 高速PCB电路板信号完整性仿真4. 高速PCB电路板布局与串扰抑制的设计5. 数据分析与结论三、研究意义通过本次研究，可以深入了解高速数字电路系统中信号完整性对于系统性能的影响，并掌握高速PCB电路板设计的关键技术和信号完整性仿真的方法。
同时，对高速PCB电路板布局和串扰抑制的设计也会有更加深入的认识。
四、研究方法1. 文献综述法：通过查阅相关文献，了解高速PCB电路板设计的关键技术和信号完整性仿真的方法。
2. 仿真研究法：通过使用仿真软件对高速PCB电路板信号完整性进行仿真分析，掌握高速PCB电路板布局和串扰抑制的设计方法。
3. 数据分析法：通过对仿真数据的分析，得出结论并进行总结。
五、预期目标1. 掌握高速PCB电路板设计的关键技术和信号完整性仿真的方法。
2. 理解高速PCB电路板布局和串扰抑制的设计方法。
3. 深入了解信号完整性对于高速数字电路系统的影响，对提高系统性能和抗干扰能力有所帮助。
4. 得出结论并进行总结，提出改进建议。
六、论文结构本文共分为六个部分：第一部分为引言，简述了本文的选题背景、研究内容、研究意义、研究方法和预期目标。
第二部分为文献综述，介绍了高速PCB电路板设计的关键技术和信号完整性仿真的方法。
第三部分为高速PCB电路板设计的关键技术，重点介绍了高速PCB电路板设计中需要注意的问题。
高速PCB设计中信号完整性的仿真与分析经验
高速PCB设计中信号完整性的仿真与分析经验信号完整性是高速PCB设计中非常重要的考虑因素之一，它涉及到信号的传输特性、功率完整性和噪声抑制等方面。
为了确保良好的信号完整性，需要进行仿真和分析，下面将分享一些经验。
首先，进行信号完整性仿真和分析时，通常会使用电磁场仿真软件，如HyperLynx、ADS和Siemens Polarion等。
这些软件提供了强大的仿真工具，可以模拟高速信号在PCB板层间、连线延迟、反射噪声和交叉耦合等方面的特性。
在进行PCB布线之前，可以使用S参数仿真来预测信号传输损耗和延迟。
S参数仿真可以帮助确定适当的信号线宽和间距，以确保信号在传输过程中不会过多地损耗信号强度。
另外，还可以使用时间域仿真来观察信号的时钟偏移、波形畸变和振荡等问题。
在信号完整性分析中，功率完整性也是一个重要的考虑因素。
为了确保功率供应的稳定性，可以使用直流仿真来模拟电流分布和功率供应网络的负载情况。
同时，也需要考虑布线的阻抗匹配和电源降噪等因素，以确保信号传输过程中的稳定性和可靠性。
噪声抑制是信号完整性另一个重要的方面。
在高速PCB设计中，尤其是在高频电路中，信号可能会受到电磁干扰、串扰和反射等干扰。
为了抑制这些噪声，可以使用串扰仿真来分析信号互相之间的干扰程度，并采取相应的补救措施，如增加地线和电源平面或添加层间抑制器等。
此外，还可以通过仿真来评估不同布线方案的性能。
通过对比仿真结果，可以选择性能最佳的布线方案，以实现更好的信号完整性。
除了进行仿真分析，还应根据实际情况对设计进行优化，如合理布局和分隔模块、减少信号线长度、使用合适的信号线层间堆叠等。
总结起来，信号完整性的仿真与分析在高速PCB设计中起着至关重要的作用。
通过运用合适的仿真工具和技术，可以提前检测和解决信号完整性问题，提高PCB设计的可靠性和性能。
同时，也需要结合实际经验和优化措施，确保设计的有效性和可行性。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
电源完整性与地弹噪声的高速PCB仿真作者:Martin Vogel 和Brad Cole，Ansoft 公司使用基于电磁场分析的设计软件来选择退耦电容的大小及其放置位置可将电源平面与地平面的开关噪声减至最小。
随着信号的沿变化速度越来越快，今天的高速数字电路板设计者所遇到的问题在几年前看来是不可想象的。
对于小于1纳秒的信号沿变化，PCB板上电源层与地层间的电压在电路板的各处都不尽相同，从而影响到IC芯片的供电，导致芯片的逻辑错误。
为了保证高速器件的正确动作，设计者应该消除这种电压的波动，保持低阻抗的电源分配路径。
为此，你需要在电路板上增加退耦电容来将高速信号在电源层和地层上产生的噪声降至最低。
你必须知道要用多少个电容，每一个电容的容值应该是多大，并且它们放在电路板上什么位置最为合适。
一方面你可能需要很多电容，而另一方面电路板上的空间是有限而宝贵的，这些细节上的考虑可能决定设计的成败。
反复试验的设计方法既耗时又昂贵，结果往往导致过约束的设计从而增加不必要的制造成本。
使用软件工具来仿真、优化电路板设计和电路板资源的使用情况，对于要反复测试各种电路板配置方案的设计来说是一种更为实际的方法。
本文以一个xDSM(密集副载波多路复用)电路板的设计为例说明此过程，该设计用于光纤/宽带无线网络。
软件仿真工具使用Ansoft的SIwave，SIwave基于混合全波有限元技术，可以直接从layout工具Cadence Allegro, Mentor Graphics BoardStation, Synopsys Encore和Zuken CR-5000 Board Designer导入电路板设计。
图1是SIwave中该设计的PCB版图。
由于PCB的结构是平面的，SIwave可以有效的进行全面的分析，其分析输出包括电路板的谐振、阻抗、选定网络的S参数和电路的等效Spice模型。
图1, SIwave中xDSM电路板的PCB版图，左边是两个高速总线，右边是三个Xilinx的FPGA。
xDSM电路板的尺寸，也就是电源层和地层的尺寸是11×7.2 英寸（28×18.3 厘米）。
电源层和地层都是1.4mil厚的铜箔，中间被23.98mil厚的衬底隔开。
为了理解对电路板的设计，首先考虑xDSM电路板的裸板（未安装器件）特性。
根据电路板上高速信号的上升时间，你需要了解电路板在频域直到2GHz范围内的特性。
图2所示为一个正弦信号激励电路板谐振于0.54GHz时的电压分布情况。
同样，电路板也会谐振于0.81GHz和0.97GHz以及更高的频率。
为了更好地理解，你也可以在这些频率的谐振模式下仿真电源层与地层间电压的分布情况。
图2所示在0.54GHz的谐振模式下，电路板的中心处电源层和地层的电压差变化为零。
对于一些更高频率的谐振模式，情况也是如此。
但并非在所有的谐振模式下都是如此，例如在1.07GHz、1.64GHz和1.96 GHz的高阶谐振模式下，电路板中心处的电压差变化是不为零的。
图2, 正弦信号激励电路板谐振于0.54GHz时的电压分布情况。
找到零压差变化点有助于我们将需要在短时间内产生大量电流变化的器件放置于此。
例如，如果要将一块Xinlix的FPGA芯片放在电路板上，该芯片会在0.2纳秒内产生2A的输入电流变化。
如此短时间内的大电流变化将带来电路板的电源完整性问题，会使电路板产生各种模式的谐振，导致电源层和地层电压的不均匀。
然而，电路板中心处在某些谐振模式下具有零压差变化的特性，因此将FPGA芯片放置于此可以避免电路板产生这些低频的谐振模式。
FPGA芯片不能激发这些低频谐振模式，是由于从电路板的中心处将无法耦合至这些谐振模式。
图3中的紫色曲线显示的是当位于电路板中心处的芯片从电源平面吸入电流时引起的谐振。
事实上，峰值出现在高阶的谐振频率1.07GHz、1.64GHz和1.96GHz上，而不是低阶的谐振频率0.54GHz、0.81GHz 和0.97GHz上，这正如我们所料。
图3, 紫色曲线显示的是当位于电路板中心处的芯片从电源平面吸入电流时引起的谐振；绿色曲线表示当将芯片放置偏移中心位置时的响应。
尽管器件的布局与放置的位置有助于减小电源完整性的问题，但它们并不能解决所有的问题。
首先，你不能将所有的关键器件放在电路板的中心。
通常情况下，器件放置的灵活性是有限的。
其次，在任何给定的位置总有一些谐振模式会被激发。
例如，图3中绿色曲线表示当你将芯片放置在沿某一坐标轴偏移中心位置时，0.54GHz的谐振模式将被激发。
成功的设计电路板的PDS（电源分配系统）的关键在于在合适的位置增加退耦电容，以保证电源的完整性和在足够宽的频率范围内保证地弹噪声足够小。
退耦电容设想FPGA在0.2纳秒的上升沿吸入2A的电流，此时电源电压会暂时降低（压降），而地平面电压会暂时被拉高（地弹）。
其变化幅度取决于电路板的阻抗和芯片偏置管脚处的用于提供电流的退耦电容(图4a)。
由于电流的瞬变值为2A，电压的瞬变值由V=Z×I决定，Z是从芯片端视出的阻抗，因此，为了避免电压的尖峰波动，在从直流到信号带宽的频率范围内，Z值必须低于某一门限值。
（图4b）图4，其变化幅度取决于电路板的阻抗和芯片偏置管脚处的用于提供电流的退耦电容；为了避免电压的尖峰波动，在从直流到信号带宽的频率范围内，Z值必须低于某一门限值。
图中虚线部分即为PDS阻抗应该满足的目标区域。
在该设计中，为了保持电源完整性，电源—地的电压波动必须保持在标准值3.3V的5%以内。
因此噪声不能大于0.05×3.3V=165 mV。
可以据此按照欧姆定律计算出PDS的最大阻抗165mV/2A=82.5mΩ，图4中虚线部分即为PDS阻抗应该满足的目标区域。
对于最低频率，通常是1kHz或者更低的频率——电源满足阻抗特性的要求，电源和地层的结构通常不会破坏阻抗特性，因为它们呈现低电阻与电感特性。
而当频率高于1kHz时，电流通路的互感大到足以使电压超过限定值，根据：对于更高的频率，退耦电容作为电源层与地层之间的低阻抗连接是必要的。
需要满足PDS阻抗要求的信号带宽可由下式估计：在该设计中，其带宽为1.75GHz。
为了达到这么宽的带宽，通常需要在MHz信号区域放置很多高频瓷片电容，在kHz信号区域放置体积较大的电解电容。
这些电容矩阵与其它器件共同占用宝贵的电路板空间。
在反复试验的设计方法中，物理原型是不可缺少的，而虚拟原型技术使设计者可以在不需要物理原型的基础上解决这个问题。
为PCB板设计PDS，例如此例中的xDSM板，使用SIwave可以在IC芯片处放置一个端口，计算电路板在适当带宽内的输入阻抗。
图5中红色曲线显示的是电路板上无电容时的阻抗。
阻抗轴与频率轴都取对数坐标。
仿真显示了电路板本身电容的影响而忽略了经过电源的低感应电流回路。
从图中可以看出，阻抗随着频率的减少而增加，但由于经过电源的回路也有低阻抗，因此这种关系并不是严格的。
图5，红色曲线显示的是电路板上无电容时的阻抗；深蓝色曲线是经过重新设计后的阻抗特性；浅蓝色曲线是又增加10nF电容矩阵后的阻抗曲线；绿色曲线表示再次增加1nF电容矩阵后的结果。
根据Z=1/(j·C)，红色曲线中的直线部分表明电路板本身的电容为74nF。
为了使阻抗在1MHz处低于目标阻抗82.5mΩ，电容值至少应为2μF——几乎是电路板本身电容的30倍。
为此首先需要增加22个0.1μF的电容矩阵。
图中深蓝色曲线是经过重新设计后的阻抗特性。
在大多数的频率范围内，设计满足了阻抗特性的要求。
但在带宽的高端，电容的ESL(等效串联电感)、ESR(等效串联电阻)以及由电容间距带来的附加电感使阻抗曲线没有达到阻抗特性要求。
由于更小的电容具有更小的ESL和ESR值，因此增加旁路有助于提高其高频特性。
图5中的浅蓝色曲线是又增加10nF电容矩阵后的阻抗曲线。
绿色曲线表示再次增加1nF电容矩阵后的结果。
每一级别电容矩阵的增加都提高了阻抗特性，但结果仍然刚刚满足阻抗特性的要求。
在设计的这个阶段，设计者可以增加电磁仿真与电路仿真一起来完成设计。
这种方法使设计者可以精确地为低端的阻抗建模，包括电源的负载效应。
它也可以直接仿真电源管脚上的噪声从而直接验证电源层噪声，避免对电源层阻抗的过多分析导致的不必要的设计开销。
首先应在选定的位置添加输入和输出端口。
上文已经在一个IC芯片处添加了端口，接着应该在电源输入端添加一个端口，同时在其它两块芯片的安装位置添加两个端口。
然后在SIwave中你可以进行宽频扫描，在整个带宽内获得4×4的S参数散射矩阵。
接下来可以使用Full-Wave Spice产生与Spice兼容的电路文件以便在电路仿真环境中进一步分析。
在产生的电路文件中，PCB板在电路的中心位置。
电路文件还包括FPGA的模型——伴有一个电流探针和一个差分电压探针的电流源。
Full-wave Spice创建的Spice电路还包括上文提到的三个电容矩阵。
如果在IC处再增加第四个电容矩阵将进一步减小高端阻抗。
电路还包括一个直流电源，电源伴有少量容值从1nF 到100μF的退耦电容。
另外还包括其它两个IC芯片的模型，周围伴有少量100nF的电容矩阵。
图6，蓝色和绿色曲线分别表示在没有添加和添加最后一组电容矩阵后IC芯片的电源完整性曲线；红色曲线代表芯片输入电流的突变。
图6显示了FPGA的电源电压的噪声仿真结果。
红色曲线代表芯片输入电流的突变——在0.2纳秒内电流由0A变化到2A。
蓝色曲线表示没有添加最后一组电容矩阵时IC芯片的电压曲线。
与3.3V相比，电压的波动已经很小了，但还是超过了5%的规范要求。
绿色曲线表示添加了第四组电容矩阵后电压的波动曲线，最终的设计满足了电源噪声小于165mV的规范要求。
可以用同样的方法分析电路板上其它的芯片，保证他们不受电源压降和地弹的影响。
在本例中另外两芯片分别吸收100mA和50mA电流，相对来说，它们对噪声的贡献是很小的。
高速电路的PCB板级设计是十分具有挑战性的。
为了保证电路的正确工作，需要精心设计电路的PDS，包括在电路板上添加数以百计的退耦电容，并且根据需要选择合适的电容值及其位置。
采用对虚拟原型进行仿真的方法替代反复试验的设计方法来优化电路板的电源完整性设计，可以有效缩短设计周期并且节约设计成本。