EDA课设数字钟设计
eda数字时钟课程设计论文
eda数字时钟课程设计论文一、课程目标知识目标：1. 理解数字时钟的基本原理，掌握EDA工具的使用方法。
2. 学习数字时钟设计的基本流程，包括时钟信号生成、分频、计数等模块的设计与实现。
3. 了解数字时钟的显示原理，掌握七段显示译码器的应用。
技能目标：1. 培养学生运用所学知识进行数字电路设计的能力。
2. 培养学生运用EDA工具进行电路仿真、调试的能力。
3. 培养学生团队协作、沟通表达的能力。
情感态度价值观目标：1. 激发学生对电子设计的兴趣，培养创新意识和动手能力。
2. 培养学生严谨的科学态度，注重实验数据的真实性。
3. 增强学生的自信心，勇于面对和解决问题。
本课程针对高年级学生，结合学科特点和教学要求，将目标分解为具体的学习成果。
课程性质为实践性较强的设计课，注重培养学生的实际操作能力和团队合作精神。
通过本课程的学习，学生能够掌握数字时钟设计的基本方法，提高电子设计能力，培养良好的情感态度价值观。
二、教学内容本课程教学内容主要包括以下三个方面：1. 数字时钟原理及设计流程- 了解数字时钟的基本原理，包括时钟信号、分频器、计数器等组成部分。
- 学习数字时钟设计的基本流程，结合教材相关章节，进行实例分析。
2. EDA工具的使用- 介绍EDA工具的基本功能，如原理图绘制、仿真、PCB设计等。
- 结合教材，学习使用EDA工具进行数字时钟电路的设计与仿真。
3. 数字时钟电路设计与实现- 分析并设计数字时钟的各个功能模块，如时钟信号生成、分频、计数、显示等。
- 结合教材章节，进行具体电路设计，列举所需元器件及参数。
教学进度安排如下：1. 第一周：数字时钟原理及设计流程学习。
2. 第二周：EDA工具的使用方法及操作练习。
3. 第三周：数字时钟电路设计与实现，包括各功能模块设计和整体调试。
教学内容注重科学性和系统性，结合教材章节，使学生能够循序渐进地掌握数字时钟的设计方法。
同时，通过实践操作，提高学生的动手能力和实际应用能力。
(2023)EDA课程数字钟设计报告(一)
(2023)EDA课程数字钟设计报告(一)EDA课程数字钟设计报告设计目的本次设计的目的是通过使用EDA software，设计一个能够正常运行的数字钟，使其能够满足一定的时间显示功能。
设计思路本设计主要使用Verilog HDL编程语言，利用EDA software提供的仿真功能，模拟数字钟的运行过程。
具体实现过程如下：1.首先，设置时钟频率，并利用counter计数器进行计数，产生时间基准信号。
2.利用BCD编码对时间进行编码，分别将时、分、秒的数据传至显示器。
3.设计逻辑电路计算秒钟、分针、时钟转动角度。
4.在EDA software上进行仿真，观察数字钟是否正常工作。
设计图样以下为数字钟方案的部分设计图样。
image textimage text实现结果通过复杂的编程训练和模拟，数字钟设计的功能已经被确认。
数字钟电路能够准确地显示当前时间。
同时，数字钟的设计也具有较高的可靠性、稳定性和精度。
并且，数字钟的主板设计紧凑、易于集成。
这些优点使得本次设计非常适合应用于智能仪器、家庭用品和其他数字显示电子设备中。
总结数字钟设计是一项有挑战性的工程，需要设计人员具有充分的编程功底和深入的EDA工具熟练度。
本设计的成功，体现了设计团队的技术实力和团队协作能力，为未来的科技产品发展提供了有力的技术支撑。
改进方案虽然本设计实现了数字钟正常工作的功能，但是我们仍然可以从以下几个方面进行改进：1.在原有电路基础上增加闹钟功能，方便用户定时提醒。
2.增加显示背光，使数字钟更方便在夜间环境下使用。
3.将数字钟设计进行微小的改动使其更小巧便携，方便携带和使用。
参考文献1.微机原理与接口技术(第四版) 教材2.EDA Software (Xilinx ISE) 许可证书致谢在本次数字钟的设计过程中，我们向来自各地的优秀工程师团队表示感谢，感谢他们在繁忙的工作中，准确地指导我们的设计工作。
同时也感谢电子设计自动化(EDA) company提供的软件支持，使得我们能够顺利完成该设计。
eda数字钟的设计课程设计
eda数字钟的设计课程设计一、课程目标知识目标：1. 让学生掌握EDA技术的基本原理和应用；2. 使学生了解数字时钟的工作原理，掌握其设计方法；3. 帮助学生理解数字电路的基本组成，掌握常用数字电路元件的功能和使用方法。
技能目标：1. 培养学生运用EDA软件进行数字电路设计的能力；2. 提高学生动手实践能力，能够独立完成数字钟的搭建和调试；3. 培养学生分析问题和解决问题的能力，学会运用所学知识解决实际工程问题。
情感态度价值观目标：1. 激发学生对电子工程领域的兴趣，培养其探索精神和创新意识；2. 培养学生良好的团队合作精神和沟通能力，学会在团队中发挥个人作用；3. 培养学生具备严谨的科学态度，注重实践操作的安全性和环保意识。
分析课程性质、学生特点和教学要求，本课程旨在通过数字钟的设计与实现，使学生在掌握基本理论知识的基础上，提高实践操作能力和创新设计能力。
课程目标具体、可衡量，便于学生和教师在教学过程中明确预期成果，为后续的教学设计和评估提供依据。
二、教学内容本课程教学内容主要包括以下三个方面：1. EDA技术基本原理：- EDA软件的使用方法与操作流程；- 常用数字电路元件的原理与功能；- 数字电路设计的基本步骤和技巧。
2. 数字时钟工作原理与设计方法：- 数字时钟的基本组成和各部分功能；- 时钟信号的产生、分频和计数原理；- 数字钟电路图设计及仿真分析。
3. 实践操作与调试：- 数字钟电路的搭建与连接；- 调试过程中故障分析与解决；- 数字钟功能测试与性能优化。
教学内容根据课程目标制定，具有科学性和系统性。
教学大纲明确，教学内容安排和进度如下：1. EDA技术基本原理（2课时）2. 数字时钟工作原理与设计方法（3课时）3. 实践操作与调试（4课时）教学内容与教材章节关联紧密，确保学生能够将所学理论知识与实际操作相结合，提高综合运用能力。
三、教学方法针对本课程的教学目标和学生特点，采用以下多样化的教学方法：1. 讲授法：教师通过PPT、板书等形式，系统讲解EDA技术基本原理、数字时钟工作原理与设计方法等理论知识。
EDA课程设计数字闹钟
EDA课程设计数字闹钟一、教学目标本课程旨在通过数字闹钟的设计与实现，让学生掌握EDA（电子设计自动化）的基本原理和方法，培养学生的实践能力和创新精神。
具体目标如下：知识目标：使学生了解数字闹钟的原理和结构，理解时钟芯片的工作原理，掌握EDA工具的使用方法。
技能目标：培养学生使用EDA工具进行数字电路设计的能力，提升学生的编程和调试技能，训练学生的团队协作和沟通能力。
情感态度价值观目标：培养学生对电子科技的兴趣和热情，增强学生解决实际问题的信心和勇气，培养学生负责任的工作态度和良好的团队合作精神。
二、教学内容本课程的教学内容主要包括数字闹钟的原理与设计、时钟芯片的工作原理、EDA工具的使用等。
1.数字闹钟的原理与设计：介绍数字闹钟的工作原理，包括时钟发生器、分频器、计数器等基本组成部分，以及如何实现闹钟功能。
2.时钟芯片的工作原理：讲解时钟芯片的内部结构和工作原理，使学生了解时钟芯片在数字电路中的应用。
3.EDA工具的使用：介绍常用的EDA工具，如Cadence、Altera等，讲解如何使用这些工具进行数字电路设计。
三、教学方法为了提高教学效果，本课程将采用多种教学方法，包括讲授法、案例分析法、实验法等。
1.讲授法：通过讲解数字闹钟的原理、时钟芯片的工作原理以及EDA工具的使用方法，使学生掌握相关知识。
2.案例分析法：分析实际案例，让学生了解数字闹钟设计的过程和注意事项。
3.实验法：让学生动手实践，使用EDA工具设计数字闹钟，提高学生的实践能力。
四、教学资源为了支持教学内容的实施，我们将准备以下教学资源：1.教材：选择合适的教材，如《数字电路与EDA技术》等，为学生提供理论支持。
2.多媒体资料：制作课件、视频等多媒体资料，丰富教学手段，提高学生的学习兴趣。
3.实验设备：准备实验设备，如计算机、EDA工具软件、开发板等，为学生提供实践平台。
4.网络资源：利用网络资源，为学生提供更多的学习资料和实践案例，拓宽学生的视野。
EDA课程设计报告电子钟
EDA课程设计报告电子钟EDA课程设计报告——数字钟设计班级:学号:姓名:一、设计任务设计一台能显示时、分、秒的数字钟。
具体要求如下:（1）由实验箱上的时钟信号经分频产生秒脉冲;（2）计时计数器用24进制计时电路;（3）可手动校时, 能分别进行时、分的校正;（4）整点报时;选做: 可设置闹时功能, 当计时计到预定时间时, 扬声器发出闹铃信号, 闹铃时间为4s, 并可提前终止闹铃。
二、试验目的（1）掌握时十进制、六进制和二十四进制计数器的设计方法。
（2）掌握多位计数器相连的设计方法。
（3）掌握多位共阴极扫描显示数码管的驱动及编码。
三、总体设计方案本数字系统实现数字钟的基本的计时功能, 输入8Hz的时钟, 经过分频产生1Hz的时钟信号, 采用24/12小时制计时, 能显示时、分、秒。
本系统还具有校正功能, 能够进行时分的校时, 当计时器运行到59分59秒开始报时, 另外还能够设定闹钟, 当按下闹铃开关时, 可在规定时间闹铃, 当开关复位时, 闹铃停止。
本数字钟实际上是一个对频率(1Hz)进行计数的计数电路。
由于计数的起始时间不可能与标准时间一致, 故需要在电路上加一个校时电路, 同时分频后的1Hz时间信号必须做到准确稳定。
一般使用石英晶体振荡器电路构成数字钟。
数字钟的基本组成本数字钟的实现可分为以下几个模块:(1) 秒计数模块: 秒计数, 在频率为1Hz的时钟下以60次为循环计数, 并产生进位信号影响分计数;(2) 分计数模块: 分计数, 在秒进位信号为高电平时, 计数一次, 同样以60次为一个循环计数, 同时产生分进位信号影响时计数;(3) 时计数模块: 时计数, 在分进位信号为高电平时, 计数一次, 以24/12次为一个循环计数;(4) 频率产生模块: 产生8Hz的计数频率, 经过分频得到1Hz 频率;(5) 时间显示模块: 数码管经过动态显示, 同时进行一定频率的扫描显示时, 分, 秒。
(6) 时间设置模块: 设置调试使能端, 能够调时, 分, 秒。
eda课程设计数字钟
d: in std_logic_vector(7 downto 0);
fout: out std_logic);
end dvf;
architecture behav of dvf is
signal full: std_logic;
பைடு நூலகம்
begin
p_reg:process(clk)
variable cnt8: std_logic_vector(7 downto 0);
将标准秒信号送入“秒计数器”，“秒计数器”采 用60进制计数器，每累计60秒发出一个“分脉冲” 信号，该信号将作为“分计数器”的时钟脉冲。 “分计数器”也采用60进制计数器，每累计60分钟， 发出一个“时脉冲”信号，该信号将被送到“时计 数器”。“时计数器”采用24进制计时器，可实现 对一天24小时的累计。每累计24小时，发出一个 “星期脉冲”信号，该信号将被送到“星期计数 器”，“星期计数器” 采用7进制计时器，可实现 对一周7天的累计。工作原理图如图3.1所示。
数字钟的工作原理图
分频器电路
分频器电路将32768HZ的高频方波信号经 32768次分频后得到1Hz的方波信号供秒计数器 进行计数。分频器实际上也就是计数器。本次设 计是运用了CD4060分频器进行分频，分频电路 可提供512HZ和1024HZ的频率，在经CD4027 分频器进行一分频，为此电路输送一秒脉冲。
begin
if clk'event and clk='1' then --检测时钟上升沿
if cnt8= "11111111" then
eda课程设计数字钟实验
eda课程设计数字钟实验一、课程目标知识目标：1. 学生能够理解数字时钟的基本原理，掌握EDA工具的使用方法，并能够运用Verilog HDL语言描述数字时钟的基本功能。
2. 学生能够掌握数字时钟设计中涉及的计数器、分频器等基本模块的工作原理和设计方法。
3. 学生了解数字时钟系统的层次化设计方法，并能够根据设计需求进行模块划分。
技能目标：1. 学生能够运用所学知识，使用EDA工具设计并实现一个简单的数字时钟，培养动手实践能力。
2. 学生能够通过分析问题、解决问题，培养逻辑思维能力和团队协作能力。
情感态度价值观目标：1. 学生通过实际操作，体验数字电路设计的乐趣，激发对电子信息技术学习的兴趣。
2. 学生在课程学习过程中，培养严谨的科学态度和良好的工程意识，提高对电子产品质量的追求。
3. 学生通过团队合作，培养沟通协作能力，增强团队意识和集体荣誉感。
课程性质：本课程为电子设计自动化（EDA）的实践课程，结合数字电路设计原理，让学生通过实际操作，掌握数字时钟的设计与实现。
学生特点：学生已经具备一定的电子信息技术基础，对数字电路有一定的了解，具备基本的编程能力。
教学要求：注重理论与实践相结合，强调学生的动手实践能力，鼓励学生独立思考和团队协作，培养解决实际问题的能力。
通过本课程的学习，使学生能够将所学知识应用于实际工程项目中，提高学生的综合素质。
二、教学内容本课程教学内容主要包括以下三个方面：1. 数字时钟原理及设计方法- 理解数字时钟的基本原理，包括计时原理、分频原理等。
- 学习数字时钟的模块化设计方法，掌握计数器、分频器等基本模块的设计与实现。
关联教材章节：第五章《数字时钟的设计与应用》2. EDA工具及Verilog HDL语言- 学习EDA工具的使用方法，如Quartus II等。
- 掌握Verilog HDL语言的基本语法和编程技巧，能够使用Verilog描述数字电路。
关联教材章节：第四章《EDA工具与Verilog HDL编程》3. 数字时钟设计与实现- 学习数字时钟的整体设计流程，包括模块划分、代码编写、仿真验证等。
eda课程设计数字钟设计
eda课程设计数字钟设计一、课程目标知识目标：1. 学生能理解EDA（电子设计自动化）的基本概念，掌握数字钟的基本原理和设计流程。
2. 学生能描述数字钟的各个模块功能，如计时、显示、调整等，并理解它们之间的协同工作方式。
3. 学生掌握Verilog等硬件描述语言的基本语法，能够利用EDA工具进行基本的数字电路设计和仿真。
技能目标：1. 学生能够运用所学知识，使用EDA工具设计简单的数字时钟电路，并进行功能仿真。
2. 学生通过小组合作，培养团队协作能力和问题解决能力，提高工程实践和项目管理的初步技能。
3. 学生能够运用批判性思维分析设计过程中的问题，提出优化方案，并对设计方案进行改进。
情感态度价值观目标：1. 学生通过数字钟的设计实践，培养对电子工程领域的兴趣和探究精神，激发创新意识和创造潜能。
2. 学生在学习过程中，形成严谨的科学态度和良好的工程意识，认识到技术对日常生活的影响。
3. 学生在小组合作中，学会相互尊重和沟通，培养积极向上的团队精神，增强集体荣誉感。
课程性质分析：本课程为实践性较强的电子设计课程，要求学生将理论知识与实际操作相结合，通过动手实践，深化对电子设计自动化原理的理解。
学生特点分析：针对高中年级学生，已有一定的电子基础和逻辑思维能力，对新鲜事物充满好奇心，具备自主学习的能力。
教学要求：课程要求教师通过引导和启发，帮助学生将抽象的理论具体化，通过项目式的教学方法，使学生能够将所学知识应用于实际问题的解决中。
二、教学内容本课程教学内容围绕数字钟设计的全过程，分为以下三个部分：1. 理论知识学习：- 电子设计自动化（EDA）基本概念与原理；- 数字时钟的组成、工作原理及各模块功能；- Verilog硬件描述语言的基本语法及使用方法；- 相关电子元器件的特性和应用。
2. 实践操作部分：- 使用EDA工具（如ModelSim、Quartus等）进行基本操作；- 设计数字钟的各个模块，并进行功能仿真；- 对设计过程中出现的问题进行分析，提出优化方案；- 完成数字钟整体设计与调试。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
课程设计报告课程名称数字系统与逻辑设计课题名称数字钟设计专业通信工程班级学号姓名指导教师乔汇东胡瑛谭小兰2013年7月7日湖南工程学院课程设计任务书课程名称数字系统与逻辑设计课题数字钟设计专业班级通信工程1101班学生姓名学号指导老师审批乔汇东任务书下达日期2013 年6月29日任务完成日期2013 年7月7日《数字系统与逻辑设计》课程设计任务书一、设计目的全面熟悉、掌握VHDL语言基本知识，掌握利用VHDL语言对常用的的组合逻辑电路和时序逻辑电路编程，把编程和实际结合起来，熟悉编制和调试程序的技巧，掌握分析结果的若干有效方法，进一步提高上机动手能力，培养使用设计综合电路的能力，养成提供文档资料的习惯和规范编程的思想。
二、设计要求1、设计正确，方案合理。
2、程序精炼，结构清晰。
3、设计报告5000字以上，含程序设计说明，用户使用说明，源程序清单及程序框图。
4、上机演示。
5、有详细的文档。
文档中包括设计思路、设计仿真程序、仿真结果及相应的分析与结论。
三、进度安排第十九周星期一：课题讲解，查阅资料星期二：总体设计，详细设计星期三：编程，上机调试、修改程序星期四：上机调试、完善程序星期五：答辩星期六-星期天：撰写课程设计报告附：课程设计报告装订顺序：封面、任务书、目录、正文、评分、附件（A4大小的图纸及程序清单）。
正文的格式:一级标题用3号黑体,二级标题用四号宋体加粗,正文用小四号宋体;行距为22。
正文的内容:一、课题的主要功能；二、课题的功能模块的划分（要求画出模块图）；三、主要功能的实现；四、系统调试与仿真；五、总结与体会；六、附件（所有程序的原代码，要求对程序写出必要的注释）；七、评分表。
目录1、课题的主要功能 (1)1.1 问题描述 (1)1.2 功能要求 (1)2、课题的功能模块的划分 (1)3、主要功能的实现 (2)3.1 秒定时器 (2)3.2 分定时器 (2)3.3 时定时器 (3)3.4 报时模块 (3)3.5 分频模块 (3)3.6 主计数器 (4)4、系统调试与仿真 (5)4.1 计数模块时序图 (5)4.2 整点报时时序图 (6)4.3 置数时序图 (6)4.4 引脚配置 (6)5、总结与体会 (7)6、附件 (8)7、评分表 (12)1、课题的主要功能1.1 问题描述多功能数字钟应该具有的功能有：显示时－分－秒、整点报时、小时和分钟可调等基本功能。
首先要知道钟表的工作机理，整个钟表的工作应该是在1Hz 信号的作用下进行，这样每来一个时钟信号，秒增加1 秒，当秒从59 秒跳转到00秒时，分钟增加1 分，同时当分钟从59 分跳转到00 分时，小时增加1 小时，但是需要注意的是，小时的范围是从0～23 时。
1.2 功能要求在一个1KHz系统时钟的驱动下完成整个电路的输出，电路要能正确的输出时、分、秒，并且根据用户的设定来改变时钟和分钟的值，这里假定有两个按键输入信号S1,S0，可以分别用来改变时钟和分钟的值以达到时间设定的目的。
同时在整点时分都应该输出一个整点报时信号，信号规律为1秒钟一个脉冲，持续5秒。
2、课题的功能模块的划分1.设计一个60进制的计数器构成的具有清0、置数和计数功能秒计时器。
2.设计一个60进制的计数器构成的具有清0、置数和计数功能分计时器。
3.设计一个24进制的计数器构成的具有清0、置数和计数功能时计时器。
4.报时模块是整点的前十秒的响五下停五下。
5.时钟分频模块使得1KHz的系统时钟分为1Hz的时钟。
6.置数模块是按下对应的按键分钟个位或小时的个位加一。
7.分别采用60进制、24进制、计数器构成秒、分、时计时器。
8.计时模块使用if嵌套语句实现整个计时模块的计时。
下面是功能实现的模块图：3、主要功能的实现3.1 秒定时器秒计时器是由一个60进制的计数器构成的，具有清0、置数和计数功能，在秒的个位从0计数到9时秒的十位开始计数加一，十位计数到5时清零。
3.2 分定时器分定时器和秒定时器相似，由一个60进制的计数器构成的，具有清0、置数和计数功能，在分的个位从0计数到9时分的十位开始计数加一，十位计数到5时清零。
3.3 时定时器时计时器则是由一个24进制的计数器构成的，同样具有清0、置数和计数功能。
其中的时钟信号由上级分计时器控制。
当计数到23时当分和秒为59且个位为3时清零，重新开始计时。
3.4 报时模块整点报时的功能，其工作的状态受到秒计数器所产生的进位信号控制着。
整点的前十秒的响五下停五下，即最后十秒中1,3,5,7,9秒信号alarm为高电平，2,4,6,8,0为低电平。
下面为VHDL代码：if(miao1="0101" and fen0="1001" and fen1="0101") thenif (miao0="0001" or miao0="0011" or miao0="0101" or miao0="0111" or miao0="1001") then speak<='1';Else speak<='0';end if; end if;3.5 分频模块使得频率为1KHz的系统分为1Hz的时钟信号clk，根据clk进行计时，下面为起分频作用的VHDL代码。
com:process(clk1) beginif clk1'EVENT AND clk1='1' THENif q<999 then q<=q+1;else q<=0;end if;if q<500 then clk<='1';else clk<='0';end if;end if;END PROCESS com;注：采用1000分频，且波形为50%的占空比。
3.6 主计数器主计数器采用多重if语句嵌套的方法进行秒，分，时的计时及之间的进位关系。
用VHDL语言描述如下：if miao0="1001" then miao0<="0000";if miao1="0101" then miao1<="0000";if fen0="1001" then fen0<="0000";if fen1="0101" then fen1<="0000";if shi0="1001" then shi0<="0000";shi1<=shi1+1;else shi0<=shi0+1;end if;if shi1="0010" AND shi0="0011"thenshi1<="0000";shi0<="0000";end if;else fen1<=fen1+1;end if;else fen0<=fen0+1;end if;else miao1<=miao1+1;end if;else miao0<=miao0+1;注：miao0和miao1表示秒计时器的个位和十位，fen0 和fen1表示分计时器的个位和十位，shi0和shi1时计数器的个位和十位。
在23时59分59秒时刻清零。
4、系统调试与仿真4.1 计数模块时序图图 4-1注：为了方便测试程序的准确性，计时是否准确所以加入了6个输出端口，分别为：hour1,hour0,min1,min0,sec1,sec0f分别表示时的十位和个位，分的十位和个位，秒的十位和个位。
从图4-1 的时序图中可以看出时间到达23时59分59秒时，在下一个时钟到来后各个位都被清零。
图4-2注：此时序图中可以看出在计时到1时59分59秒后，再来一个时钟沿，时间变为2时0分0秒。
4.2 整点报时时序图图4-3注：此时序图中的alarm为整点报时信号，在整点前的最后十秒内，1,3,5,7,9秒为高电平0，2,4,6,8为低电平。
4.3 置数时序图图4-4注：load1为分钟置数，load2为小时置数。
Load1为高电平时，每来一个时钟沿分的个位加1，load2为高电平时每来一个时钟沿时的个位加1.从图4-4中可以看出load1维持了8个高电平，load1拉低后min0直接从8开始计数；load2持续了三个高电平，拉低后hour0直接从3开始计数。
4.4 引脚配置图4-55、总结与体会为期一周的EDA课程设计结束了，通的过这次课程设计，我对EDA设计的知识有了更深一步的了解。
通过这次的课程设计，我熟悉了quartusII，数码管等，这为我以后的类似设计打了一定的基础。
开始拿到这个课题时感觉没有什么难的，实际操作起来才发现并不是想象的那么容易。
首先必须搞清楚时钟的运行方式，小时为24进制，分钟为60进制，秒为60进制。
通过这次课程设计，我觉得做任务不能眉毛胡子一把抓，要学会模块化实现，最后把所有模块整合起来，一步一步进行仿真，最后在到实验箱上实现。
通过这次实验我又掌握了一门软件操作，最重要的是通过这次实验我将原先学的好多东西整合到一块了，不过也得了一些经验：就是在做系统开始的时候先将系统的大体结构规划好，然后再做每一个小模块，对模块的中的每一个细节都要全面思考，将问题最好解决在小模块中；遇到问题，要顺藤摸瓜，分析清楚，不可胡乱改动，每做一次改变都要有充分的理由；模块化设计方法的优点在于其简洁性，但是在实验设计中也发现，在实验最终电路确定之前，要尽量减少模块重叠嵌套，因为在总的电路敲定之前，电路还不成熟，很多地方需要改进，如果在开始时就进行多层模块化，里层模块电路的修改将影响其外层的全部电路，这样就是牵一发动全身，很显然，这样将导致电路设计的低效，所以在设计过程中，一定要尽量减少超过两层的模块。
编程过程中在加入置数信号时出现了错误，应该把置数功能加在时钟的下面，否则程序机会报错。
报警信号编写时，应该注意哪里该写end，哪里该写or 。
时钟部分给的是1KHz的系统时钟，所以只有分频后的时钟才能用来计时。
数码管部分的程序很好写，但是这里更重要的是准确的实现，特别要注意引脚的配置要准确。
在这次实验中，我学会了如何使用Quartus II软件，如何分层设计电路，如何编写VHDL程序，如何对实验程序进行编译和仿真和对程序进行硬件测试。