三极管基础之上拉电阻,下拉电阻讲解学习
带你理解上拉电阻与下拉电阻
带你理解上拉电阻与下拉电阻作者：孟瑞生（QQ/微信：253057617）电子设计经验分享第一人百度一下上拉电阻与下拉电阻，一堆一堆的解释就出来了，不过，好像没有一个解释的通熟易懂的，可能是写解释的人水平太高了，说的话小白听不懂。
我来给你来点通熟易懂的解释吧。
上拉电阻与下拉电阻用在什么场合？答：用在数字电路中，存在高低电平的场合。
上拉电阻与下拉电阻怎么接线？上拉电阻：电阻一端接VCC，一端接逻辑电平接入引脚（如单片机引脚）下拉电阻：电阻一端接GND，一端接逻辑电平接入引脚（如单片机引脚）如上图，R13和R14，一端接到了3.3V,一端通过J17连接到单片机引脚，这两个电阻就是上拉电阻。
如上图，R18的一端连接到了GND,一端连接到了单片机的引脚（只不过是串了一个电阻后连接到了单片机引脚）。
所以这个就是下拉电阻。
上拉电阻和下拉电阻有什么用？提高驱动能力：例如，用单片机输出高电平，但由于后续电路的影响，输出的高电平不高，就是达不到VCC，影响电路工作。
所以要接上拉电阻。
下拉电阻情况相反，让单片机引脚输出低电平，结果由于后续电路影响输出的低电平达不到GND，所以接个下拉电阻。
在单片机引脚电平不定的时候，让后面有一个稳定的电平：例如上面接下拉电阻的情况下，在单片机刚上电的时候，电平是不定的，还有就是如果你连接的单片机在上电以后，单片机引脚是输入引脚而不是输出引脚，那这时候的单片机电平也是不定的，R18的作用就是如果前面的单片机引脚电平不定的话，强制让电平保持在低电平。
再这么解释一下吧，如果IE_DATA那个地方，不连接任何引脚，那么由于R18的下拉作用，IE_DATA就是低电平，所以三极管就不会导通。
不知道你清楚了没有？。
上拉电阻和下拉电阻电路分析
上拉电阻和下拉电阻电路分析
接电源正极的拉电阻称之为上拉电阻，接电源负极的拉电阻称之为下拉电阻
在数字电路的世界中只能识别"0"和“1”，加入上拉电阻，可以把未知状态的电路控制为高电平“1”；加入下拉电阻，可以把未知状态的电路控制为低电平"0"，可以有效的防止意外发生。
上拉电阻电路分析
在下图电路A中，没有加入上拉电阻，在开关没有导通时，输入端口A的电平状态是未知的。
在下图电路B中，加入了上拉电阻（连接到VCC的拉电阻称为上拉电阻），在开关没有导通时，输入端口B由于通过上拉电阻连接到VCC，所以电平状态钳制为高电平。
很明显B电路的设计优于A电路
下拉电阻电路分析
在下图电路C中，没有加入下拉电阻，在开关没有导通时，输入端口C的电平状态是未知的。
在下图电路D中，加入了下拉电阻（连接到GND的拉电阻称为下拉电阻），在开关没有导通时，输入端口D由于通过下拉电阻连接到GND，所以电平状态钳制为高电平。
很明显D电路的设计优于C电路
三极管驱动电路中往往也会加入上拉或者下拉电阻
在下图的继电器驱动电路中，NPN三极管的驱动电路加入了下拉电阻，DR没有输入驱动信号时，下拉电阻把三极管的基极钳制在低电平，能有效的防止三极管意外导通；PNP三极管的驱动电路加入了上拉电阻，DR没有输入驱动电信号时，上拉电阻把三极管的基极钳制在高电平能，能有效的防止三极管意外导能。
上拉电阻、下拉电阻总结
上拉电阻可以让信号钳制在高电平；下拉电阻可以让信号钳制在低电平
上拉、下拉电阻会用在哪些应用场合？你觉得三极管放大电路中的基极（b）偏置电阻算是上拉或者下拉电阻吗？。
上拉电阻和下拉电阻的原理以及部分应用总结
上拉电阻和下拉电阻的原理以及部分应用总结推荐图中上下两个电阻分别为下拉电阻和上拉电阻,上拉就是将A点的电位拉高,下拉就是将A点的电位拉低,图中的12k有些是没有画出来的,或者是没有的.他们的作用就是在电路驱动器关闭时,给该节点一个固定的电平.上拉电阻：1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS 电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须加上拉电阻，才能使用。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。
管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。
综合考虑以上三点,通常在1k到10k之间选取。
对下拉电阻也有类似道理对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：1．驱动能力与功耗的平衡。
以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。
2．下级电路的驱动需求。
同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。
3．高低电平的设定。
不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。
以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。
电阻之上拉电阻与下拉电阻详解（转）
电阻之上拉电阻与下拉电阻详解（转）上拉（Pull Up ）或下拉（Pull Down）电阻（两者统称为“拉电阻”）最基本的作⽤是：将状态不确定的信号线通过⼀个电阻将其箝位⾄⾼电平（上拉）或低电平（下拉），⽆论它的具体⽤法如何，这个基本的作⽤都是相同的，只是在不同应⽤场合中会对电阻的阻值要求有所不同，从⽽也引出了诸多新的概念，本节我们就来⼩谈⼀下这些内容。
如果拉电阻⽤于输⼊信号引脚，通常的作⽤是将信号线强制箝位⾄某个电平，以防⽌信号线因悬空⽽出现不确定的状态，继⽽导致系统出现不期望的状态，如下图所⽰：在实际应⽤中，10K欧姆的电阻是使⽤数量最多的拉电阻。
需要使⽤上拉电阻还是下拉电阻，主要取决于电路系统本⾝的需要，⽐如，对于⾼有效的使能控制信号（EN），我们希望电路系统在上电后应处于⽆效状态，则会使⽤下拉电阻。
假设这个使能信号是⽤来控制电机的，如果悬空的话，此信号线可能在上电后（或在运⾏中）受到其它噪声⼲扰⽽误触发为⾼电平，从⽽导致电机出现不期望的转动，这肯定不是我们想要的，此时可以增加⼀个下拉电阻。
⽽相应的，对于低有效的复位控制信号（RST#），我们希望上电复位后处于⽆效状态，则应使⽤上拉电阻。
⼤多数具备逻辑控制功能的芯⽚（如单⽚机、FPGA等）都会集成上拉或下拉电阻，⽤户可根据需要选择是否打开，STM32单⽚机GPIO模式即包含上拉或下拉，如下图所⽰（来⾃ST数据⼿册）：根据拉电阻的阻值⼤⼩，我们还可以分为强拉或弱拉（weak pull-up/down），芯⽚内部集成的拉电阻通常都是弱拉（电阻⽐较⼤），拉电阻越⼩则表⽰电平能⼒越强（强拉），可以抵抗外部噪声的能⼒也越强（也就是说，不期望出现的⼲扰噪声如果要更改强拉的信号电平，则需要的能量也必须相应加强），但是拉电阻越⼩则相应的功耗也越⼤，因为正常信号要改变信号线的状态也需要更多的能量，在能量消耗这⼀⽅⾯，拉电阻是绝不会有所偏颇的，如下图所⽰：对于上拉电阻R1⽽⾔，控制信号每次拉低L都会产⽣VCC/R1的电流消耗（没有上拉电阻则电流为0），相应的，对于下拉电阻R2⽽⾔，控制信号每次拉⾼H也会产⽣VCC/R2R 电流消耗（本⽂假设⾼电平即为VCC）。
【硬件设计】上拉电阻和下拉电阻用法
【硬件设计】上拉电阻和下拉电阻的用法一、什么是上拉电阻？什么是下拉电阻？上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！上拉是对器件注入电流，下拉是输出电流；弱强只是上拉电阻的阻值不同，没有什么严格区分；对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
二、上拉电阻及下拉电阻作用：1、提高電壓准位：a.当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
b.OC门电路必须加上拉电阻，以提高输出的搞电平值。
2、加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
3、N/A pin防靜電、防干擾：在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
同時管脚悬空就比较容易接受外界的电磁干扰。
4、电阻匹配，抑制反射波干扰：长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
5、預設空閒狀態/缺省電位：在一些 CMOS 输入端接上或下拉电阻是为了预设缺省电位. 当你不用这些引脚的时候, 这些输入端下拉接 0 或上拉接 1。
在I2C 总线等总线上，空闲时的状态是由上下拉电阻获得。
6. 提高芯片输入信号的噪声容限：输入端如果是高阻状态，或者高阻抗输入端处于悬空状态，此时需要加上拉或下拉，以免收到随机电平而影响电路工作。
同样如果输出端处于被动状态，需要加上拉或下拉，如输出端仅仅是一个三极管的集电极。
从而提高芯片输入信号的噪声容限增强抗干扰能力。
三、上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
最全讲解上下拉电阻
1. 拉电流和灌电流电子元器件在广义上分为有源器件和无源器件。
有源器件需要电源（能量）才能实现其特定的功能，比如运算放大器在有输入信号的前提下，如果不提供电源，运算放大器无法实现其放大功能。
无源器件在工作时，不需要外加电源，只要输入信号就能正常工作，比如在信号线上串联33Ω的电阻，无论是否提供电源，只要有信号经过，电阻就能实现限流的作用。
通常定义流入器件的电流为正，流出器件的电流为负。
器件输入端有电流流进时，称为吸电流，属于被动；器件输出端有电流流出时，称为拉电流，属于主动；器件输出端有电流流入时，称为灌电流，属于被动。
下面以运算放大器工作为例。
对电源来说，运算放大器属于负载，电源提供电流让其正常工作，此时运算放大器在吸收电流。
对运算放大器来说，当它输出高电平，提供负载电流时，此时电流方向为负，称为拉电流；当它输出低电平，消耗负载电流，此时电流方向为正，称为灌电流。
2. 上/下拉电阻定义在电子元器件间中，并不存在上拉电阻和下拉电阻这两种实体的电阻，之所以这样称呼，原因是根据电阻不同使用的场景来定义的，其本质还是电阻。
就像去耦电容，耦合电容一样，也是根据其应用场合来取名，其本质还是电容。
上拉电阻的定义：在某信号线上，通过电阻与一个固定的高电平VCC相接，使其电压在空闲状态保持在VCC电平，此时电阻被称为上拉电阻。
同理，下拉电阻的定义：将某信号线通过电阻接在固定的低电平GND上，使其空闲状态保持GND电平，此时的电阻被称为下拉电阻。
如下图所示，R1为上拉电阻，R2为下拉电阻。
如果R1的阻值在上百K，能提供给信号线上负载电流非常小，对负载电容充电比较慢，此时电阻被称为弱上拉。
同理当下拉的电阻非常大时，导致下拉的速度比较缓慢，此时的电阻被称为弱下拉。
而当上下拉的电平可以提供较大的电流给芯片时，此时的电阻被称为是强上拉或强下拉。
3. 上/下拉电阻的应用根据上拉电阻和下拉电阻的含义，最常见的几种用法如下。
（1）用在OC/OD门所谓OC门就是Open Collector，集电极开路，如下图所示：所谓OD门就是Open Drain，漏极开路，如下图所示。
上拉电阻和下拉电阻
上拉电阻和下拉电阻什么是上拉电阻和下拉电阻？在电子电路中，上拉电阻和下拉电阻是常用于控制和稳定电路的元件。
它们主要用于输入引脚的电平的控制，帮助确保信号稳定和可靠。
上拉电阻是指连接在信号引脚和正电源之间的电阻，用于将信号引脚的电平拉高。
当信号引脚未接外部信号时，上拉电阻会将引脚的电平拉高到正电源电平。
通常，上拉电阻的阻值比较大，一般在10kΩ到100kΩ之间。
下拉电阻则是连接在信号引脚和地之间的电阻，用于将信号引脚的电平拉低。
当信号引脚未接外部信号时，下拉电阻会将引脚的电平拉低到地电平。
下拉电阻的阻值与上拉电阻类似，通常也在10kΩ到100kΩ之间。
上拉电阻和下拉电阻的应用上拉电阻的应用上拉电阻常用于数字电路中的输入引脚。
在数字电路中，当输入引脚未连接外部信号时，它往往处于一个悬空状态，容易受到干扰而产生误判。
通过连接上拉电阻，可以确保输入引脚的电平稳定地被拉高到正电源电平，从而避免误判。
下拉电阻的应用下拉电阻同样常用于数字电路中的输入引脚。
当输入引脚未连接外部信号时，下拉电阻可以确保引脚电平稳定地被拉低到地电平，避免产生误判。
下拉电阻也常用于与上拉电阻配合使用，实现部分输入引脚上升沿和下降沿触发功能。
上拉电阻和下拉电阻的实现方式上拉电阻和下拉电阻可以通过不同的实现方式来实现。
软件实现在一些特定的矽晶管结构中，当将输入引脚设置为输入模式时，可以通过软件配置使其内部电路自带上拉电阻或下拉电阻。
这种方式可以减少外部电路元件的使用，但在某些情况下可能受到芯片设计限制。
外部电路实现在一些情况下，需要通过外部电路连接上拉电阻或下拉电阻。
上拉电阻和下拉电阻可以通过将电阻连接到信号引脚和正电源或地之间来实现。
这种方式更灵活，可以根据需要选择不同阻值的电阻，以满足特定的应用要求。
小结上拉电阻和下拉电阻是在电子电路中常用的元件，用于控制和稳定电路的输入引脚电平。
通过连接上拉电阻和下拉电阻，可以确保信号引脚的电平稳定地被拉高或拉低。
三极管上拉电阻和下拉电阻
三极管上拉电阻和下拉电阻三极管是一种常用的电子元件，广泛应用于各类电子设备中。
在三极管电路中，上拉电阻和下拉电阻是两个重要的元件，它们在电路中起到了重要的作用。
本文将分别介绍三极管上拉电阻和下拉电阻的作用和原理。
一、三极管上拉电阻上拉电阻是指连接在三极管的集电极和电源正极之间的电阻。
它的作用是将集电极与电源正极相连，以提供稳定的电压给三极管的集电极。
上拉电阻的阻值一般较大，常采用几千欧姆至几十千欧姆的范围。
三极管上拉电阻的主要作用有以下几个方面：1. 稳定工作点：上拉电阻通过限制集电极电流的大小，使得三极管能够在某个工作点上稳定工作。
上拉电阻的阻值越大，集电极电流就越小，从而使得工作点更加稳定。
2. 提供集电极电压：上拉电阻将电源正极与集电极相连，使得集电极能够获得稳定的电压。
这样，三极管的放大功能才能正常进行。
3. 防止漂移：上拉电阻通过限制集电极电流的大小，使得三极管的工作点不容易受到外界因素的干扰，从而防止工作点的漂移。
二、三极管下拉电阻下拉电阻是指连接在三极管的发射极和地之间的电阻。
它的作用是将发射极与地相连，以提供稳定的电压给三极管的发射极。
下拉电阻的阻值一般较小，常采用几十欧姆至几百欧姆的范围。
三极管下拉电阻的主要作用有以下几个方面：1. 提供发射极电压：下拉电阻将发射极与地相连，使得发射极能够获得稳定的电压。
这样，三极管的放大功能才能正常进行。
2. 稳定工作点：下拉电阻通过限制发射极电流的大小，使得三极管能够在某个工作点上稳定工作。
下拉电阻的阻值越小，发射极电流就越大，从而使得工作点更加稳定。
3. 防止漂移：下拉电阻通过限制发射极电流的大小，使得三极管的工作点不容易受到外界因素的干扰，从而防止工作点的漂移。
三、上拉电阻和下拉电阻的选择在实际应用中，选择合适的上拉电阻和下拉电阻对于三极管的工作非常重要。
具体选择的原则如下：1. 上拉电阻的阻值应适当大，以保证集电极电流的稳定性。
2. 下拉电阻的阻值应适当小，以保证发射极电流的稳定性。
上拉电阻和下拉电阻的作用
浅谈上、下拉电阻的作用••油菜no1•14位粉丝•1楼浅谈上、下拉电阻的作用上下拉电阻：1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于CMOS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须加上拉电阻，以提高输出的高电平值。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。
管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。
综合考虑以上三点,通常在1k到10k之间选取。
对下拉电阻也有类似道理电阻的具体取值怎么计算的？上拉电阻是不是应该是接Vcc再接电阻，然后接到管脚上的？一般上下拉的电阻取值都有个特定的范围,不能太大,也不能太小.都在几K到几十K之间吧,具体的还要看电路要求.至于接法,上拉电阻简单来说就是把电平拉高，通常用4.7－10K的电阻接到Vcc电源，下拉电阻则是把电平拉低，电阻接到GND地线上。
所以是接电源或者接地,再接到需要拉高或者拉地电平的节点上的.一般说来，不光是重要的信号线，只要信号在一段时间内可能出于无驱动状态，就需要处理。
比如说，一个CMOS门的输入端阻抗很高，没有处理，在悬空状况下很容易捡拾到干扰，如果能量足够甚至会导致击穿或者闩锁，导致器件失效。
祈祷输入的保护二极管安全工作吧。
如果电平一直处于中间态，那输出就可能是不确定的情况，也可能是上下MOS都导通，对器件寿命造成影响。
上拉电阻、下拉电阻详细解读
上拉电阻、下拉电阻详细解读电阻在电路中起限制电流的作用。
上拉电阻和下拉电阻是经常提到也是经常用到的电阻，在每个系统的设计中都用到了大量的上拉电阻和下拉电阻。
在上拉电阻和下拉电阻的电路中，经常有的疑问是：上拉电阻为何能上拉？下拉电阻为何能下拉？下拉电阻旁边为何经常会串一个电阻？简单概括为：●电源到器件引脚上的电阻叫上拉电阻，作用是平时使该引脚为高电平；●地到器件引脚上的电阻叫下拉电阻，作用是平时使该引脚为低电平。
●低电平在IC内部与GND相连接；●高电平在IC内部与超大电阻相连接。
上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用，下拉同理。
对于非集电极（或漏极）开路输出型电路（如普通门电路，其提升电流和电压的能力是有限的，上拉和下拉电阻的主要功能是为集电极开路输出型电路提供输出电流通道。
上拉是对器件注入电流，下拉是输出电流；强弱只是上拉或下拉电阻的阻值不同，没有什么严格区分。
当IC的I/O端口，节点为高电平时：节点处和GND之间的阻抗很大，可以理解为无穷大，这个时候通过上拉电阻（如4.7K欧，10K欧电阻）接到VCC上，上拉电阻的分压几乎可以忽略不计；当I/O端口节点需要为低电平时：直接接GND就可以了，这个时候VCC与GND 是通过刚才的上拉电阻（如4.7K欧，10K欧电阻）连接的，通过的电流很小，可以忽略不计。
电平值的大小、高低是相对于地电平来说的，因此在看电平值的大小时要参考地的电平值来看。
看看那些引脚是否接到地上，与自己是否连接外围器件没有关系，因为其实高电平还是低电平是相对于地平面来说的。
在节点与+5V之间接10K欧或4.7K欧的上拉电阻，能够把这个节点的电位拉上来，往往这个节点要求应用单片机或其它控制器来控制它（及这个节点与I/O连接）为高电平或低电平。
如果单纯的想要使这个节点成为高电平，并且输出阻抗非常大，则直接接电源也无妨，但是如果单片机要使这个节点拉低，即单片机内部使节点接地，这样5V电源和地之间就短路了。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
我们先来说说集电极开路输出的结构。
集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路（左边的三极管为反相之用，使输入为“0”时，输出也为“0”）。
对于图1，当左端的输入为“0”时，前面的三极管截止（即集电极C跟发射极E之间相当于断开），所以5V电源通过1K电阻加到右边的三极管上，右边的三极管导通（即相当于一个开关闭合）；当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止（相当于开关断开）。
我们将图1简化成图2的样子。
图2中的开关受软件控制，“1”时断开，“0”时闭合。
很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。
而当开关断开时，则输出端悬空了，即高阻态。
这时电平状态未知，如果后面一个电阻负载（即使很轻的负载）到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。
再看图三。
图三中那个1K的电阻即是上拉电阻。
如果开关闭合，则有电流从1K电阻及开关上流过，但由于开关闭和时电阻为0（方便我们的讨论，实际情况中开关电阻不为0，另外对于三极管还存在饱和压降），所以在开关上的电压为0，即输出电平为0。
如果开关断开，则由于开关电阻为无穷大（同上，不考虑实际中的漏电流），所以流过的电流为0，因此在1K电阻上的压降也为0，所以输出端的电压就是5V了，这样就能输出高电平了。
但是这个输出的内阻是比较大的（即1KΩ），如果接一个电阻为R的负载，通过分压计算，就可以算得最后的输出电压为5*R/(R+1000)伏，即5/(1+1000/R)伏。
所以，如果要达到一定的电压的话，R就不能太小。
如果R真的太小，而导致输出电压不够的话，那我们只有通过减小那个1K的上拉电阻来增加驱动能力。
但是，上拉电阻又不能取得太小，因为当开关闭合时，将产生电流，由于开关能流过的电流是有限的，因此限制了上拉电阻的取值，另外还需要考虑到，当输出低电平时，负载可能还会给提供一部分电流从开关流过，因此要综合这些电流考虑来选择合适的上拉电阻。
如果我们将一个读数据用的输入端接在输出端，这样就是一个IO口了（51的IO口就是这样的结构，其中P0口内部不带上拉，而其它三个口带内部上拉），当我们要使用输入功能时，只要将输出口设置为1即可，这样就相当于那个开关断开，而对于P0口来说，就是高阻态了。
对于漏极开路（OD）输出，跟集电极开路输出是十分类似的。
将上面的三极管换成场效应管即可。
这样集电极就变成了漏极，OC就变成了OD，原理分析是一样的。
另一种输出结构是推挽输出。
推挽输出的结构就是把上面的上拉电阻也换成一个开关，当要输出高电平时，上面的开关通，下面的开关断；而要输出低电平时，则刚好相反。
比起OC或者OD来说，这样的推挽结构高、低电平驱动能力都很强。
如果两个输出不同电平的输出口接在一起的话，就会产生很大的电流，有可能将输出口烧坏。
而上面说的OC或OD输出则不会有这样的情况，因为上拉电阻提供的电流比较小。
如果是推挽输出的要设置为高阻态时，则两个开关必须同时断开（或者在输出口上使用一个传输门），这样可作为输入状态，AVR单片机的一些IO口就是这种结构。
在数字电路中不用的输入脚都要接固定电平，通过1k电阻接高电平或接地。
1. 电阻作用：l 接电组就是为了防止输入端悬空l 减弱外部电流对芯片产生的干扰l 保护cmos内的保护二极管,一般电流不大于10mAl 上拉和下拉、限流l 1. 改变电平的电位，常用在TTL-CMOS匹配2. 在引脚悬空时有确定的状态3.增加高电平输出时的驱动能力。
4、为OC门提供电流l 那要看输出口驱动的是什么器件，如果该器件需要高电压的话，而输出口的输出电压又不够，就需要加上拉电阻。
l 如果有上拉电阻那它的端口在默认值为高电平你要控制它必须用低电平才能控制如三态门电路三极管的集电极，或二极管正极去控制把上拉电阻的电流拉下来成为低电平。
反之，l 尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正确的电路状态,以免发生意外,比如,在电机控制中,逆变桥上下桥臂不能直通,如果它们都用同一个单片机来驱动,必须设置初始状态.防止直通!2、定义：l 上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！l 上拉是对器件注入电流，下拉是输出电流l 弱强只是上拉电阻的阻值不同，没有什么严格区分l 对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
3、为什么要使用拉电阻：l 一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。
l 数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！l 一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似与一个三极管的C，当C 接通过一个电阻和电源连接在一起的时候，该电阻成为上C拉电阻，也就是说，如果该端口正常时为高电平，C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为低电平，作用吗：比如：当一个接有上拉电阻的端口设为输如状态时，他的常态就为高电平，用于检测低电平的输入。
l 上拉电阻是用来解决总线驱动能力不足时提供电流的。
一般说法是拉电流，下拉电阻是用来吸收电流的，也就是你同学说的灌电流线驱动（差动输出）线驱动器是一个源电流输出器件。
在导通状态时，线驱动器输出为电源（Vcc）；在关断状态时，输出悬空。
因此，线驱动器需要一个灌电流输入接口。
下面表格中给出了一个简单的线驱动器的原理图。
差动输出（欧姆龙称为线性驱动输出）线性驱动输出就是根据RS-422A 的数据输送回路。
可通过双股搅合线电缆进行长距离输送集电极开路集电极开路电路是灌电流输出器件。
在关断状态时，集电极开路输出连到地；在导通状态时，集电极开路输出悬空。
因此，集电极开路输出需要一个源电流输入接口。
下面表格中给出了一个简单的集电极开路输出电路的原理图。
推挽式推挽式输出结合了线驱动与集电极开路输出，在关断状态时，推挽式输出接地；在导通状态时，推挽式输出连到电源（Vcc）。
推挽输出（欧姆龙称为互补输出）输出回路有2种，即NPN与PNP2种晶体管输出。
根据输出信号H或L，2种晶体管输出互相交叉进行ON或OFF 动作，使用时，正电源，0V分别为吸合，拉下互补输出是输出电流流出或流入2种动作，特征是信号的上升、下降速度快，可进行导线的长距离延长。
可与开路集电极输入机器（NPN/PNP）连接，另外还可以连接到电压输入机器上。
但是为了能更好的发挥未来的性能，一般推荐在电压输入机器上使用电压输入的编码器。
1、所谓“漏型输入”，是一种由PLC内部提供输入信号源，全部输入信号的一端汇总到输入的公共连接端COM的输入形式。
又称为“汇点输入”。
、输入传感器为接近开关时，只要接近开关的输出驱动力足够，漏型输入的PLC输入端就可以直接与NPN集电极开路型接近开关的输出进行连接但是，当采用PNP集电极开路型接近开关时，由于接近开关内部输出端与0V间的电阻很大，无法提供电耦合器件所需要的驱动电流，因此需要增加“下拉电阻”。
如图。
增加下拉电阻后应注意，此时的PLC内部输入信号与接近开关发信状态相反，即接近开关发信时，“下拉电阻”上端为24V，光电耦合器件无电流，内部信号为“0”；未发信时，PLC内部DC24V与0V之间，通过光电耦合器件、限流电阻、“下拉电阻”经公共端COM构成电流回路，输入为“1”。
下拉电阻的阻值主要决定于PLC输入光电耦合器件的驱动电流、PLC 内部输入电路的限流电阻阻值。
通常情况下，其值为1.5—2KΩ，计算公式如下：第一种公式：R≤[（Ve-0.7）/Ii]-Ri式中：R——下拉电阻（KΩ）Ve——输入电源电压（V）Ii——最小输入驱动电流（mA）Ri——PLC内部输入限流电阻（KΩ）公式中取发光二极管的导通电压为0.7V。
第二种公式：下拉电阻≤[输入限流电阻/（最小ON电压/24V）]-输入限流电阻1、所谓“源型输入”，是一种由外部提供输入信号电源或使用PLC 内部提供给输入回路的电源，全部输入信号为“有源”信号，并独立输入PLC的输入连接形式。
1、所谓“源型输入”，是一种由外部提供输入信号电源或使用PLC内部提供给输入回路的电源，全部输入信号为“有源”信号，并独立输入PLC的输入连接形式。
2、所谓“源型输入”，是一种由外部提供输入信号电源或使用PLC内部提供给输入回路的电源，全部输入信号为“有源”信号，并独立输入PLC的输入连接形式。
输入传感器为接近开关时，只要接近开关的输出驱动力足够，源型输入的PLC输入端就可以直接与PNP集电极开路型接近开关的输出进行连接。
相反，当采用NPN集电极开路型接近开关时，由于接近开关内部输出端与24V间的电阻很大，无法提供电耦合器件所需要的驱动电流，因此需要增加“上拉电阻”。
如图。
增加下拉电阻后应注意，此时的PLC内部输入信号与接近开关发信状态相反，即接近开关发信时，“上拉电阻”上端为0V，光电耦合器件无电流，内部信号为“0”；未发信时，PLC内部DC24V与0V之间，通过光电耦合器件、限流电阻、“上拉电阻”经公共端COM构成电流回路，输入为“1”。
上拉电阻的阻值主要决定于PLC输入光电耦合器件的驱动电流、PLC 内部输入电路的限流电阻阻值。
通常情况下，其值为1.5—2KΩ，其计算公式与下拉电阻计算公式相同。
增长共性或减少共性取决于连接的设备。
漏型有减少共性，打开时电流从负载流向单元。
源型正相反，共性增加，电流从单元流向负载。
以上资料来源于网络，本人只是加以集合，以便应用。
S7-200PLC既可接漏型，也可接源型，而300PLC一般是源型，欧美一般是源型，输入一般用PNP的开关，高电平输入。
而日韩好用漏型，一般使用NPN型的开关也就是低电平输入。
所以选择PLC的模块是要分清源型还是漏型的。
使用伺服的时候也应注意是线驱动，还是OC输出，因为这跟上位运动控制器有直接的联系。