微机原理第五章
微机原理ch5
第五章 存储器存储器存储器主要内容：§5-1 存储器分类§5-2 随机存取存储器RAM§5-3 只读存储器ROM§5-4 CPU与存储器的连接存储器分类§5-11 存储器分类存储器分类存储器是计算机的主要组成部分之一，是用来存放程序和数据的部件，存储器表征了计算机的“记忆”功能，存储器的容量和存取速度是决定计算机性能的重要指标。
存储器的容量越大，记忆的信息也就越多，计算机的功能也就越强。
一、按用途分类1、内部存储器内部存储器也称为内存，是主存储器。
（1）功能：存放当前正在使用的或经常使用的程序和数据。
（2）特点：存取速度快、容量较小、CPU直接访问（由半导体存储器构成）。
（3）容量：受到地址总线位数的限制8086系统，20条地址线，寻址空间为1M（220）字节；80386系统，32条地址线，寻址空间4G（232）字节。
（4）存放内容：系统软件（系统引导程序、监控程序或者操作系统中的ROM BIOS等）以及当前要运行的应用软件。
2、外部存储器外部存储器也称为外存，是辅助存储器。
（1）功能：用来存放相对来说不经常使用的程序或者数据或者需要长期保存的信息。
（2）特点：存取速度慢、容量大，可以保存和修改存储信息，CPU不直接对它进行访问，有专用的设备（硬盘驱动器、软驱、光驱等）来管理，一般外部存储器由磁表面存储器件构成 。
（3）容量：不受限制，是一种海量存储器。
（4）存放内容：系统软件、应用软件、其他长期保存程序和数据。
3、计算机工作时存取程序和数据的过程（1）由内存ROM中的引导程序启动系统；（2）从外存中读取系统程序和应用程序，送到内存的RAM中，运行程序；（3）程序运行的中间结果放在RAM中，(内存不够时也放在外存中)；（4）程序结束时将最后结果存入外部存储器。
二、按存储器性质分类1、RAM随机存取存储器（Random Access Memory）CPU能根据RAM的地址将数据随机地写入或读出。
微机原理及接口技术第五章存储器精品PPT课件
200mW6，2典12型8存: 取1时6K间×8位D1(14根12 地址线17) D5
为 装2。00n6s2，2双56列:直3插2式K 封×8G位NDD2
(151根3 地址线16 )
14
15
D4 D3
6264或6164引脚图
二. 存储器的地址选择及连接 （续）
1. 线性选择方式（法简称线选法）(续)
一. CPU与半导体存储器连接中的几个要点 二. 存储器的地址选择及连接 小结 三. EPR0M与CPU的连接方法
第一节 概 述
一、存储器的分类 二、存储器的主要性能指标 三、存储系统的层次结构—速度,容量,成本的统一
一、存储器的分类
1. 按用途分
内部存储器（主存储器）：
用途：存放当前运行所需信息。 特点：速度快，容量小，价格高。
刷新地址
计数器 地址总线
地址多路器 地址
C P U
刷新定时器
仲裁
RAS
定时 CAS
提D供RAS， CARS，WE信号
A M
读/写
电路
发生器 WR
确定存储器请求和 刷新信号的优先权
数据缓冲器
三、随机存取存储器RAM （续）
4. 动态RAM接口特性
Intel 2164是64K*1的DRAM芯片，内部有4个128*128基本存储
外部存储器（辅助存储器）：
用途：存放当前暂不参与运行的文件、数据。 特点：容量大、价格低、速度慢。
一、存储器的分类 （续）
激光光盘存储器
2. 按存储介质分 半导体存储器
磁芯
磁泡
磁存储器
磁鼓
磁带
磁盘
一、存储器的分类 （续）
3.内部存储器 按性质分
微机原理课件 Chapter 5
5
Principle and System Design of Microcomputer Xidian University
5.1 Simple Interface and Interface Chips
• Latch
• 74LS373 (Octal latch with 3-state outputs, level triggered)
• • • • Two Groups (Group A and Group B) Each group contains one 8-bit port and one 4-bit control/data port. The 8-bit data port can be either input or output. Both inputs and outputs are latched. The 4-bit port is used for control and status of the 8-bit port.
15
Principle and System Design of Microcomputer Xidian University
5.2 Programmable Parallel Interface Chip 8255
• 5.2.2 Operating Mode • Mode 0 - Basic Input/Output
4
Principle and System Design of Microcomputer Xidian University
5.1 Simple Interface and Interface Chips
• Latch
• 74LS273 (Octal latch without 3-state outputs)
微机原理第五章 程序设计-dsh
INT
COSEG
21H
ENDS END START
第三节 分支程序
计算机可根据不同条件进行逻辑判断，从而选择不同 的程序流向。程序的流向是由 CS和 IP决定的，当程序 的转移仅在同一段内进行时，只需修改偏移地址 IP的 值；如果程序的转移是在不同的段之间进行，则段基 址 CS和偏移地址 IP均需要修改。 转移指令分为无条件转移指令和条件转移指令。 在进行分支程序设计时，首先要根据处理的问题用比 较、测试的方式，或者用算术运算、逻辑运算使标志 寄存器产生相应的标志位，根据转移条件选择转移指 令。
INC INC DEC JNZ
BX BX CX LOP ； ；控制部分
修改部分
MOV YY，AX MOV AH，4CH INT CODE ENDS 21H
END
START
一.循环的基本结构
1.先执行，后判断结构
流程图如右：
入口
初始化部分
循环体
修改部分
N
循环 结束？ Y 出口
例2. 编程统计数据块中正数的个数，
Y
RS END (DX)
DATA
SEGMENT
D1
COUNT RS DATA CODE
DB，-1，-3，5，7，-9，·，-6 · ·
EQU DW ENDS SEGMENT ASSUME CS：CODE，DS：DATA $-D1 ？
START：
MOV
AX，DATA
MOV
MOV MOV MOV
DS，AX
JMP JUS2
BIGD： JG JUS1 ；x>0转移 ；x=0
MOV AL， 0
JMP
JUS1： JUS2：
JUS2
微机原理第5版(周荷琴)第五章.pptx
例 5.4 用1K×4的SRAM芯片2114构成4K×8的存储器。 先作位扩展， 2 片 2114并接成一组 1KB存储器；再对 4 组作字扩展，用24译码器对这4组进行片选。
3. 形成片选信号的三种方法 1）线选法
用某1位高位地址做片选，低位地址与芯片地址线相连
实现片内寻址。电路简单但空间浪费大，因部分地址 线未参与译码，会地址重叠和地址不连续。 例5.5 有2块2764 EPROM芯片，用线选法对它们进行寻 址。画出译码电路示意图，并列出地址范围。 2764 容 量 8KB=23×210=213 字 节 ， 共 有 13 根 地 址 线 A12A0。可在地址总线A19A13中任选2根作线选译码 信号，当然地址范围会不同。 CE 让A13、A14接芯片1、2的片选 端，A12A0接芯片1、 2的地址线A12A0 ，就实现了线选法寻址。 这样， A13=0 选中 2764(1) ， A14=0 选中 2764(2) 。它们 不能同时选中。A12A0从000H变到FFFH，就能顺序 访问被选中芯片中的8K个字节。
2）字扩展
芯片位数已符合，只要增加地址范围，即字扩展增加
字数或容量。 例5.3 用16K×8芯片字扩展为64K×8存储器。 用4个芯片，A13A0、D7 D0、WE 线均并联，设计1 个24译码器，为各芯片提供片选信号 CS3 CS0 。
3）字位扩展
存储器芯片的容量和位数都需要进行扩展。
§5.4 存储器与CPU的连接
5.4.1 设计接口应考虑的问题
5.4.2 存储器接口设计
5.4.2 存储器接口设计
1. 地址译码器
存储器由多个芯片构成，CPU进行读/写操作时，
首先应选中特定的芯片，称为片选，然后从该芯 片中选择所要访问的存储单元。片选和访存的信 息，来源于CPU执行存储器读/写指令时，送到地 址总线上的地址信息，其中的高位用来生成片选 信号，低位直接连到芯片的地址线上，去实现片 内寻址。 用高位地址信息实现片选的电路称为地址译码器， 有门电路译码器、 N中取一译码器和 PLD（ Programmable Logic Device，可编程逻辑器件）译码 器等几种。如果用 FPGA 设计硬件系统，还可用 FPGA芯片的一部分来实现地址译码。 74LS138是常用的8中取1译码器。
微机原理-05 中断
P1.3
绿灯
SJMP DDD
P3.2
3.如果想通过中断方式实现上述功能，软件怎样编程序? 仿前 例。
ORG 0000H
+5V
AJMP MAIN
P1.0
红灯
ORG 0003H
P1.1
红灯
AJMP INT
ORG 0050H
P1.2
绿灯
MAIN: MOV SP,#60H
P1.3
绿灯
MOV IE,#1000 0001B;
• 若ITi＝0（电平触发），则输入到INTi 的外部中断源必须保持低电平有效，直到该 中断被响应。同时在中断返回前必须使电平 变高，否则将会再次产生中断。
SCON－串行口控制寄存器（98H）
位地址 9F 9E 9D 9C 9B 9A 99 98
SCON
TI RI
发送中断标志
接收中断标志
一帧数据发送完毕置“1”TI，请求CPU发送下一帧 一帧数据接收完毕置“1”RI，请求CPU取走数据
§5.1.2 查询传送方式（条件传送）
通过查询外设的状态信息，确信外设已处于“准备好”， 计算机才发出访问外设的指令，实现数据的传送。
状态信息：一般为1位二进制码。
输入时，需要查询外设的输入数据是否准备好；
输出时，要查询外设是否把上一次CPU输出的数据处理完毕。
查询方式程序流程图
优点：通用性好，可以用于各类
…………… ORG 0080H PH:PUSH PSW PUSH A SETB P3.0 ACALL DELAY1S CLEAR P3.0 ANL P1,#0BFH；撤申请 ORL P1,#40H POP A POP PSW RETI END
当发送和接收中任何一个标志被置位时，都可以向CPU提出 申请。必须在中断服务程序中判断，并由软件将RI和TI标志位 清0。
微机原理半导体存储器
位地址线）。
虚拟存储器程序占用存储空间，可达246字节。
实存储器
由32位 RAM
地址
ROM
232＝4G
虚存储器 磁盘 设备
246＝64T
•虚拟存储器实际上是由磁盘等外存储器旳支持来 实现旳，即由操作系统把磁盘存储器当主存来使 用，以扩大内存。
所以，存储器和CPU旳连接，有三个部分： （1）、地址线旳连接； （2）、数据线旳连接； （3）、控制线旳连接。 在详细连接时应考虑下面问题：
1、CPU总线旳负载能力
在微机系统中，CPU经过总线与数片存储器和若干I/O 芯片相连，而这些芯片可能为TTL器件，或MOS器 件，所以构成系统时CPU总线能否支持其负载是必须 考虑旳问题。
24 ——VCC ——A8 ——A9 ——WE ——OE ——A10 ——CE ——D7 ——D6 ——D5 ——D4
13 ——D3
引脚功能
D0－D7 8位数据输入／输出 A0-A10地址输入 ,11位
CE 片选（芯片允许） WE 写允许 OE 输出允许
一般RAM都有这三个控制端
• 2K*8=2024*8=16384个基本元电路，用11根地址 线对其进行译码，以便对2K个单元进行选择，选 中旳8bit位同步输入/输出，数据旳方向由CE， WE，OE一起控制。
旳存取时间tRC或tWC；一般以CPU旳时序来拟定对存储
器旳存储速度旳要求 ；在存储芯片已拟定旳情况下， 则应考虑是否需要迁入TW周期等。
• 背面设计，假设能配合，不考虑插入电路。
3、存储器旳地址分配和片选问题
因为目前单片存储器旳容量依然是有限旳，所以 总是要由许多片才干构成一定容量旳存储器。
微机原理第五章
使用MOV指令须注意： 源操作数和目的操作数不能同 时为存储器操作数； 两操作数的类型属性要一致； 代码段寄存器CS和立即数不能 作目的操作数。
存储器 MEM
立即数 IMM 1 5 6 8 2 7 3 4 通用寄存 器REG
9
DS ES SS CS
注意的问题： 1、不能在两个存储单元之间传送。 MOV [1000H] ，[2000H]
堆栈是一个按照后进先出原则组织 的一个内存区域。主要用于保存子程序 返回地址、断点地址和现场信息。 在程序中采用堆栈操作指令时，应 预置堆栈段寄存器SS，堆栈指示器SP的 值，SP的内容为当前堆栈段的栈顶。
2、堆栈操作指令
PUSH SRC （ SRC ：REG、M， DEST:隐含SP） POP DEST （ DEST ：REG、M， SRC:隐含SP） 例如： PUSH AX ；通用REG PUSH DS ；段REG PUSH [1000H] ；直接寻址，字单元。 PUSH DATA ；直接寻址（字变量） POP CX POP ES POP [3000H]
（1 ） （2 ） （3 ） （4 ） （5 ） （6） （7） MOV AX，1200H MOV AX，BX MOV AX，[1200H] MOV AX，[BX] MOV AX，VAL[BX] MOV AX，[BX][SI] AX=1200H AX=？ AX=0100H AX =？ AX=4C28H AX= ？ AX=7834H AX=？ AX=4C28H AX= ？ AX=1812H AX=？ MOV AX，VAL[BX][SI] AX=65B7H
MOV AX，[1070H] MOV BX, [3000H] CS：MOV BX, [3000H]
4、寄存器间接寻址：操作数在存储器中，存储单 元的EA由指令中指定的寄存器给出。 哪些寄存器可用作间接寄存器呢？ 这是四个寄存器（BX、BP、SI和DI）之一。 寄存器间接寻址可分为以下几种：
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第五章数字量输入输出
第五章数字量输入输出
题5-1 什么叫I/O端口？典型的I/O接口包括哪几类I/O端口？
答：对于可编程的通用接口芯片，其内部往往有多个可寻址读写的寄存器，称之为端口。
端口有宽度，一般以字节为单位来组织。
端口有自己的地址（端口地址），CPU用地址对每个端口进行读写操作。
主机和外设之间的信息交换都是通过操作接口电路的I/O端口来实现的。
根据端口接收和输出的信息不同，可将端口分为三类：数据端口、状态端口和控制端口。
题5-2 计算机I/O端口编址有几种不同方式？简述各自的主要优缺点。
答：在微型计算机系统中常用两种I/O编址方式：存储器映像编址和I/O端口单独编址。
存储器映像编址的优点是：无须专用的I/O指令及专用的I/O控制信号也能完成；且由于CPU 对存储器数据的处理指令非常丰富，现可全部用于I/O操作，使I/O的功能更加灵活。
I/O单独编址的优点是：I/O端口分别编址，各自都有完整的地址空间；因为I/O地址一般都小于存储器地址，所以I/O指令可以比存储器访问指令更短小，执行起来更快；而且专用的I/O 指令在程序清单中，使I/O操作非常明晰。
题5-3 用简洁的语言叙述直接存储器访问（DMA）方式的本质特征。
答：外部设备不经过CPU直接对存储器进行访问的一种数据传送模式。
利用系统总线，由外设直接对存储器进行读出或写入，以最大限度提高存储器与外部设备之间的数据传输率。
题5-4 在8086/8088CPU执行指令过程中，4个系统总线控制信号MEMR、MEMW、IOR和IOW在一个总线周期内可能一个以上有效吗？在DMA传送过程中又有可能吗？请说明原因。
答：在CPU执行指令过程中不会，在DMA传送过程中会。
在CPU控制的一个总线周期内，MEMR、MEMW、IOR和IOW4个信号都需要地址总线指定一个I/O端口或一个存储器单元来进行读或写操作，因此它们中只能一个有效。
而DMA传送在一个总线周期内要完成读写两种操作。
题5-5 PC/XT主板上的I/O地址译码电路如题图5-5所示。
根据此图回答下列问题：
1、控制信号AEN的名称是什么？AEN在此起什么作用？
2、若用户自己开发的接口选用I/O地址为400H会产生什么问题？
3、说明信号IOW在此处的作用
１第五章数字量输入输出
答：1、AEN在此限制地址译码电路只在CPU执行指令时起作用（不会在DMA传送时，错将存储器地址当成I/O地址译码）
2、译码电路是不完全译码，有地址重叠，400H地址是本译码电路Y0输出端的重叠区。
3、IOW在此限制译码输出端选中只写端口。
题5-6 80X86系统输入/输出接口如题图5-6所示。
Y230H是I/O地址译码输出信号。
当系统总线上的I/O地址为230H时，译码输出有效的低电平。
IOR、IOW是低电平有效的控制总线信号，DB0是系统数据总线的最低位。
现CPU连续执行了下列指令：MOV DX,230H
XOR AL,AL
NOT AL
OUT DX,AL
IN AL,DX
1、执行上面的OUT指令时，图中IOR和IOW哪个有效？DB0=?
2、请具体分析全部指令执行后，AL的最低位D0=?
２第五章数字量输入输出
答: 1、IOW信号有效，DB0=1。
2、最后AL的D0=0。
题5-7 80X86CPU在中断发生时首先要获得中断类型号，有几种获得中断类型号的方法？请分别举例说明。
答：1、从中断管理电路获得，如INTR引起的外部中断，在第二个中断响应周期中，中断管理电路将中断源的类型号送到数据总线上共CPU读取。
2、由CPU内部获得，如NMI中断被响应时，CPU自动产生类型号为2的中断，转入相应的服务程序。
题5-8 若当前CPU正在对某一外部中断请求IRQm服务，而外部又有两个外部中断信号IRQn和IRQi同时有效，试说明的请求马上得到响应的条件是什么（0<=(m、n、i)<=7）？
答：1、CPU当前开中断；
2、IRQi的优先级同时大于IRQn和IRQm。
题5-9 PC/XT从00020H开始的一段内存地址及其内容对应如下所列（十六进指数）：地址（H）:20，21，22，23，24，25，26，27，28，29，2A，2B
内容（H）:3C，00，86，0E，45，00，88，0E，26，00，8E，0E
1、外部可屏蔽中断IRQ2的中断矢（向）量地址是多少？
2、IRQ2的中断服务程序入口地址是多少，用物理地址回答。
答：1、IRQ2的中断类型号为0AH, 矢量地址为28H。
2、中断服务程序的入口地址为0E8EH:0026H=0E906H。
题5-10 80X86CPU每一次中断响应发出两个响应信号INTA各起什么作用？
答：第一个INTA信号表示中断请求已被响应；第二个INTA信号通知中断控制逻辑将中断３第五章数字量输入输出
类型号发送到数据线上，同时清除中断请求。
题5-11 若用户要使用系统的IRQ7，其中断服务程序的入口地址为2000：0100H，如何安装中断矢量（不包括保护原矢量）。
答：PUSH DS
MOV AX,2000H
MOV DS,AX
MOV DX,100H
MOV AH,25H
MOV AL,0FH
INT 21H
POP DS
题5-12 可编程计数/定时电路8253的控制字可以设定一种‘数值锁存操作’。
这种操作又何必要？
答：读计数器的当前值时，先读低字节、后读高字节。
由于计数器并未停止计数，有可能在先后读高低字节的两条指令之间，计数器的值已发生变化。
为避免这种错误，在读数前先对计数器写一个D5D4=00的控制字，把计数器的当前值锁存到16位的输出锁存器中。
此后计数器照常计数，但锁存器的值不跟着变。
待CPU将锁存器中的两字节都先后读完，锁存器的内容自动又随计数器变化。
题5-13 可编程计数器8253的级连是何意思，什么时候会用到级连？
答：级连（又称为串联）是指一个计数器的输出作为另一个计数器的输入。
当计时间隔大于大于单通道最大的计时间隔时，常常用8253的级联提高计时间隔。
题5-14 8253的片选信号如题图5-14连接。
1、列出8253内各计数器及控制字的一组地址。
2、现有1MHz方波，欲利用这片8253产生1KHz方波。
请简单说明如何实现（说明利用的计数器、工作方式及计数初值），并写出对8253编程的有关内容。
答：1、计数器0的地址为3B0H，计数器1的地址为3B1H，计数器2的地址为3B2H，控制字寄存器的地址为3B3H。
2、对1MHz方波分频即可产生1KHz方波，选择计数器0，工作在方式3，计数初值为1000。
MOV DX,3B3H
４第五章数字量输入输出
MOV AL,00110110B
OUT DX,AL
MOV DX,3B0H
MOV AX,1000
OUT DX,AL
MOV AL,AH
OUT DX,AL
题5-15 举例说明计算机异步串行通信中奇偶校验的原理。
答：奇偶校验位将每个传送字符中为‘1’的位数凑成奇数个或偶数个，供接受方进行奇偶检查。
比如：采用奇校验，数据为10110001B,数据中‘1’的个数为4个，则奇偶校验位的值为‘1’。
题5-16 从下列各小题中选择正确答案：
1、8255在RESET复位以后：
（1）A、B、C三个端口全置成输出方式。
（2）三个端口全置成输入方式。
（3）三个端口方式不定，待用方式控制字设定。
2、初始化编程时，欲将8255A口设置成方式1输入、B口设置成方式0输出：
（1）应对A、B、C三个端口各写一个字节的控制字。
（2）对A组、B组各写一个字节的控制字。
（3）三个端口合写一个控制字。
答：1、（2）2、（3）
题5-17 现有一片8255A如题图5-17连接，设其在系统中所分配的I/O地址为200H~203H，开关K0~K3闭合，其余开路，执行完下列程序之后，请指出：
1、A口和B口各工作于什么方式？各是输入还是输出？
2、指出各个发光二极管LED的发光状态？
MOV AL,99H
MOV DX,203H
OUT DX,AL
MOV DX,200H
IN AL,DX
XOR AL,0FH
MOV DX,201H
OUT DX,AL
５第五章数字量输入输出
答：1、A口方式0输入，B口方式0输出。
2、各个发光二极管LED全灭。
题5-18 从下列各小题中选择正确答案：
在DMA传送中，地址总线上出现的是：
（1）被访问的一个存储器单元的地址。
（2）被访问的一个I/O端口的地址。
（3）分时出现被访问的存储器单元和I/O端口的地址。
答：略
６。