智力竞赛抢答器逻辑设计报告
智力竞赛抢答器设计报告(DOC)
数字电路课程设计智力竞赛抢答器设计报告目录一、设计题目 (1)二、设计要求与设计说明 (1)三、课题分析与设计说明 (2)四、设计思路及原理 (2)五、单元设计及实现 (3)1、抢答信号产生电路 (3)2、编码电路 (3)3、锁存电路 (4)4、译码电路 (5)5、延时电路 (6)6、振荡电路 (7)六、总体设计及实现 (9)七、调试仿真 (10)八、零件表 (12)九、设计总结 (13)十、参考资料 (13)一、设计题目智力竞赛抢答器二、设计要求与设计说明1、最多可以容纳5名选手或5个代表队参加比赛，他们的编号分别为1、2、3、4、5，各用一个抢答按钮，其编号与参赛者的号码一一对应，此外，还有一个按钮给主持人用来清零，这些按钮（共六个）均采用自制的触摸按钮。
2、抢答器具有数据锁存功能，并将所锁存的数据用LED数码管显示出来。
主持人将抢答器清零后，若有参赛者的手指触及抢答器触摸按钮，数码管立即显示出最先动作的选手的编号，同时蜂鸣器发出间歇式声响，声音持续时间约一秒钟。
3、抢答器对参赛选手动作的先后有很强的分辨能力。
即使他们动作的先后只相差几毫秒，抢答器也能分辨出来。
也就是说，数码管不显示后动作选手的编号，只显示先动作选手的编号并保持到主持人清零为止。
4、在各抢答按钮为常态时，主持人可用清零按钮将数码管变为零态，直至有人使用抢答按钮为止。
5、画出总体电路图并列出元器件清单。
三、课题分析与设计说明智力竞赛抢答器的抢答部分由抢答信号产生电路、编码电路组成，锁存和显示最先动手选手编号的功能由锁存电路、译码电路组成，延时电路在按钮按下后提供一个约一秒的电平信号，经振荡电路振荡送至蜂鸣器，使蜂鸣器产生约一秒的提示音。
主持人清零功能由信号产生电路和锁存电路共同实现。
四、设计思路及原理模块化电路：方便电路安装和调试。
将电路分为抢答信号产生电路、编码电路、锁存电路、译码电路、延时电路、振荡电路。
抢答信号产生电路是一组自恢复按钮，提供用以编码的电平信号，编码电路实现将按钮编号编码为二进制数，锁存电路实现对编码的二进制数的锁存，以及将二进制数输入译码电路，译码电路实现将二进制数译码并显示在数码管上，延时电路在按钮按下后产生一个约一秒的电平信号，触发振荡电路，振荡电路起振，蜂鸣器产生约一秒的间断提示音。
开放课题智力竞赛抢答器设计报告(一)
开放课题智力竞赛抢答器设计报告(一)开放课题智力竞赛抢答器设计报告一、背景介绍开放课题智力竞赛是一项智力竞赛，需要选手快速准确地抢答问题，因此需要一个抢答器来辅助比赛，提高比赛的公正和效率。
二、需求分析1. 选择器为了避免抢答造成混乱，需要一个选择器，能够依次选择下一个抢答选手。
选择器可以是一个按钮或者一个旋钮。
2. 显示器为了确保比赛公正，需要一个显示器来显示抢答选手的编号和得分。
显示器可以是数字显示屏或LED灯。
3. 计时器为了控制比赛时间，需要一个计时器。
当比赛时间到达设定时间时，抢答器会自动停止，不能再进行抢答。
4. 抢答按钮每个选手都需要一个抢答按钮，选手按下按钮后，抢答器会记录下时间并发出声音。
选手抢答的时间越短，得分越高。
三、系统设计抢答器主要由选择器、显示器、计时器和抢答按钮组成。
选择器通过按钮或旋钮选择下一个抢答选手，选手按下抢答按钮来开始抢答。
计时器会记录抢答时间并停止计时器，同时记录抢答选手的编号和得分。
显示器显示抢答选手的编号和得分。
四、原理图设计抢答器的原理图如下图所示：五、电路设计抢答器的电路设计如下图所示，采用了ATmega328P单片机作为控制核心，用按钮或旋钮控制下一个抢答选手，同时记录选手的编号和得分。
显示器使用LED显示器，可以清晰显示抢答选手的编号和得分。
六、实验结果经过实验可以发现，抢答器的响应速度非常快，抢答选手的编号和得分可以清晰显示在LED屏幕上。
同时，计时器的精度非常高，可以确保比赛的公正性。
七、结论本文设计了一种抢答器，用于开放课题智力竞赛。
经过实验可以发现，抢答器的响应速度非常快，计时器的精度非常高，可以确保比赛的公正性。
因此，本文设计的抢答器可以广泛应用于各种智力竞赛和抢答活动中。
抢答器实验报告
内蒙古师范大学计算机与信息工程学院《数字逻辑》综合课程设计报告智力竞赛抢答器逻辑电路设计计算机与信息工程学院10级师范汉班XXX2010110 XXX指导教师XXX讲师摘要现今，形式多样、功能完备的抢答器已广泛应用于电视台、商业机构、学校、企事业单位及社会团体组织中，它为各种知识竞赛增添了刺激性、娱乐性，在一定程度上丰富了人们的业余生活。
设计一个四路抢答器主要包括控制电路、译码电路、报警电路、显示电路部分，抢答器同时供4名选手或4个代表队比赛。
主持人可以通过清除开关和控制开关控制系统的清零和抢答的开始。
关键词门电路触发器1设计任务及主要技术指标和要求1.1设计一个可以容纳4名选手或4个代表队比赛的抢答器。
1.2设置一个系统清除和抢答控制开关S，该开关由主持人控制。
1.3抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，并将优先抢答选手的编号保持到显示器上，直到主持人将系统清除为止。
2引言接通电源后，主持人的开关处于“0”位置时，抢答器处于禁止状态，选手编号的LED灯不亮，七段数码管显示为“0”。
当主持人把开关拨到“1”位置、清除开关拨到“0”位置后，抢答器进入工作状态，选手们进行抢答。
当其中一个选手按下抢答按钮后，其他选手再按按钮无效，报警器发出声响表示进入回答问题状态，选手编号的LED灯亮，七段数码管显示出抢答成功的选手的编号。
3工作原理电平触发的主从触发器工作时，必须在正跳沿前加入输入信号。
如果在CP 高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。
而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号。
这样输入端受干扰的时间大大缩短，受干扰的可能性就降低了。
边沿D触发器也称为维持-阻塞边沿D触发器。
特征方程Q n+1=D。
4电路组成部分图4-1 抢答器实现规划图4.1 控制电路控制电路包括4个D触发器（74LS74）以及一些组合门电路实现数据的锁存（最关键的是“反馈”部分），使得首先抢答的选手Q = 1，其余为0，并且其他选手再抢答也不起作用。
电子技术课程设计--智力竞赛抢答器设计报告
电子技术课程设计--智力竞赛抢答器设计报告智力竞赛抢答器设计报告目录一．设计任务和要求----------------------------------------------（2）1.1设计任务------------------------------------------------（2）1.2设计要求------------------------------------------------（2）1.3设计目的------------------------------------------------（2）二．设计方案的选择与论证---------------------------------- （2）2.1设计思路------------------------------------------------（2）2.1.1基本功能---------------------------------------------（3）2.1.2 扩展功能--------------------------------------------（3）2.1.3 抢答器的组成框图--------------------------------（3）2.2方案论证------------------------------------------------（5）三．电路设计计算与分析----------------------------------------（5）3.1单元电路的设计及原理分析------------------------（5）3.1.1抢答电路的设计------------------------------------（5）3.1.2定时电路的设计------------------------------------（8）3.1.3声响电路的设计------------------------------------（8）3.1.4时序控制电路设计---------------------------------（9）3.2电路仿真图-------------------------------------------- (11)3.2.1抢答模块电路仿真图----------------------------- (11)3.2.2 定时模块电路仿真图---------------------------- (12)3.2.3整体电路仿真图-----------------------------------(12)3.3电路元器件参数的选择----------------------------- (12)四. 总结及心得---------------------------------------------------- (20)五．附录------------------------------------------------------------ (22)附录一.元件清单------------------------------------------ (22)附录二.电路原理图(另见A3纸) --------------------------(22)六．参考文献------------------------------------------------------ (23)2一．设计任务和要求1.1设计任务：利用所学的数字电子电路的知识设计一个可供四组参赛者进行比赛的智力竞赛抢答器。
(2023)开放课题智力竞赛抢答器设计报告(一)
(2023)开放课题智力竞赛抢答器设计报告(一)开放课题智力竞赛抢答器设计报告背景每年，学校都会举办开放课题智力竞赛，这是一项很受欢迎的比赛。
在比赛中，参赛者需要使用抢答器进行答题，因此，设计一个高效、简洁的抢答器变得至关重要。
需求我们需要设计一款抢答器，以应对开放课题智力竞赛中可能出现的问题。
功能需求1.快速、精确地记录参赛者的答题时间2.支持多人同时使用3.可以设置答题时间和其他参数非功能需求1.设计简洁、美观2.稳定性高，不易出故障3.方便使用，操作简单设计硬件设计我们将使用单片机来设计抢答器，核心控制器选用STM32系列。
具体包括：按键、蜂鸣器、LCD1602显示屏、红外接收头模块等。
软件设计软件采用C语言编写，使用Keil MDK-ARM开发环境。
主要分为两部分：时间控制和通信控制。
时间控制部分负责计算答题时间、控制蜂鸣器提示答题结束、控制LCD1602显示屏显示时间和比赛开始/结束等信息。
通信控制部分负责读取红外接收头模块数据，实现多人同时抢答，判断抢答正确与否，记录答题者和答题结果等信息。
实现整个抢答器的实现中，最重要的部分为红外接收头模块数据的读取。
我们采用了定时器的方式，每个固定的时间段读取一次红外信号。
同时，我们为每个按钮设置了不同的红外编码，在接收头模块接收到信号时，通过比对编码来判断其对应的按钮是否被按下。
结论通过实际测试，我们设计的抢答器能够满足比赛中的需求。
其功能齐全、简洁美观、易于操作、稳定性高，可以为参赛者提供良好的抢答环境。
未来优化尽管我们已经实现了一个高效的抢答器，但我们认为还有一些方面可以进一步优化：1.使用无线通信模块，实现更远距离的传输和更多参赛者的同时抢答2.添加多种提示音效，以避免参赛者出现眩晕或难以分辨的情况3.自动统计比赛结果，生成排名和奖励等信息，实现全自动化管理总结抢答器作为比赛中必要的设备之一，其设计方案对比赛结果和参赛者体验有着重要影响。
智力抢答器系统设计报告
智力抢答器系统设计报告07电子信息（2）班冀鹏超一、系统设计要求在许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台抢答器，通过数显、灯光及音响等各种手段批示出第一抢答者。
同时，还可以设置计分、犯规及奖惩记录等各种功能。
本设计的具体要求是：1.设计制作一个可容纳四组参赛者的数字智力抢答器，每组设置一个抢答按钮供抢答者使用。
2.电路具有第一抢答信号的鉴别和锁存功能。
在主持人交系统复位并发出抢答指令后，若抢答开关，则该组指示灯亮并用组别显示电路显示抢答者的组别，同时扬声器发出“嘀嘟”的双音音响，且持续2~3秒。
此时，电路应具备自锁功能，使别组的抢答开关不起作用。
3.设置计分电路。
每组在开始时预置成100分，抢答后由支持人计分，答对一次加10分，否则减10分。
4.设置犯规电路。
对提前抢答和超时抢答的组别鸣喇叭示警，并由组别显示电路显示出犯规组别。
二、系统设计方案根据系统设计要求可知，系统的输入信号有：各组的抢答按钮A、B、C、D，系统清零信号CLR,系统时钟信号CLK，计分复位端RST，加分按钮端ADD，计时预置控制端LDN，计时使能端EN，计时预置数据调整按钮TA、TB；系统的输出信号有：四个组抢答成功与否的指示灯控制信号输出口LEDA、LESB、LEDC、LEDD，四个组抢答时的计时数码显示控制信号若干，抢答成功组别显示的控制信号若干，各组计分动态显示的控制信号若干。
本系统应具有的功能有：第一抢答信号的鉴别和锁存功能；抢答计时功能；各组得分的累加和动态显示功能；抢答犯规记录功能。
根据以上的分析，我们可将整个系统分为三个主要模块：抢鉴别模块QDJB；抢答计时模块JSQ；抢答计分模块JFQ；对于需显示的信息，需增加或外接译码器，进行显示译码。
考虑到FPGA、CPLD的可用接口及一般EDA实验开发系统的输出显示资源的限制，这里我们将组别显示和计时显示的译码器内设，而将各组的计分显示的译码器外接。
八路智力竞赛抢答器设计实验报告-抢答器设计实验报告
.. . ..数字电子技术课程设计题目: 八路智力竞赛抢答器设计姓名:专业: 电子科学与技术班级: 122班学号:指导教师:20 年月日.XX科技学院理学院八路智力竞赛抢答器设计一、课程设计题目（与实习目的）（一）、题目：八路智力竞赛抢答器设计（二）、实习目的：1．进一步掌握数字电路课程所学的理论知识。
2．熟悉几种常用集成数字芯片的功能和应用，并掌握其工作原理，进一步学会使用其进行电路设计。
3．了解数字系统设计的基本思想和方法，学会科学分析和解决问题。
4．培养认真严谨的工作作风和实事求是的工作态度。
5．数点课程实验是大学中为我们提供的唯一一次动手实践的机会，增强动手实践的能力。
二、任务和要求实现抢答器的方法很多，如EPROM编程、RAM编程、单板机、单片机等，都可以组成抢答器系统。
（1）抢答器设计要求设计一个抢答器，基本要求：1. 抢答器可以实现基本抢答；可同时供8名选手或8个代表队参加比赛，他们的编号分别是0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是S0、S1、S2、S3、S4、S5、S6、S7。
2．给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。
3．抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时扬声器给出音响提示。
此外，要封锁输入电路，禁止其他选手抢答。
优先抢答选手的编号一直保持到主持人将系统清零为止。
三、总体方案的选择（1）总体方案的设计针对题目设计要求，经过分析与思考，拟定以下二种方案：方案一：该方案是将抢答按钮先直接与锁存器而不是优先编码器相连，将最先抢答的选手的编号锁定，再依次经过优先编码器、译码器和七段显示器，最后显示的是抢答选手的编号，经过优先编码器后的信号到单稳态触发器，单稳态触发器又与报警电路直接连接，所以显示编号的同时可以发出报警信号。
抢答器实验报告
实验一智力竞赛抢答装置一、实验目的1、学习数字电路中D触发器、RS触发器、分频电路、多谐振荡器、CP时钟脉冲源、时钟发生器及计数、译码显示等单元电路的综合运用。
2、熟悉智能抢答器的工作原理。
3、了解简单数字系统试验、调试及故障排除方法二、实验原理图16-1 智力竞赛抢答器装置原理图图中U88为四D触发器74LS175，它具有公共置0端和公共CP端，；U3为双四输入与非门74LS20；U1是与非门74LS00；U6为555构成的多谐振荡器，产生时钟脉冲；U4为译码器74LS48，译码显示在数码管上；U63为RS触发器74LS90，置数功能；抢答开始，由主持人清除信号，按下复位开关SW1，74LS175的输出Q1到Q全为0，所有发光二极管LED均熄灭，当主持人宣布“抢答开始”后，首先4做出判断的参赛者立即按下开关，对应的发光二极管点亮，第一轮抢答开始，计时器开始从0开始计数，同时通过与非门U3：A送出信号锁住其他三位抢答者的电路，不在接受其他信号，计数器计数到8后进入的二轮抢答，主持人再次清零在做抢答。
三、实验设备与器件1、+5V直流电源2、逻辑点评开关3、逻辑电平显示4、双踪示波器5、直流数字电压表6、电阻多个7、电容多个8、拨动开关5个9、74LS175、74LS74、74LS00、74LS20、74LS90、74LS48、 555、数码管四、实验内容1、测试各个芯片以及各逻辑门的逻辑功能。
2,、按图16-1接线。
3、调节电位器RW,是输出端获得频率为50HZ的矩形波信号，给各个芯片提供稳定的时钟脉冲。
4、测试抢答器功能（1）抢答开始前，开关K1、K2、K3、K4均置“0”，准备抢答，将开关SW1置“0”，发光二极管全熄灭，再将SW1置“1”。
抢答开始，K1、K2、K3、K4某一个开关置“1”，观察发光二极管的亮、灭情况然后再将其他三个开关中任意一个置“1”，观察发光二极管的亮、灭是否改变。
（2）重复试验（1）的内容改变K1、K2、K3、K4任意一个开关状态，观察抢答器的工作情况。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
课 程 设 计
题目
智力竞赛抢答器逻辑电路设计
姓 名
学 号 201003130120 院（系） 电子电气工程学院
班 级 P10电信一班
指导教师 冯泽虎 职 称 讲师 二O 一一年 六 月 二十 日
第一章设计内容简介
一、简介
智力竞赛是一种生动活泼的教育形式和方法，通过抢答和必答两种方式能引起参赛者和观众的极大兴趣，并且能在极短的时间内，使人们增加一些科学知识和生活知识。
实际进行智力竞赛时，一般分为若干组，各组对主持人提出的问题，分必答和抢答两种。
必答有时间限制，到时要告警，回答问题正确与否，由主持人判别加分还是减分，成绩评定结果要用电子装置显示。
抢答时，要判定哪组优先，并予以指示和鸣叫。
因此，要完成以上智力竞赛抢答器逻辑功能的数字逻辑控制系统，至少应包括以下几个部分。
1.计分、显示部分；
2.判别选组控制部分；
3.定时电路和音响部分。
二、设计任务和要求
用TTL或CMOS集成电路设计智力竞赛抢答器逻辑控制电路，具体要求如下：
1. 抢答组数为4组，输入抢答信号的控制电路应由无抖动开关来实现。
2. 判别选组电路。
能迅速、准确地判处抢答者，同时能排除其它组的干扰信号，闭锁其它各路输入使其它组再按开关时失去作用，并能对抢中者有光、声显示和呜叫指示。
3. 计数、显示电路。
每组有三位十进制计分显示电路，能进行加/减计分。
4. 定时及音响。
必答时，启动定时灯亮，以示开始，当时间到要发出单音调“嘟”声，并熄灭指示灯。
抢答时，当抢答开始后，指示灯应闪亮。
当有某组抢答时，指示灯灭，最先抢答一组的灯亮，并发出音响。
也可以驱动组别数字显示（用数码管显示）。
回答问题的时间应可调整，分别为10s、20s、50s、60s或稍长些。
4.主持人应有复位按钮。
抢答和必答定时应有手动控制。
三、可选用器材
1. 通用实验底板
2. 直流稳压电源
3. 集成电路：74LS190、74LS48、CD4043、74LS112及门电路
4. 显示器：LCD5011-11、CL002、发光二极管
5. 拨码开关（8421码）
6. 阻容元件、电位器
7. 喇叭、开关等
四、设计方案提示
1. 复位和抢答开关输入防抖电路，可采用加吸收电容或RS触发器电路来完成。
2. 判别选组实现的方法可以用触发器和组合电路完成，也可用一些特殊器件组成。
例如用MC14599或CD4099八路可寻址输出锁存器来实现。
3. 计数显示电路可用8421码拨码开关译码电路显示。
8421码拨码开关能进行加或减计数。
也可用加/减计数器（如74LS193）来组成。
译码、显示用共阴或共阳组件，也可用CL002译码显示器。
4. 定时电路。
当有开关启动定时器时，使定时计数器按减计数或加计数方式进行工作，并使一指示灯亮，当定时时间到，输出一脉冲，驱动音响电路工作，并使指示灯灭。
.
第二章 电路设计
参考电路
根据智力竞赛抢答器的设计任务和要求，其逻辑参考电路如下图所示。
V 码拨关1×1
2V
V
V 8421码码开12
图2.1 四组智力竞赛抢答器逻辑控制电路参考图
六、参考电路简要说明
图2.1为四组智力竞赛抢答器逻辑控制电路参考图，若要增加组数，则需要把计分显示部分增加即可。
1.计分部分
每组均由8421码拨码开关KS-1，完成分数的增和减，每
组为三位，个、十、百位，每位可以单独进行加减。
例如：100分加10分变为110分，只需按动拨码开关十位“+”号一次；若加“20”分，只要按动“+”号两次。
若减分，方法相同，即按动“－”号就能完成减数计分。
顺便提一下，计分电路也可以用电子开关或集成加、减法计数器来组合完成。
2.判组电路
这部分电路由RS触发器完成，CD4043为三态RS锁存触
发器，当S1按下时，Q1为1，这时或非门74LS25为低电平，封锁了其它组的输入。
Q1为1，使发光管D1发亮，同时也驱动音响电路呜叫，实现声、光的指示。
输入端采用了阻容方法，以防止开关抖动。
3.定时电路
当进行抢答或必答时，主持人按动单次脉冲起动开关，使
定时数据置入计数器，同时使JK触发器翻转（Q=1），定时器进行减计数定时，定时开始，定时指示灯亮。
当定时时间到，即减法计数器为“00”时，Bo为“1”，定时结束，这时去控制音响电路呜叫，并灭掉指示灯（JK触发器的/Q=1，Q=0）。
定时显示用CL002，定时的时标脉冲为“秒”脉冲。
4.音响电路
音响电路中，f1和f2为两种不同的音响频率，当某组抢答
时，应为多音，其时序应为间断音频输出。
当定时到，应为单音，其时序应为单音频输出，时序如下图所示。
下图为：音频时序波形图。
f1
f2
第二章总结
通过这次对抢答器的设计制作，让我了解了电路设计的基本步骤，也让我了解了关于抢答器的原理与设计理念，要设计一个电路先进行软件模拟仿真再进行实际的电路制作。
但是最后的成品却不一定与仿真时完全一样，因为，再实际接线中有着各种各样的条件制约着。
所以，在设计时应考虑两者的差异，从中找出最适合的设计方法。
通过这次学习，让我对各种电路都有了大概的了解，所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻理解。
参考文献
[1]数字电子技术基础阎石主编第五版
[2]电子电路设计与实践姚福安山东科学技术出版社2002年7月第一版
[3]电子技术课程设计使用教程陈明义中南大学出版社2002年6月第一版.
[4]模拟电子技术基础童诗白高等教育出版社2001年1月第三版
如有侵权请联系告知删除，感谢你们的配合！。