第九章半导体异质结结构(12.8).ppt

(9-39)
VD 2
2 N A1VD 1 N A1 2 N D 2
(9-40)
28
交VD1与VD2之比为
VD1 2 N D 2 VD 2 1 N A1
(9-41)
以上是在没有外加电压的情况下，突变反型异质结处于热
平衡状态时得到的一些公式。若在异质结上施加外加电压 V。可以得到异质结处于非平衡状态时的一系列公式：
(9-33)
(9-34)
(9-35)
从而算得势垒区宽度XD为
21 2 N A1 N D 2 2VD XD qNA1 N D 2 2 N D 2 1 N A1
1 2
(9-36)
27
在交界面两侧，两种半导体中的势垒宽度分别为
21 2 N D 2VD d1 x0 x1 qN N N A1 1 A1 2 D2
6
形成异质结后, 两块半导体有统一的费米能级，即
EF EF1 EF 2
异质结处于热平衡状态, 交界面的两端形成了空间电荷区。
n型半导体一边为正空间电荷区; p型半导体一边为负空间电荷区。 电子在空间电荷区中各点有附加电势能，是空间电荷区中的 能带发生弯曲。由于EF2比EF1高，则能带总的弯曲量就是 真空电子能级的弯曲量即
将上述两式代入（9-30）得
2 2 q N D2 X D N A1 X D VD 2 2 N A1 N N 1 N A1 N N D2 D2 1 2 A1 A1
1 2
(9-37)
1 2
21 2 N A1VD d 2 x2 x0 qN N N D 2 1 A1 2 D 2
将上述两式分别代入（9-31）（9-32）
(9-38)
2 N D 2VD VD1 1 N A1 2 N D 2
9.4 半导体应变异质结构 9.5半导体超晶格
2
9.1 半导体异质结及其能带图

一、半导体异质结的能带图
根据两种半导体单晶材料的导电类型，异质结分为两类：
1.反型异质结 : 导电类型相反的两种不同的半导体单晶材
料所形成的异质结
N P P NΒιβλιοθήκη 2.同型异质结 : 导电类型相同的两种不同的半导体单晶材料 所形成的异质结。
第9章 半导体异质结构

同质结: 由导电类型相反的同一种半导体单晶体材 料组成的 。

异质结: 由两种不同的半导体材料组成的结 主要内容: 异质结的能带结构 异质pn结的电流电压特性与注入特性
半导体量子阱结构及其电子能态。
1
9.1 半导体异质结及其能带图
9.2 半导体异质pn结的电流电压特性及注 入特性 9.3 半导体异质结量子阱结构及其电子能态与特性
N s N s1 N s 2
(9-7)
下面计算具有金刚石型结构的两块半导体所形成的异质结 的悬挂键密度
图9.6 产生悬挂键的示意图
14
如图9.7所示
因此对于晶格常数分别为a1、
a2的两块半导体形成的异质
结，以（111）晶面为交界 面的时悬挂键密度为
2 4 a2 a12 N s 2 2 3 a1 a2
(9-24)
VD V2 ( x2 ) V1 ( x1 )
而VD在交界面p型半导体一侧的电势差为
(9-25)
VD1 V1 ( x0 ) V1 ( x1 )
(9-26)
23
而VD在交界面n型半导体一侧的电势差为
VD 2 V2 ( x2 ) V2 ( x0 )
在交界面处，电势连续变化，故
11
对于反型异质结，两种半导体材料的交界面两边都成了耗
尽层；而在同型异质结中，一般必有一变成为积累层。 图9.5为pp异质结在热平衡时的能带图。其情况与nn异质 结类似。

实际上由于形成异质结的两种半导体材料的禁带宽度、电
子亲和能及功函数的不同，能带的交界面附近的变化情况
会有所不同。
12
2.考虑界面态时的能带图
图9.7 金刚石结构（111）面内的键数


(9-8)
同理（110）晶面，悬挂键密度为
2 4 a2 a12 N s 2 2 2 a1 a2


(9-9)
15
同理（110）晶面，悬挂键密度为
2 2 a2 a1 N s 4 2 2 a1 a2
设 V(x) 代表势垒区中 x电的电势，则突变反型异质结交界 面两边的泊松方程分别为：
20
d V1 ( x) qN A1 2 dx 1 d 2V2 ( x) qND 2 2 dx 2
将(9-15)(9-16)积分一次得
2
x1 x x0
x0 x x2
(9-15)


(9-10)
应用以上公式，计算得Ge-GaAs异质结的悬挂键密度如表 9-3所示
16
根据表面能级理论计算求得，当金刚石结构的晶体表面能
级密度在1013cm-2以上时，在表面处的费米能级位于禁带 宽度的1/3处，如图9-8所示。

n型半导体：悬挂键起受主作用， 表面能级向上弯曲。 p型半导体：悬挂键起施主作用， 表面能级向下弯曲。对与异质结来说， 当悬挂键起施主作用时，则pn、np 、pp异质结的能带图如9-9中的（a）、（b）、（c）所示
(9-21)
(9-22)
22
对式（9-21）、式（9-22）积分得
在热平衡条件下，异质结的接触电势差VD为
qNA1 x 2 qNA1 x1 x V1 ( x) D1 21 1 qND 2 x 2 qND 2 x2 x V2 ( x) D2 2 2 2
(9-23)
通常制造突变异质结时，是把一种半导体材料在和它具有
相同的或不同的晶格结构的另一种半导体材料上成长而成
。生长层的晶格结构及晶格完整程度都与这两种半导体材 料的晶格匹配情况有关。表 9-2 列出若干半导体异质结的 晶格失配的百分数
13
在异质结中，晶格失配是不可避免的由于晶格失配，在两
种半导体材料的交界面处产生了悬挂键，引入了表面态。 图 9.6 表示产生悬挂键的示意图。突变异质结的交界面处 的悬挂键密度 N s 为两种半导体材料在交界面处的键密度 之差。即
N N
P P
3
有结区的材料的变化分为: :
突变型异质结: 从一种半导体材料向另一种半导体材料得
过渡只发生于几个原子范围内。
缓变形异质结 : 过渡发生于几个扩散长度范围内，则称为 缓变形异质结。
4
1.不考虑界面态时的能带图 （1）突变反型异质结能带图 有下标“1”者为禁带宽度小的半导体材料的物理参数，有下标“2”者为禁带宽 度大的半导体材料的物理参数。
2 q N D2 X D N A1 X D VD V 2 2 N A1 N N 1 N D 2 N N D2 D 2 1 2 A1 A1
(9-42)
21 2 N A1 N D 2 2 VD V XD qNA1 N D 2 1 N A1 2 N D 2
(9-16)
dV1 ( x) qNA1 x C1 dx 1 dV2 ( x) qND 2 x C2 dx 2
x1 x x0
x0 x x2
(9-17)
(9-18)
21
因势垒区外是电中性的，电场集中在势垒区内，故边界条
件为
dV1 E1 ( x1 ) dx
(9-4)
而价带顶的突变 E v 为
Ev Eg 2 Eg1 1 2
(9-5)
8
而且
Ec Ev Eg 2 Eg 2
(9-6)
式(9-4)、式(9-5)和式(9-6)对所有突变异质结普遍适用。

下图9.2为实际的p-n-Ge-GaAs异质结的能带图
图9.2 p-n-Ge-GaAs异质结的能带图
18
交界面处引入界面态。
二、突变反型异质结的接触电势差及势垒区宽度 以突变pn异质结为例 设p型和n型半导体中的杂质都是均匀分布的，则交界面两 边的势垒区中的电荷密度可以写成
x1 x x0 , 1 ( x) qNA1 x0 x x2 , 2 ( x) qND 2
9
表9-1为实验测定的p型Ge与n型GaAs的有关常数值。
图9-3为突变np异质结能带图，其情况与pn异质结类似。
10
（2）突变同型异质结的能带图
图 9-4(a) 均是n型的两种不同的半导体材料形成的异质结
之间的平衡能带图；（b）为形成异质结之后的平衡能带
图。当两种半导体材料紧密接触形成异质结时，由于禁带 宽度大的 n型半导体的费米能级比禁带宽度小的高，所以 电子将从前者向后者流动。
(9-27)
VD VD1 VD 2
令V1(x1)=0，则VD=V2(x)，并代入式（9-23）、式（9-24 ）中得
qN x qN x D1 , D2 VD 21 2 2
2 A1 1
2 D2 2
因此，将D1、D2分别代入式(9-23)及式（9-24）得
24
qND 2 ( x2 x) 2 V2 ( x) VD 2 2
0
x x1
(9-19) (9-20)
dV1 E1 ( x1 ) dx 由边界条件定出
0
x x1
C1
qN A1 x1
因此，式（9-17）、式（9-18）为
1
, C2