集成电路制造技术-半导体原理与工艺课后习题答案

半导体工艺及芯片制造技术问题答案(全)

常用术语翻译 active region 有源区 2.active ponent有源器件 3.Anneal退火 4.atmospheric pressure CVD (APCVD) 常压化学气相淀积 5.BEOL（生产线）后端工序 6.BiCMOS双极CMOS 7.bonding wire 焊线，引线 8.BPSG 硼磷硅玻璃 9.channel length沟道长度 10.chemical vapor deposition (CVD) 化学气相淀积 11.chemical mechanical planarization (CMP)化学机械平坦化 12.damascene 大马士革工艺 13.deposition淀积 14.diffusion 扩散 15.dopant concentration掺杂浓度 16.dry oxidation 干法氧化 17.epitaxial layer 外延层 18.etch rate 刻蚀速率 19.fabrication制造 20.gate oxide 栅氧化硅 21.IC reliability 集成电路可靠性 22.interlayer dielectric 层间介质（ILD） 23.ion implanter 离子注入机 24.magnetron sputtering 磁控溅射 25.metalorganic CVD(MOCVD)金属有机化学气相淀积 26.pc board 印刷电路板 27.plasma enhanced CVD(PECVD) 等离子体增强CVD 28.polish 抛光 29.RF sputtering 射频溅射 30.silicon on insulator绝缘体上硅（SOI）

《半导体物理学》期末考试试卷参考答案(A卷)-往届

赣南师范学院第1页共2页 2010–2011学年第一学期期末考试参考答案（A 卷）开课学院：物电学院课程名称：半导体物理学考试形式：闭卷，所需时间：120分钟注意事项：1、教师出题时请勿超出边界虚线； 2、学生答题前将密封线外的内容填写清楚，答题不得超出密封线； 3、答题请用蓝、黑钢笔或圆珠笔。一、填空题（共30分，每空1分） 1、电子空穴电子 2、替位式间隙式 3、 01 ()1exp() F f E E E k T = -+ 在热平衡状态下，电子在允许的量子态上如何分布 0()F E E k T B f E e --= 前者受泡利不相容原理的限制 4、电子空穴 00n p 电子-空穴对 n p = 多数少数多数注入的非平衡多数载流子浓度比平衡时的多数载流子浓度小得多少数注入的非平衡少数载流子浓度比平衡时的少数载流子浓度大得多 5、电子在导带和价带之间的直接跃迁，引起电子和空穴的直接复合电子和空穴通过禁带的能级（复合中心）进行复合发射光子发射声子将能量给予其它载流子，增加它们的动能 6、半导体表面非平衡载流子浓度比内部高扩散扩散漂移漂移二、选择题（共10分，每题2分） 1、A 2、B 3、D 4、C 5、B 三、计算题（共60分）一、1、解：（1）因为n p nq pq σμμ=+，又2 i np n =，所以 22i n p i n nq q n n σμμ=+≥= 根据不等式的性质，当且仅当n nq μ＝2 i p n q n μ时，上式取等。解得：1/2 ( )p i n n n μμ=，即此时电导率σ最小。相应地，此时21/2 ()i n i p n p n n μ μ== （ 2）对本征Ge ： 13 19 2() 2.510 1.610 (19003800)2.2810(/) i i n p n q S cm σμμ--=+ =????+ =? 在最小电导率条件下： min 1319((2(2.510)(1.610)/n p i n q n q n S cm σμμ--2=+ =2 =???? =2.12?10() （3）当材料的电导率等于本征电导率时，有： 00()n p i n p n q p q n q μ μμμ+=+ 即：2 00 ()i n p i n p n n q q n q n μμμμ+=+ 整理得:2 2 00()0n i n p i p n n n n μμμμ-++= 解得:0n n = 带入数据得：00()2i i n n n n ==舍或

《半导体制造工艺及设备》课程教学大纲

《半导体制造工艺及设备》课程教学大纲课程类别：技术基础必修课课程代码：BT1410_2 总学时：总学时48 （双语讲授48）适用专业：微电子制造工程先修课程：大学物理、半导体物理、微电子制造基础一、课程的地位、性质和任务本课程是微电子制造工程专业的一门必修的专业技术基础课。其作用与任务是：使学生对集成电路制造工艺及其设备有一个比较系统、全面的了解和认识，初步掌握硅材料制备、氧化、淀积、光刻、刻蚀、离子注入、金属化、化学机械平坦化等工艺及其设备，工艺集成以及CMOS工艺的基础理论。二、课程教学的基本要求 1.初步掌握半导体工艺流程的基本理论与方法； 2.掌握半导体制造技术的基本工艺（硅材料制备、氧化、淀积、光刻、刻蚀、离子注入、金属化、化学机械平坦化）及其设备； 3.初步掌握工艺集成与当前最新的CMOS工艺流程。三、课程主要内容与学时分配 1、半导体制造概述3学时半导体制造在电子制造工程中的地位与概述、基本概念、基本内容 2、硅材料制备3学时直拉法、区熔法 3、氧化4学时氧化物作用、氧化原理、氧化方法、氧化工艺、氧化炉 4、淀积5学时物理淀积与化学气相淀积（CVD）、淀积工艺、CVD淀积系统 5、光刻8学时光刻胶、光刻原理、光刻工艺、光刻设备、先进光刻技术、光学光刻与软光刻。 6、刻蚀4学时刻蚀方法、干法刻蚀、湿法刻蚀、等离子刻蚀、刻蚀反应器 7、离子注入3学时扩散、离子注入原理、离子注入工艺、离子注入机 8、金属化4学时金属类型、金属化方案、金属淀积系统、铜的双大马士革金属化工艺 9、化学机械平坦化（CMP）2学时传统平坦化技术、化学机械平坦化CMP工艺、CMP应用

半导体工艺流程

1清洗集成电路芯片生产的清洗包括硅片的清洗和工器具的清洗。由于半导体生产污染要求非常严格，清洗工艺需要消耗大量的高纯水; 且为进行特殊过滤和纯化广泛使用化学试剂和有机溶剂。在硅片的加工工艺中，硅片先按各自的要求放入各种药液槽进行表面化学处理，再送入清洗槽，将其表面粘附的药液清洗干净后进入下一道工序。常用的清洗方式是将硅片沉浸在液体槽内或使用液体喷雾清洗，同时为有更好的清洗效果，通常使用超声波激励和擦片措施，一般在有机溶剂清洗后立即米用无机酸将其氧化去除，最后用超纯水进行清洗，如图1-6所示。图1-6硅片清洗工艺示意图工具的清洗基本米用硅片清洗同样的方法。 2、热氧化热氧化是在800~1250C高温的氧气氛围和惰性携带气体（N2）下使硅片表面的硅氧化生成二氧化硅膜的过程，产生的二氧化硅用以作为扩散、离子注入的阻挡层，或介质隔离层。典型的热氧化化学反应为： Si + O2 T SiO2

3、扩散扩散是在硅表面掺入纯杂质原子的过程。通常是使用乙硼烷（B2H6）作为N —源和磷烷（PH3）作为P+源。工艺生产过程中通常分为沉积源和驱赶两步，典型的化学反应为： 2PH3 —2P+3H2 4、离子注入离子注入也是一种给硅片掺杂的过程。它的基本原理是把掺杂物质（原子）离子化后，在数千到数百万伏特电压的电场下得到加速，以较高的能量注入到硅片表面或其它薄膜中。经高温退火后，注入离子活化，起施主或受主的作用。 5、光刻光刻包括涂胶、曝光、显影等过程。涂胶是通过硅片高速旋转在硅片表面均匀涂上光刻胶的过程；曝光是使用光刻机，并透过光掩膜版对涂胶的硅片进行光照，使部分光刻胶得到光照，另外，部分光刻胶得不到光照，从而改变光刻胶性质；显影是对曝光后的光刻胶进行去除，由于光照后的光刻胶和未被光照的光刻胶将分别溶于显影液和不溶于显影液，这样就使光刻胶上形成了沟槽。 6、湿法腐蚀和等离子刻蚀通过光刻显影后，光刻胶下面的材料要被选择性地去除，使用的方法就

半导体物理期末试卷(含部分答案

一、填空题 1．纯净半导体Si 中掺错误！未找到引用源。族元素的杂质，当杂质电离时释放电子。这种杂质称施主杂质；相应的半导体称 N 型半导体。 2．当半导体中载流子浓度的分布不均匀时，载流子将做扩散运动；在半导体存在外加电压情况下，载流子将做漂移运动。 3．n o p o =n i 2标志着半导体处于平衡状态，当半导体掺入的杂质含量改变时，乘积n o p o 改变否？不变；当温度变化时，n o p o 改变否？改变。 4．非平衡载流子通过复合作用而消失，非平衡载流子的平均生存时间叫做寿命τ，寿命τ与复合中心在禁带中的位置密切相关，对于强p 型和强n 型材料，小注入时寿命τn 为，寿命τp 为 . 5．迁移率是反映载流子在电场作用下运动难易程度的物理量，扩散系数是反映有浓度梯度时载 q n n 0=μ ，称为爱因斯坦关系式。 6．半导体中的载流子主要受到两种散射，它们分别是电离杂质散射和晶格振动散射。前者在电离施主或电离受主形成的库伦势场下起主要作用，后者在温度高下起主要作用。 7．半导体中浅能级杂质的主要作用是影响半导体中载流子浓度和导电类型；深能级杂质所起的主要作用对载流子进行复合作用。 8、有3个硅样品，其掺杂情况分别是：甲含铝1015cm -3 乙. 含硼和磷各1017 cm -3 丙含镓1017 cm -3 室温下，这些样品的电阻率由高到低的顺序是乙甲丙。样品的电子迁移率由高到低的顺序是甲丙乙。费米能级由高到低的顺序是乙> 甲> 丙。 9．对n 型半导体，如果以E F 和E C 的相对位置作为衡量简并化与非简并化的标准，那么 T k E E F C 02>- 为非简并条件； T k E E F C 020≤-< 为弱简并条件； 0≤-F C E E 为简并条件。 10．当P-N 结施加反向偏压增大到某一数值时，反向电流密度突然开始迅速增大的现象称为 PN 结击穿，其种类为：雪崩击穿、和齐纳击穿（或隧道击穿）。 11．指出下图各表示的是什么类型半导体？ 12. 以长声学波为主要散射机构时，电子迁移率μn 与温度的 -3/2 次方成正比 13 半导体中载流子的扩散系数决定于其中的载流子的浓度梯度。 14 电子在晶体中的共有化运动指的是电子不再完全局限在某一个原子上，而是可以从晶胞中某一点自由地运动到其他晶胞内的对应点，因而电子可以在整个晶体中运动。二、选择题 1根据费米分布函数，电子占据（E F +kT ）能级的几率 B 。 A ．等于空穴占据（E F +kT ）能级的几率 B ．等于空穴占据（E F －kT ）能级的几率 C ．大于电子占据E F 的几率 D ．大于空穴占据 E F 的几率 2有效陷阱中心的位置靠近 D 。 A. 导带底 B.禁带中线 C ．价带顶 D ．费米能级 3对于只含一种杂质的非简并n 型半导体，费米能级E f 随温度上升而 D 。 A. 单调上升 B. 单调下降 C ．经过一极小值趋近E i D ．经过一极大值趋近E i 7若某半导体导带中发现电子的几率为零，则该半导体必定＿D ＿。 A ．不含施主杂质 B ．不含受主杂质 C ．不含任何杂质 D ．处于绝对零度

半导体制造工艺流程

半导体制造工艺流程 N型硅：掺入V族元素--磷P、砷As、锑Sb P型硅：掺入III族元素—镓Ga、硼B PN结：半导体元件制造过程可分为前段（FrontEnd）制程晶圆处理制程（WaferFabrication；简称WaferFab）、晶圆针测制程（WaferProbe）；後段（BackEnd）构装（Packaging）、测试制程（InitialTestandFinalTest）一、晶圆处理制程晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件（如电晶体、电容体、逻辑闸等），为上述各制程中所需技术最复杂且资金投入最多的过程，以微处理器（Microprocessor）为例，其所需处理步骤可达数百道，而其所需加工机台先进且昂贵，动辄数千万一台，其所需制造环境为为一温度、湿度与含尘（Particle）均需控制的无尘室（Clean-Room），虽然详细的处理程序是随著产品种类与所使用的技术有关；不过其基本处理步骤通常是晶圆先经过适当的清洗（Cleaning）之後，接著进行氧化（Oxidation）及沈积，最後进行微影、蚀刻及离子植入等反覆步骤，以完成晶圆上电路的加工与制作。二、晶圆针测制程经过WaferFab之制程後，晶圆上即形成一格格的小格，我们称之为晶方或是晶粒（Die），在一般情形下，同一片晶圆上皆制作相同的晶片，但是也有可能在同一片晶圆上制作不同规格的产品；这些晶圆必须通过晶片允收测试，晶粒将会一一经过针测（Probe）仪器以测试其电气特性，而不合格的的晶粒将会被标上记号（InkDot），此程序即称之为晶圆针测制程（WaferProbe）。然後晶圆将依晶粒为单位分割成一粒粒独立的晶粒三、IC构装制程 IC構裝製程（Packaging）：利用塑膠或陶瓷包裝晶粒與配線以成積體電路目的：是為了製造出所生產的電路的保護層，避免電路受到機械性刮傷或是高溫破壞。半导体制造工艺分类半导体制造工艺分类一双极型IC的基本制造工艺： A在元器件间要做电隔离区（PN结隔离、全介质隔离及PN结介质混合隔离）ECL（不掺金）（非饱和型）、TTL/DTL（饱和型）、STTL（饱和型）B在元器件间自然隔离 I2L（饱和型）半导体制造工艺分类二MOSIC的基本制造工艺：根据栅工艺分类 A铝栅工艺 B硅栅工艺

半导体工艺复习题剖析

填空20’ 简答20’ 判断10’ 综合50’ 第一单元 1.一定温度，杂质在晶体中具有最大平衡浓度，这一平衡浓度就称为什么？固溶度 2.按制备时有无使用坩埚分为两类，有坩埚分为？无坩埚分为？（P24）有坩埚：直拉法、磁控直拉法无坩埚：悬浮区熔法 3.外延工艺按方法可分为哪些？（P37）气相外延、液相外延、固相外延和分子束外延 4.Wafer的中文含义是什么？目前常用的材料有哪两种？晶圆；硅和锗 5.自掺杂效应与互扩散效应（P47-48）左图：自掺杂效应是指高温外延时，高掺杂衬底的杂质反扩散进入气相边界层，又从边界层扩散掺入外延层的现象。自掺杂效应是气相外延的本征效应，不可能完全避免。自掺杂效应的影响： ○1改变外延层和衬底杂质浓度及分布 ○2对p/n或n/p硅外延，改变pn结位置右图：互（外）扩散效应：指高温外延时，衬底中的杂质与外延层中的杂质互相扩散，引起

衬底与外延层界面附近的杂质浓度缓慢变化的现象。不是本征效应，是杂质的固相扩散带来（低温减小、消失） 6.什么是外延层？为什么在硅片上使用外延层？ 1)在某种情况下，需要硅片有非常纯的与衬底有相同晶体结构的硅表面，还要保持对杂质类型和浓度的控制，通过外延技术在硅表面沉积一个新的满足上述要求的晶体膜层，该膜层称为外延层。 2)在硅片上使用外延层的原因是外延层在优化pn 结的击穿电压的同时降低了集电极电阻，在适中的电流强度下提高了器件速度。外延在CMOS 集成电路中变得重要起来，因为随着器件尺寸不断缩小它将闩锁效应降到最低。外延层通常是没有玷污的。 7.常用的半导体材料为何选择硅？ 1）硅的丰裕度。硅是地球上第二丰富的元素，占地壳成分的25%；经合理加工，硅能够提纯到半导体制造所需的足够高的纯度而消耗更低的成本。 2）更高的熔化温度允许更宽的工艺容限。硅 1412℃>锗 937℃。 3）更宽的工作温度。用硅制造的半导体件可以用于比锗更宽的温度范围，增加了半导体的应用范围和可靠性。 4）氧化硅的自然生成。氧化硅是一种高质量、稳定的电绝缘材料，而且能充当优质的化学阻挡层以保护硅不受外部沾污；氧化硅具有与硅类似的机械特性，允许高温工艺而不会产生过度的硅片翘曲。 8.液相掺杂浓度计算（P29）第二单元 1.二氧化硅结构中的氧原子可分为哪几种？（P66）桥键氧原子和非桥键氧原子 2.SiO 2的掩蔽作用硅衬底上的SiO2作掩膜要求杂质在SiO2层中的扩散深度X j 小于SiO2本身的厚度X SiO2 2 2j SiO SiO j 'j Si x D x x x D >=2Si SiO D 1D ?>

半导体的生产工艺流程

半导体的生产工艺流程微机电制作技术，尤其是最大宗以硅半导体为基础的微细加工技术 (silicon-basedmicromachining)，原本就肇源于半导体组件的制程技术，所以必须先介绍清楚这类制程，以免沦于夏虫语冰的窘态。一、洁净室一般的机械加工是不需要洁净室(cleanroom)的，因为加工分辨率在数十微米以上，远比日常环境的微尘颗粒为大。但进入半导体组件或微细加工的世界，空间单位都是以微米计算，因此微尘颗粒沾附在制作半导体组件的晶圆上，便有可能影响到其上精密导线布局的样式，造成电性短路或断路的严重后果。为此，所有半导体制程设备，都必须安置在隔绝粉尘进入的密闭空间中，这就是洁净室的来由。洁净室的洁净等级，有一公认的标准，以class10为例，意谓在单位立方英呎的洁净室空间内，平均只有粒径0.5微米以上的粉尘10粒。所以class后头数字越小，洁净度越佳，当然其造价也越昂贵。为营造洁净室的环境，有专业的建造厂家，及其相关的技术与使用管理办法如下： 1、内部要保持大于一大气压的环境，以确保粉尘只出不进。所以需要大型鼓风机，将经滤网的空气源源不绝地打入洁净室中。 2、为保持温度与湿度的恒定，大型空调设备须搭配于前述之鼓风加压系统中。换言之，鼓风机加压多久，冷气空调也开多久。 3、所有气流方向均由上往下为主，尽量减少突兀之室内空间设计或机台摆放调配，使粉尘在洁净室内回旋停滞的机会与时间减至最低程度。 4、所有建材均以不易产生静电吸附的材质为主。 5、所有人事物进出，都必须经过空气吹浴(airshower)的程序，将表面粉尘先行去除。 6、人体及衣物的毛屑是一项主要粉尘来源，为此务必严格要求进出使用人员穿戴无尘衣，除了眼睛部位外，均需与外界隔绝接触(在次微米制程技术的工厂内，工作人员几乎穿戴得像航天员一样。)当然，化妆是在禁绝之内，铅笔等也禁止使用。 7、除了空气外，水的使用也只能限用去离子水(DIwater,de-ionizedwater)。一则防止水中粉粒污染晶圆，二则防止水中重金属离子，如钾、钠离子污染金氧半(MOS)晶体管结构之带电载子信道(carrierchannel)，影响半导体组件的工作特性。去离子水以电阻率(resistivity)来定义好坏，一般要求至 17.5MΩ-cm以上才算合格；为此需动用多重离子交换树脂、RO逆渗透、与 UV紫外线杀菌等重重关卡，才能放行使用。由于去离子水是最佳的溶剂与清洁剂，其在半导体工业之使用量极为惊人！ 8、洁净室所有用得到的气源，包括吹干晶圆及机台空压所需要的，都得使用氮气(98%)，吹干晶圆的氮气甚至要求99.8%以上的高纯氮！以上八点说明是最基本的要求，另还有污水处理、废气排放的环保问题，再再需要大笔

半导体工艺半导体制造工艺试题库1 答案

一、填空题（每空1分，计31分） 1、工艺上用于四氯化硅的提纯方法有吸附法和精馏法。 2、在晶片表面图形形成过程中，一般通过腐蚀的方法将抗蚀膜图形转移到晶片上，腐蚀的方法有湿法腐蚀和干法腐蚀。 3、直拉法制备单晶硅的过程是：清洁处理——装炉——加热融化——拉晶，其中拉晶是最主要的工序，拉晶包括下种、缩颈、放肩、等径生长和收尾拉光等过程。 3、抛光是晶片表面主要的精细加工过程，抛光的主要方式有化学抛光、机械抛光和化学机械抛光。 4、掺杂技术包括有热扩散、离子注入、合金和中子嬗变等多种方法。 5、晶片中的锂、钠、钾等碱金属杂质，通常以间隙式（空位式或间隙式）扩散方式在晶片内部扩散，并且这类杂质通常称为快扩散（快扩散或慢扩散）杂质。 6、在有限表面源扩散中，其扩散后的杂质浓度分布函数符合高斯分布函数；而在恒定表面源扩散中，其扩散后的杂质浓度分布函数符合余误差分布函数。 7、在离子注入法的掺杂过程中，注入离子在非晶靶中的浓度分布函数满足对称的高斯分布，其浓度最大位于 R P 处。 8、在离子注入后，通常采用退火措施，可以消除由注入所产生的晶格损伤，常用的退火方式有电子束退火、离子束退火、激光退火。 9、根据分凝现象，若K 0＞1，则分凝后杂质集中在尾部（头部或尾部）；若K 0＜1，则杂质分凝后集中在头部（同上）。 10、把硅片置于氯化氢和氧气的混合气体中进行的氧化，称为掺氯氧化。 11、在二氧化硅的热氧化方法中，氧化速度最快的是干氧氧化方法。 12、氢氧合成氧化设备中，两个重要的保险装置是氢气流量保险装置和温度保险装置。 13、工艺中常用的测量二氧化硅厚度的方法有比色法和椭圆偏振光法。 14、固态源硼扩散中常用的硼源是氮化硼，常用的液态磷源是三氯氧磷。 15、箱法扩散在工艺中重要用来进行TTL 电路隐埋层的锑扩散。二、选择题（每题2分，单项多项均有，计12分） 1、在SiO 2网络中，如果掺入了磷元素，能使网络结构变得更（ A ）（A ）疏松（B ）紧密（C ）视磷元素剂量而言 2、在微电子加工环境中，进入洁净区的工作人员必须注意以下事项（A 、B 、C 、D ）（A ）进入洁净区要先穿戴好专用净化工作服、鞋、帽。（B ）进入洁净区前先在风淋室风淋30秒，然后才能进入。（C ）每周洗工作服，洗澡、理发、剪指甲，不用化妆品。（D ）与工作无关的纸张、书报等杂物不得带入。 3、离子注入设备的组成部分有（A 、B 、C 、D ）（A ）离子源（B ）质量分析器（C ）扫描器（D ）电子蔟射器 4、CVD 淀积法的特点有（A 、C 、D ）（A ）淀积温度比较低（B ）吸附不会影响淀积速度（C ）淀积材料可以直接淀积在单晶基片上（D ）样品本身不参与化学反应 5、工艺中消除沟道效应的措施有（A 、B 、C 、D ）（A ）增大注入剂量（B ）增大注入速度（C ）增加靶温（D ）通过淀积膜注入 6、液态源硼扩散所选用的硼源有（A 、B 、C ）（A ）硼酸三甲脂（B ）硼酸三丙脂（C ）三溴化硼（D ）三氯氧磷三、判断（每题1分，计10分） 1、Ⅰ号液是碱性过氧化氢清洗液。（ R ） 2、筛选器是用来去除杂质离子的设备。（ R ） 3、石墨基座的清洁处理，首先用王水煮沸，再用去离子水冲洗。（ R ） 4、注入窗口中淀积的二氧化硅薄层是起退沟道的作用。（ R ） 5、以一般能量注入的重离子，在进入靶片中，以电子阻挡为主。（ F ） 6、硅烷热分解法淀积中，一旦源变成黄色就不能使用。（ R ） 7、在二氧化硅氧化膜中，可动钠离子含量要求越高越好。（ F ） 8、二氧化硅中的宏观缺陷是指用肉眼可以直接观察到的缺陷。（ R ） 9、氮化硼（BN ）是常用的固态硼杂质扩散源。（ R ） 10、用四探针法可以测试扩散后的结深。（ R ）四、名词解释（每题5分，计20分） 1、杂质分凝答：杂质在晶体中有一定分布，在固态中和液态中的分布又不一样，在晶体提纯时，利用杂质在晶体固态和液态的分布不一样，进行提纯，将杂质集中在晶体的头部或尾部，达到提纯的装订班级姓名学号成绩－学年第学期半导第学期半导体制造工艺半导体制造工艺

《半导体器件物理》试卷(一)答案[1](可编辑修改word版)

《半导体器件物理》试卷（一）标准答案及评分细则一、填空（共32 分，每空 2 分） 1、PN 结电容可分为扩散电容和过渡区电容两种，它们之间的主要区别在于扩散电容产生于过渡区外的一个扩散长度范围内，其机理为少子的充放电，而过渡区电容产生于空间电荷区，其机理为多子的注入和耗尽。 2、当MOSFET 器件尺寸缩小时会对其阈值电压V T产生影响，具体地，对于短沟道器件对V T的影响为下降，对于窄沟道器件对V T的影响为上升。 3、在NPN 型BJT 中其集电极电流I C受V BE电压控制，其基极电流I B受V BE 电压控制。 4、硅-绝缘体SOI 器件可用标准的MOS 工艺制备，该类器件显著的优点是寄生参数小，响应速度快等。 5、PN 结击穿的机制主要有雪崩击穿、齐纳击穿、热击穿等等几种，其中发生雪崩击穿的条件为V B>6E g/q。 6、当MOSFET 进入饱和区之后，漏电流发生不饱和现象，其中主要的原因有沟道长度调制效应，漏沟静电反馈效应和空间电荷限制效应。二、简述（共18 分，每小题6 分） 1、Early 电压V A；答案： 2、截止频率f T；答案：截止频率即电流增益下降到 1 时所对应的频率值。

3、耗尽层宽度W。答案：P 型材料和N 型材料接触后形成PN 结，由于存在浓度差，就会产生空间电荷区，而空间电荷区的宽度就称为耗尽层宽度W。三、分析（共20 分，每小题10 分） 1、对于PNP 型BJT 工作在正向有源区时载流子的输运情况；答案：对于PNP 型晶体管,其发射区多数载流子空穴向集电区扩散,形成电流 I EP，其中一部分空穴与基区的电子复合，形成基极电流的I B的主要部分，集电极接收大部分空穴形成电流I CP，它是I C的主要部分。 2、热平衡时突变PN 结的能带图、电场分布，以及反向偏置后的能带图和相应的I-V 特性曲线。（每个图2 分）答案：热平衡时突变PN 结的能带图、电场分布如下所示，反向偏置后的能带图和相应的I-V 特性曲线如下所示。

半导体工艺试卷及答案

杭州电子科技大学研究生考试卷（B卷）

1、什么是CMOS器件的闩锁效应？描述三种阻止闩锁效应的制造技术。（12分）答：闩锁效应就是指CMOS器件所固有的寄生双极晶体管（又称寄生可控硅，简称SCR）被触发导通，在电源和地之间形成低阻抗大电流的通路，导致器件无法正常工作，甚至烧毁器件的现象。这种寄生双极晶体管存在CMOS器件内的各个部分，包括输入端、输出端、内部反相器等。当外来干扰噪声使某个寄生晶体管被触发导通时，就可能诱发闩锁，这种外来干扰噪声常常是随机的，如电源的浪涌脉冲、静电放电、辐射等。闩锁效应往往发生在芯片中某一局部区域，有两种情况：一种是闩锁只发生在外围与输入、输出有关的地方，另一种是闩锁可能发生在芯片的任何地方，在使用中前一种情况遇到较多。 2、为什么要用区熔法生长硅晶体？比较FZ和CZ优缺点。（10分）答：（1）原因：因为区熔法可以得到低至1011cm-1的载流子浓度。区熔生长技术的基本特点是样品的熔化部分是完全由固体部分支撑的，不需要坩埚。柱状的高纯多晶材料固定于卡盘，一个金属线圈沿多晶长度方向缓慢移动并通过柱状多晶，在金属线圈中通过高功率的射频电流，射频功率技法的电磁场将在多晶柱中引起涡流，产生焦耳热，通过调整线圈功率，可以使得多晶柱紧邻线圈的部分熔化，线圈移过后，熔料在结晶为为单晶。另一种使晶柱局部熔化的方法是使用聚焦电子束。整个区熔生长装置可置于真空系统中，或者有保护气氛的封闭腔室内（2）CZ和FZ区别：CZ是直拉法，就是首先把多晶硅置于坩埚内加热熔化，然后采用小的结晶“种子”——籽晶，再慢慢向上提升、结晶，获得大的单晶锭。（3）CZ和FZ优缺点比较：FZ是水平区域熔化生长法，就是水平放置、采用感应线圈加热、并进行晶体生长的技术。直拉法在Si单晶的制备中更为常用，占75％以上。直拉法制备Si单晶的优点是：1）成本低；2）能制备更大的圆片尺寸，6英吋（150mm）及以上的Si单晶制备均采用直拉法，目前直拉法已制备出400mm（16英吋）的商用Si单晶；3）制备过程中的剩余原材料可重复使用；4）直拉法制备的Si单晶位错密度低，0～104cm-2。直拉法制备Si单晶的主要缺点是，由于使用坩埚，Si单晶的纯度不如区熔法。区熔法制备Si单晶的主要优点是，由于不使用坩锅，可制备高纯度的硅单晶，电阻率高达2000Ω-mm，因此区熔法制备的Si单晶主要用于功率器件及电路。区熔法制备Si单晶的缺点是：1）成本高； 3、什么是LOCOS和STI？为什么在高级IC工艺中，STI取代了LOCOS？（12分）答：（1）LOCOS：即“硅的局部氧化”技术（Local Oxidation of Silicon）CMOS工艺最常用的隔离技术就是LOCOS（硅的选择氧化）工艺，它以氮化硅为掩膜实现了硅的选择氧化，在这种工艺中，除了形成有源晶体管的区域以外，在其它所有重掺杂硅区上均生长一层厚的氧化层，称为隔离或场氧化层。-常规的LOCOS工艺由于有源区方向的场氧侵蚀（SiN边缘形成类似鸟嘴的结构，称为“鸟喙效应”bird beak)和场注入的横向扩散，使LOCOS工艺受到很大的限制。STI：浅沟槽隔离(STI)是用于隔绝活动区域的制造方法，它会使实际电流不同于模拟结果。具体情况取决于电晶体位置。（2）取代原因：LOCOS结构影响了有源区长度，为了减小鸟嘴，出现了改进的LOCOS 结构，PBL和PELOX结构。PBL（poly buffer LOCOS多晶衬垫LOCOS）结构是在掩蔽氧化层的SiN和衬底SiO2之间加入一层薄多晶，这样减小了场氧生长时SiN薄膜的应力，也减小了鸟嘴。PELOX（poly encapsulated Locol Oxidation多晶镶嵌LOCOS）结构是在SiN层的顶部和侧部嵌如多晶或非晶薄膜，然后在生长场氧，它同样能减小鸟嘴。因为两种结构增加了工艺的复杂性，故LOCOS一般用于0.5~0.35μm的工艺中。为了更有效的隔离器件的需要，尤其是对于DRAM器件而言；对晶

电子科技大学半导体物理期末考试试卷B试题答案

电子科技大学二零九至二零一零学年第一学期期末考试半导体物理课程考试题 B 卷（ 120分钟）考试形式：闭卷考试日期 2010年元月 18日课程成绩构成：平时 10 分，期中 5 分，实验 15 分，期末 70 分一、填空题: （共16分，每空1 分） 1. 简并半导体一般是重掺杂半导体，忽略。 3. 5. 在半导体中同时掺入施主杂质和受主杂质，它们具有杂质补偿的作用，在制造各种半导体器件时，往往利用这种作用改变半导体的导电性能。 6. ZnO 是一种宽禁带半导体，真空制备过程中通常会导致材料缺氧形成氧空位，存在氧空位的ZnO 半导体为 N/电子型半导体。 9. 有效质量概括了晶体内部势场对载流子的作用，可通过回旋共振实验来测量。 10. 某N 型Si 半导体的功函数W S 是4.3eV ，金属Al 的功函数W m 是4.2 eV ，该半导体

和金属接触时的界面将会形成反阻挡层接触/欧姆接触。 11. 有效复合中心的能级位置靠近禁带中心能级/本征费米能级/E i 。 12. MIS 结构中半导体表面处于临界强反型时，表面少子浓度等于内部多子浓度，表面 13. 金属和n 型半导体接触形成肖特基势垒，若外加正向偏压于金属，则半导体表面电二、选择题（共15分，每题1 分） 1. 如果对半导体进行重掺杂，会出现的现象是 D 。 A. 禁带变宽 B. 少子迁移率增大 C. 多子浓度减小 D. 简并化 2. 已知室温下Si 的本征载流子浓度为310105.1-?=cm n i 。处于稳态的某掺杂Si 半导体中电子浓度315105.1-?=cm n ，空穴浓度为312105.1-?=cm p ，则该半导体 A 。 A. 存在小注入的非平衡载流子 B. 存在大注入的非平衡载流子 C. 处于热平衡态 D. 是简并半导体 3. 下面说法错误的是 D 。 A. 若半导体导带中发现电子的几率为0，则该半导体必定处于绝对零度 B. 计算简并半导体载流子浓度时不能用波尔兹曼统计代替费米统计 C. 处于低温弱电离区的半导体，其迁移率和电导率都随温度升高而增大 D. 半导体中，导带电子都处于导带底E c 能级位置 4. 下面说法正确的是 D 。 A. 空穴是一种真实存在的微观粒子 B. MIS 结构电容可等效为绝缘层电容与半导体表面电容的的并联 C. 稳态和热平衡态的物理含义是一样的 D. 同一种半导体材料中，电子迁移率比空穴迁移率高 5. 空间实验室中失重状态下生长的GaAs 与地面生长的GaAs 相比，载流子迁移率要

半导体物理试卷a答案

一、名词解释（本大题共5题每题4分，共20分） 1. 受主能级：通过受主掺杂在半导体的禁带中形成缺陷能级。正常情况下，此能级为空穴所占据，这个被受主杂质束缚的空穴的能量状态称为受主能级。 2. 直接复合：导带中的电子越过禁带直接跃迁到价带，与价带中的空穴复合，这样的复合过程称为直接复合。 3. 空穴：当满带顶附近产生P0个空态时，其余大量电子在外电场作用下所产生的电流，可等效为P0个具有正电荷q和正有效质量m p，速度为v(k)的准经典粒子所产生的电流，这样的准经典粒子称为空穴。 4. 过剩载流子：在光注入、电注入、高能辐射注入等条件下，半导体材料中会产生高于热平衡时浓度的电子和空穴，超过热平衡浓度的电子△n=n-n0和空穴 △p=p-p0称为过剩载流子。 5.费米能级、化学势答：费米能级与化学势：费米能级表示等系统处于热平衡状态，也不对外做功的情况下，系统中增加一个电子所引起系统自由能的变化，等于系统的化学势。处于热平衡的系统有统一的化学势。这时的化学势等于系统的费米能级。费米能级和温度、材料的导电类型杂质含量、能级零点选取有关。费米能级标志了电子填充能级水平。费米能级位置越高，说明较多的能量较高的量子态上有电子。随之温度升高，电子占据能量小于费米能级的量子态的几率下降，而电子占据能量大于费米能级的量子态的几率增大。二、选择题（本大题共5题每题3分，共15分） 1．对于大注入下的直接辐射复合，非平衡载流子的寿命与（D ） A. 平衡载流子浓度成正比 B. 非平衡载流子浓度成正比 C. 平衡载流子浓度成反比 D. 非平衡载流子浓度成反比 2．有3个硅样品，其掺杂情况分别是：含铝1×10-15cm-3乙.含硼和磷各1×10-17cm-3丙.含镓1×10-17cm-3 室温下，这些样品的电阻率由高到低的顺序是（C ）甲乙丙 B. 甲丙乙 C. 乙甲丙 D. 丙甲乙3．有效复合中心的能级必靠近( A ) 禁带中部 B.导带 C.价带 D.费米能级4．当一种n型半导体的少子寿命由直接辐射复合决定时，其小注入下的少子寿

半导体制造工艺期末考试重点复习资料

1、三种重要的微波器件：转移型电子晶体管、碰撞电离雪崩渡越时间二极管、MESFET。 2、晶锭获得均匀的掺杂分布：较高拉晶速率和较低旋转速率、不断向熔融液中加高纯度多晶硅，维持熔融液初始掺杂浓度不变。 3、砷化镓单晶：p型半导体掺杂材料镉和锌，n型是硒、硅和锑硅：p型掺杂材料是硼，n型是磷。 4、切割决定晶片参数：晶面结晶方向、晶片厚度（晶片直径决定）、晶面倾斜度（从晶片一端到另一端厚度差异）、晶片弯曲度（晶片中心到晶片边缘的弯曲程度）。5、晶体缺陷：点缺陷（替位杂质、填隙杂质、空位、Frenkel，研究杂质扩散和氧化工艺）、线缺陷或位错（刃型位错和螺位错，金属易在线缺陷处析出）、面缺陷（孪晶、晶粒间界和堆垛层错，晶格大面积不连续，出现在晶体生长时）、体缺陷（杂质和掺杂原子淀积形成，由于晶体固有杂质溶解度造成）。 6、最大面为主磨面，与<110>晶向垂直，其次为次磨面，指示晶向和导电类型。 7、半导体氧化方法：热氧化法、电化学阳极氧化法、等离子化学汽相淀积法。 8、晶体区别于非晶体结构：晶体结构是周期性结构，在许多分子间延展，非晶体结构完全不是周期性结构。 9、平衡浓度与在氧化物表面附近的氧化剂分压值成正比。在1000℃和1个大气压下，干氧的浓度C0是5.2x10^16分子数/cm^3，湿氧的C0是3x10^19分子数/cm^3。

10、当表面反应时限制生长速率的主要因素时，氧化层厚度随时间呈线性变化 X=B(t+)/A线性区（干氧氧化与湿氧氧化激活能为2eV,）；氧化层变厚时，氧化剂必须通过氧化层扩散，在二氧化硅界面与硅发生反应，并受扩散过程影响，氧化层厚度与氧化时间的平方根成正比，生长速率为抛物线X^2=B(t+)抛物线区（干氧氧化激活能是1.24Ev,湿氧氧化是0.71eV）。 11、线性速率常数与晶体取向有关，因为速率常数与氧原子进入硅中的结合速率和硅原子表面化学键有关；抛物线速率常数与晶体取向无关，因为它量度的是氧化剂穿过一层无序的非晶二氧化硅的过程。 12、较薄的氧化层MOSFET栅氧化层用干氧氧化，较厚的用湿氧氧化，如MOS集成电路中的场氧化层和双极型器件，以获得适当隔离和保护，20nm为界限。 13、给定氧化条件下，在<111>晶面衬底上生成的氧化层厚度大于<100>晶面衬底，因为<111>方向线性速率常数更大。值得注意的是温度和时间相同时，湿氧氧化厚度是干氧的5~10倍。 14、氧化掩膜厚度一般用实验测量方法获得，主要取决于特定温度和时间下，不能使低掺杂硅衬底发生反型，典型厚度为0.5um~1.0um。 15、二氧化硅中各掺杂杂质扩散常数依赖氧的密度、性能和结构。 16、MOS器件受氧化层中的电荷和位于二氧化硅-硅界面处势阱影响。 17、势阱和电荷的基本类别：界面势阱电荷Qit（由于二氧化硅-硅界面特性产生，取决于这个界面的化学组分，势阱位于二氧化硅-硅界面处，能态在硅禁带中，界

半导体制造工艺流程

半导体元件制造过程可分为 ?前段（Front End）制程晶圆处理制程（Wafer Fabrication；简称Wafer Fab）、晶圆针测制程（Wafer Probe）； ?後段（Back End）构装（Packaging）、测试制程（Initial Test and Final Test）

一、晶圆处理制程 ?晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件（如电晶体、电容体、逻辑闸等），为上述各制程中所需技术最复杂且资金投入最多的过程，以微处理器（Microprocessor）为例，其所需处理步骤可达数百道，而其所需加工机台先进且昂贵，动辄数千万一台，其所需制造环境为为一温度、湿度与含尘（Particle）均需控制的无尘室（Clean-Room），虽然详细的处理程序是随著产品种类与所使用的技术有关；不过其基本处理步骤通常是晶圆先经过适当的清洗（Cleaning）之後，接著进行氧化（Oxidation）及沈积，最後进行微影、蚀刻及离子植入等反覆步骤，以完成晶圆上电路的加工与制作。

二、晶圆针测制程 ?经过Wafer Fab之制程後，晶圆上即形成一格格的小格，我们称之为晶方或是晶粒（Die），在一般情形下，同一片晶圆上皆制作相同的晶片，但是也有可能在同一片晶圆上制作不同规格的产品；这些晶圆必须通过晶片允收测试，晶粒将会一一经过针测（Probe）仪器以测试其电气特性，而不合格的的晶粒将会被标上记号（Ink Dot），此程序即称之为晶圆针测制程（Wafer Probe）。然後晶圆将依晶粒为单位分割成一粒粒独立的晶粒

半导体制造工艺流程

半导体制造工艺流程半导体相关知识本征材料：纯硅9-10个 250000Ω.cm3 N型硅：掺入V族元素--磷P、砷As、锑Sb P型硅：掺入III族元素—镓Ga、硼B PN结：半导体元件制造过程可分为前段（Front End）制程晶圆处理制程（Wafer Fabrication；简称Wafer Fab）、晶圆针测制程（Wafer Probe）；后段（Back End）构装（Packaging）、测试制程（Initial Test and Final Test）晶圆边缘检测系统一、晶圆处理制程晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件，为各制程中所需技术最复杂且资金投入最多的过程，以微处理器（Microprocessor）为例，其所需处理步骤可达数百道，而其所需加工机台先进且昂贵，有时可达数千万一台，其所需制造环境为为一温度、湿度与含尘（Particle）均需控制的无尘室（Clean-Room），虽然详细的处理程序是随著产品种类与所使用的技术有关；不过其基本处理步骤通常是晶圆先经过适当的清洗（Cleaning）之后，接著进行氧化（Oxidation）及沉积，最后进行微影、蚀刻及离子植入等反覆步骤，以完成晶圆上电路的加工与制作。晶圆与晶片的区别制造半导体前，必须将硅转换为晶圆片。这要从硅锭的生长开始。单晶硅是原子以三维空间模式周期形成的固体，这种模式贯穿整个材料。多晶硅是很多具有不同晶向的小单晶体单独形成的，不能用来做半导体电路。多晶硅必须融化成单晶体，才能加工成半导体应用中使用的晶圆片。晶片由晶圆切割成，直径和晶圆相同，厚度为300μm 由于硅很硬，要用金刚石锯来准确切割晶圆片，以得到比要求尺寸要厚一些的晶片。激光锯也有助于减少对晶圆片的损伤、厚度不均、弯曲以及翘曲缺陷。切割晶圆片后，开始进入研磨工艺。研磨晶圆片以减少正面和背面的锯痕和表面损伤。同时打薄晶圆片并帮助释放切割过程中积累的硬力。研磨后，进入刻蚀和清洗工艺，使用氢氧化钠、乙酸和硝酸的混合物以减轻磨片过程中产生的损伤和裂纹。关键的倒角工艺是要将晶圆片的边缘磨圆，彻底消除将来电路制作过程中破损的可能性。倒角后，要按照最终用户的要求，经常需要对边缘进行抛光，提高整体清洁度以进一步减少破损。

半导体制造工艺流程

半导体制造工艺流程集团文件发布号：（9816-UATWW-MWUB-WUNN-INNUL-DQQTY-

经过WaferFab之制程後，晶圆上即形成一格格的小格，我们称之为晶方或是晶粒（Die），在一般情形下，同一片晶圆上皆制作相同的晶片，但是也有可能在同一片晶圆上制作不同规格的产品；这些晶圆必须通过晶片允收测试，晶粒将会一一经过针测（Probe）仪器以测试其电气特性，而不合格的的晶粒将会被标上记号（InkDot），此程序即称之为晶圆针测制程（WaferProbe）。然後晶圆将依晶粒为单位分割成一粒粒独立的晶粒三、IC构装制程 IC构装制程（Packaging）：利用塑胶或陶瓷包装晶粒与配线以成积体电路目的：是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。半导体制造工艺分类半导体制造工艺分类一双极型IC的基本制造工艺： A在元器件间要做电隔离区（PN结隔离、全介质隔离及PN结介质混合隔离） ECL（不掺金）（非饱和型）、TTL/DTL（饱和型）、STTL（饱和型）B在元器件间自然隔离 I2L（饱和型）半导体制造工艺分类二MOSIC的基本制造工艺：