数字逻辑读书笔记
数字逻辑笔记综述
目录第零章绪论 (1)0.0.1主板的组成 (1)第一章数制与编码 (3)1.1进位计数制 (3)1.1.1 十进制数的表示 (3)1.1.2 二进制数的表示 (3)1.1.3 八进制数的表示 (3)1.1.4 十六进制数的表示 (4)1.2数制转换 (4)1.2.1 二进制与十进制数的转换 (4)1.2.2 八进制数、十六进制数与二进制数之间的转换 (5)1.3带符号数的代码表示 (5)1.3.1 真值与机器数 (5)1.3.2 原码、反码、补码和移码 (5)1.3.3 机器数的加减运算 (6)1.3.4 十进制得补数 (7)1.4带符号数的代码表示 (8)1.4.1数的定点表示 (8)1.4.2数的浮点表示 (8)1.5数码和字符的代码表示 (8)1.5.1十进制数的二进制表示形式 (8)1.5.2可靠性编码 (9)1.5.3字符编码 (9)2.1逻辑代数的基本概念 (10)2.1.1逻辑变量 (10)2.1.2逻辑运算 (10)2.1.2逻辑函数 (10)2.2逻辑代数公理、定理及规则 (11)2.2.1逻辑函数 (11)2.3逻辑函数表达式的形式与转换 (13)2.3.1逻辑函数的表示方法 (13)2.3.2逻辑函数表达式的基本形式 (14)2.3.3逻辑函数表达式的标准形式 (15)2.3.4逻辑函数表达式的转换 (16)2.4逻辑函数的化简 (18)2.4.1代数化简法 (18)2.4.2 卡诺图化简法 (19)2.4.3 函数化简中有关问题得考虑 (20)第三章组合逻辑电路 (22)3.1逻辑门电路 (22)3.1.1 简单逻辑门电路 (22)3.1.2 复合逻辑电路 (23)3.2逻辑函数的实现 (24)3.2.1 用“与非”门实现逻辑电路 (24)3.2.2用“或非”门实现逻辑函数 (25)3.2.3用“与或非”门实现逻辑函数 (26)3.2.4用“异或”门实现逻辑函数 (27)3.3组合逻辑电路的分析 (28)3.4组合逻辑电路的设计 (29)3.5竞争与冒险 (29)3.5.1竞争与冒险的产生 (29)3.5.2判断冒险 (30)3.5.3消除冒险 (30)第四章同步时序电路 (31)4.1 同步时序逻辑电路模型 (31)4.1.1 同步时序逻辑电路的结构 (31)4.1.1 同步时序逻辑电路的描述 (31)4.2 触发器 (32)4.2.2 D触发器 (35)4.2.3 J-K触发器 (36)4.2.4 T触发器 (38)4.3 同步时序逻辑电路分析 (39)4.4 同步时序逻辑电路设计 (39)4.5同步时序逻辑电路设计举例 (40)第六章采用中、大规模集成电路的逻辑设计 (43)6.1二进制并行加法器 (43)6.2数值比较器 (44)6.3译码器 (44)6.4 多路选择器 (45)6.5 计数器 (45)6.6 寄存器 (46)6.7 寄存器 (46)第零章绪论0.0.1主板的组成主板，又叫主机板(mainboard)、系统板(systemboard)或母板(motherboard)；它安装在机箱内，是微机最基本的也是最重要的部件之一。
数字逻辑电路基础知识整理(属于个人笔记)
数字逻辑电路基础知识整理
1961 年美国德克萨斯仪器公司（TI）率先将数字电路的元、器件和连线制作在同一 硅片上，制成了集成电路，揭开了集成电路发展的序幕。
一、TTL 和 CMOS 逻辑器件分类 逻辑器件的分类方法有很多,下面以逻辑器件的功能、工艺特点和逻辑电平等方法 来进行简单描述。 1.1 TTL 和 CMOS 器件的功能分类 按功能进行划分,逻辑器件可以大概分为以下几类： 门电路和反相器、选择器、译 码器、计数器、寄存器、触发器、锁存器、缓冲驱动器、收发器、总线开关、背板驱动 器等。 1：门电路和反相器 逻辑门主要有与门 74X08、与非门 74X0 0、或门 74X32、或非门 74X02、异或门 74X86、 反相器 74X04 等。 2：选择器 选择器主要有 2-1、4-1、8-1 选择器 74X157、74X153、74X151 等。 3： 编/译码器
ABTE
高级 BiCMOS 技术/增强型收发器逻辑器件
ALB
高级低压 BiCMOS
ALVT
与 TTL 电平兼容高级低压 CMOS 技术
BCT
BiCMOS 总线接口技术
FB
背板收发器逻辑器件Fra bibliotekGTL
喷射收发器逻辑器件
HSTL
高速收发器逻辑器件
JTAG
JTAG 边界扫描支持
LVT
低压 BiCMOS 技术
SSTL
B．串联阻尼电阻（series damping res istors）
输出端加入串联阻尼电阻可以限流,有助于降低信号上冲/下冲噪声,消除线路振铃,
改善信号质量。如图 6－4 所示。具有此特征的 ABT、LVC、LVT、ALVC 系列器件在命名
中加入了“2”或“R”以示区别,如 ABT 162245,ALVCHR162245。对于单向驱动器件,串
数字逻辑实验报告心得5篇
数字逻辑实验报告心得5篇数字逻辑是数字电路逻辑设计的简称，其内容是应用数字电路进行数字系统逻辑设计。
电子数字计算机是由具有各种逻辑功能的逻辑部件组成的，这些逻辑部件按其结构可分为组合逻辑电路和时序逻辑电路。
下面是带来的有关数字逻辑实验报告心得，希望大家喜欢数字逻辑实验报告心得1数字电路中，最基本的逻辑门可归结为与门、或门和非门。
实际应用时，它们可以独立使用，但用的更多的是经过逻辑组合组成的复合门电路。
目前广泛使用的门电路有TTL 门电路和CMOS门电路。
1、TTL门电路TTL门电路是数字集成电路中应用最广泛的，由于其输入端和输出端的结构形式都采用了半导体三极管，所以一般称它为晶体管-晶体管逻辑电路，或称为TTL电路。
这种电路的电源电压为+5V，高电平典型值为3.6V(≥2.4V合格);低电平典型值为0.3V(≤0.45合格)。
常见的复合门有与非门、或非门、与或非门和异或门。
有时门电路的输入端多余无用，因为对TTL电路来说，悬空相当于“1”，所以对不同的逻辑门，其多余输入端处理方法不同。
(1)TTL与门、与非门的多余输入端的处理如图1-1为四输入端与非门，若只需用两个输入端A和B，那么另两个多余输入端的处理方法是：并联悬空通过电阻接高电平请点击输入图片描述图1-1 TTL与门、与非门多余输入端的处理并联、悬空或通过电阻接高电平使用，这是TTL型与门、与非门的特定要求，但要在使用中考虑到，并联使用时，增加了门的输入电容，对前级增加容性负载和增加输出电流，使该门的抗干扰能力下降;悬空使用，逻辑上可视为“1”，但该门的输入端输入阻抗高，易受外界干扰;相比之下，多余输入端通过串接限流电阻接高电平的方法较好。
(2)TTL或门、或非门的多余输入端的处理请点击输入图片描述如图1-2为四输入端或非门，若只需用两个输入端A和B，那么另两个多余输入端的处理方法是：并联、接低电平或接地。
并联低电平或接地请点击输入图片描述图1-2 TTL或门、或非门多余输入端的处理(3)异或门的输入端处理异或门是由基本逻辑门组合成的复合门电路。
数字逻辑与电路设计-笔记
数字逻辑与电路设计-笔记●第一章基础知识●信号概念●模拟信号：数值随时间连续变化●数字信号：数值和时间均离散●数字逻辑电路类型●记忆功能●组合逻辑电路任何时刻的稳定输出仅取决于该时刻的输入，与过去的输入无关●时序逻辑电路输出不仅取决于该时刻的输入，也与过去的输入相关●形式●集成电路●分立电路●器件●TTL●CMOS●数制与转换●基本要素●基数：用到的数字符号个数●位权：用来表示不同数位上数值大小的固定常数值●表示方法●并列表示法普通数字表示法，括号右下角的数字表示进制●多项式表示法表示为数位*位权的和的形式●进制转换●十进制 -> R进制●整数部分：除2取1●1. 短除法●2. 从下到上为高位到低位●小数部分：乘2取整●1、将小数部分乘2●2、若整数部分为0则0，为1则1●3、取位数根据要求精度，未指定则求到第一次为0为止●二进制 <=> 8/16进制●八进制：3位 <-> 1位●16进制：4位 <-> 1位●带符号二进制数码●真值用+/-表示正负的二进制数称为真值●机器码●原码最高位为符号位，0表示正，1表示负，其后为真值●小数的原码：整数位表示正负●反码符号位不变，若为负数则真值部分按位取反●小数反码：整数部分为符号位，正数不变，负数全部取反●整数反码：需要添加符号位●补码符号位不变，真值部分操作与反码相同，若为负数在反码基础上+1（源自反码加法）●特殊规则：补码的补码是原码●加法时若符号位产生进位应该舍弃左溢出的位数●十进制的二进制编码（BCD码）●8421码●4位二进制码从高到低权值为8，4，2，1●后6个码为非法码●加法运算：逢10进1，有进位或出现冗余码时+6调整●2421码●4位二进制码从高到低权值为2，4，2，1●2421码不具备单值性：舍弃重复的更小的码●2421码是对9的自补编码：m按位取反即可得到(9-m)●余3码●8421码+0011形成的无权码（不能通过权值展开表示），每个码都比8421码多3●正在落在中间10位（相比8421前进3位）●转为十进制：用8421码减3●余3码时对9的自补编码●加法运算：如果有进位，结果+3；如果无进位，结果-3●可靠性编码●格雷码●奇偶校验码●第二章逻辑代数基础●电路门●或门●与门●非门●组合：同或门A、B取值相同为1，相异为0，与异或门相对，通常用异或非门表示●逻辑函数表示法●逻辑表达式由逻辑变量，与、或、非运算符构成的表达式●运算规则●两种逻辑表达式●与-或表达式若干与项进行或运算，表示为积相加●最小项/标准与项 (mi)●定义●与项中包含了所有变量（变量或反变量）●每个变量只出现一次●i 的取值规则●原变量用1表示，反变量用0表示●依次排列为二进制串，转为十进制即为i●性质●任意最小项，有且仅有一种变量取值组合使该最小项的值为1，且不同最小项对应取值不同●n个变量的全部最小项相与为1●相同变量构成的两个不同最小项相乘为0●n个变量构成的最小项有n个相邻最小项相邻最小项：只有一个变量相反的最小项●或-与表达式若干或项进行与运算，表示为和相乘●最大项/标准或项 (Mi)●定义：与最小项相同●i 的取值规则：与最小项相同●性质：●任意最大项，有且仅有一种取值组合使该项取值为0，且不同项取值不同●n个变量的全部最大项相与为0●相同变量构成的两个不同最大项相或为1●n个变量构成的最大项有n个相邻最大项●表达式的转换●代数转换法●求标准与-或表达式●将函数表达式变换为一般与-或表达式●反复使用X=X(Y+~Y)●求标准或-与表达式●将函数表达式变换为一般或-与表达式●反复使用A=(A+B)(A+~B)●真值表转换法●求标准与-或表达式：F=1的取值组合●求标准或-与表达式：F=0的取值组合●真值表依次列出一个逻辑函数所有输入变量取值组合以及对应函数值的表格●真值表 -> 逻辑表达式●1、找出F=1的逻辑变量取值●2、把每一组变量写成乘积，不同组相加●逻辑图●波形图●卡诺图表示逻辑变量所有取值组合的小方格所构成的平面图●构成：n变量的全部最小项各用一个小方格表示●二变量卡诺图●n变量卡诺图●每增加一个变量就在右侧/下侧作对称图形●对称轴左边/上边的原数字前+0，右边/下边的原数字前+1●卡诺图是上下、左右代码循环的闭合图形●几何相邻●相接：两方格有共同边●相对：任意一行或一列的两端●相重：对折起来位置重合●性质：可以直观地找到相邻最小项进行合并，依据是并项法●逻辑函数化简以与或表达式化简为主●代数化简法●标准●与项数最少●满足上述条件下每个与项中变量数最少●方法？●并项法●吸收法●消去法●配项法●化为与或表达式●1、对或-与表达式求对偶，得到与-或表达式●2、求最简与-或表达式●3、再次求对偶，得到最简或-与表达式●卡诺图化简法●卡诺圈：将相邻最小项的小方格圈在一起进行合并为一个与项●卡诺圈中同时出现0/1的变量在新与项中被消去●卡诺圈中的对象必须原变量和反变量成对出现●质蕴含项（质项）质蕴含项不是任何其他蕴含项的子集（最大的圈圈）●必要质蕴含项若一个质蕴含项包含不被其他任何蕴含项包含的最小项，则为必要质蕴含项●化简步骤●1、作出卡诺图●2、圈出所有质蕴含项●3、找出所有必要质蕴含项●4、消除重复项，写出所有必要质蕴含项的和●列表化简法●第三章集成门电路和触发器●电路半导体器件●双极型集成电路●晶体管-晶体管电路 TTL●MOS集成电路●PMOS●NMOS●CMOS●电路门的构成●晶体三极管●结构●NPN型●PNP型●三极●e(Emitter)：发射极●b(Base)：基极●c(Collector)：集电极●开关特性●静态特性：三极管有截止、放大、饱和三种工作状态●TTL集成逻辑门电路●触发器●定义一种具有记忆功能的电子器件，由逻辑门加上适当反馈线组成●现态：输入信号作用前的状态，记作Qn或Q●次态：输入信号作用后的状态，记作Qn+1●特点●由两个互补的输出端Q和~Q●有两个稳定状态，两个输出端输出相同是不是稳定状态●在一定输入信号作用下，触发器可以从一个稳定状态转移倒另一个稳定状态，输入信号不变或消失后触发器状态稳定不变●分类●按结构分●基本RS触发器●钟控RS触发器●主从触发器●边沿触发器●按功能分●RS触发器●JK触发器●D触发器●T触发器●按触发方式分●电平触发●脉冲触发●边沿触发●描述方法●功能表反映了触发器在不同输入下对应的功能（如置0/1）●状态表反应在一定输入下，现态和次态之间的转移关系●激励表反应触发器从现态转移到某次态对输入信号的要求●状态图状态表画成有向图的形式●卡诺图状态表画成卡诺图的形式●基本 R-S 触发器直接复位置位触发器的简称●与非门构成●组成：由两个与非门交叉耦合构成●封装●R：置0端/复位端（RESET）●S：置1端/置位端（SET）●输入端小圆圈表明取非（低电平/负脉冲有效）●功能表示●功能表●特性●当输入端连续出现多个脉冲信号，仅第一个信号使触发器反转，可利用此特性消除机械开关震动引起的尖脉冲信号●或非门构成●功能表●钟控 R-S 触发器●组成：由四个与非门，基本R-S触发器+控制门构成●封装●功能表●钟控D触发器●组成：修改钟控R-S的输入端，消除了状态不确定现象，解决了输入约束问题●封装●功能表●钟控 J-K 触发器●组成：钟控RS中添加两条反馈线，也可以解决状态不稳定问题●封装●功能表●钟控T触发器又称计数触发器●组成：把J-K触发器的两个输入端JK连接起来，并把连接在一起的输入端用符号T表示●封装●功能表●主从R-S触发器●结构●上面为从触发器，下面为主触发器●主触发器的输出是从触发器的输入●RD为直接置0端，SD为直接置1端●注意：主从触发器的时钟反相●封装●功能：与R-S触发器一致●第四章组合逻辑电路●第五章同步时序逻辑电路●概念●定义●电路中有统一的时钟信号●存储器件采用钟控触发器●电路状态的改变依赖于输入信号和时钟脉冲信号●现态和次态是针对某个始终脉冲而言的●现态：时钟作用前电路的状态●次态：时钟作用后电路的状态●按输出对输入关系的依从关系分类●Mealy型：输出由状态和输入共同决定●Moore型：输出只由状态决定●自启动/自恢复：无效状态可以自己转换到有效状态●挂起：无法自启动/恢复●描述方法●逻辑函数表达式●输出函数表达式反应电路输出与外部输入、触发器状态的关系●次态函数表达式触发器次态与激励函数、现态的关系（与触发器类型相关）●激励函数表达式电路输入与电路次态之间的关系●状态表状态转移表，表示输入+现态能导出什么样的输出+次态●Mealy型Mealy型输出与输入和现态相关，因此次态与输出绑定，一起与输入绑定●Moore型Moore型输出只与现态有关，状态由输入和现态决定，因此次态与输入绑定，输出点出成一列●状态图●Mealy型●输出写在表示输入的箭头上，格式为输入/输出●Moore型●输出写在表示状态的圈里，格式为状态/输出●时间波形图●作图步骤●1、假设电路初始状态，拟定一输入序列●2、做出状态和输出响应序列●3、根据相应序列画出波形图●时钟端加圈则使下降沿，不加圈则是上升沿●分析方法●表格分析法●判断电路类型和触发器类型●写出输出函数和激励函数表达式●根据表达式列出次态真值表●根据真值表写出状态表和状态图●描述功能●代数分析法●判断电路类型和触发器类型●写出输出函数和激励函数表达式●写出次态方程组●列出状态表和状态图●描述功能●常见功能●模n计数器●模n可逆计数器●序列检测器●可重复序列检测器●设计方法●一般步骤●1、形成原始状态图和原始状态表●确定电路模型●Mealy型所需状态比Moore型少●触发器数量可能一致●设立初始状态●根据需要记忆的信息增加新的状态●确定各时刻电路的输出●作出原始状态表●2、状态化简，求得最小化状态表●n个状态所需触发器数量为m，满足关系：2^m >= n > 2^(m-1)●等效状态●等效对（Si，Sj）对于所有可能的输入序列，分别从状态Si和Sj出发，所得到的输出响应序列完全相同，记作(Si,Sj)为等效对●判断方法：在一位输入的各种取值组合满足●输出相同●次态满足下列情况之一●相同●交错或为各自的现态●次态循环或为等效对●等效类：若干彼此等效的状态构成的集合等效类是一个广义的概念，两个状态或多个状态均可以组成一个等效类，甚至一个状态也可以称为等效类，因为任何状态和它自身必然是等效的●最大等效类：不被任何别的等效类所包含的等效类●化简状态的过程就是寻找出所有最大等效类，每个最大等效类为一个状态●化简方法：隐含表法●隐含表定义●形如对角线砍半的矩阵●横向和纵向的网格数等于n-1●横向从左到右依次标上原状态表中的前n-1个状态●纵向从上到下依次标上原状态表中的后n-1个状态●解题步骤●1、作隐含表●2、寻找等效对●先顺序比较：从上到下，从左到右地比较●直接判断：打√/×●与其他状态相关：填上相关的状态对●再关联比较：指对那些在顺序比较时尚未确定是否等效的状态对作进一步检查。
数字逻辑中一个逻辑问题的讨论
《数字逻辑》是一门学科，它的目的是探索逻辑系统的基本原理，以及如何使用它们
来处理信息和运算。
在《数字逻辑》中，有许多逻辑问题值得我们探索和讨论。
其中一个逻辑问题是：“逻辑推理可以用来解决实际问题吗？”这是一个很有意思的问题，也是关于数字逻辑的一个重要话题。
一方面，有些人认为，逻辑推理可以用来解决实际问题，因为它能够以基于事实的方
式来推断出最佳的结果。
此外，逻辑推理也可以用来探索和检验新的观点或概念，从而帮
助人们解决实际问题。
另一方面，也有一些人认为，逻辑推理并不能用来解决实际问题，因为它仅仅只是一
种理论性的思考方式，而不是一个实用的工具。
因此，它无法解决复杂的实际问题。
在我看来，逻辑推理确实可以用来解决实际问题。
它可以帮助我们在解决问题的过程
中更加清晰地思考，也可以帮助我们更好地检验假设或设想，从而更有效地解决实际问题。
总的来说，《数字逻辑》中的逻辑问题是一个有趣而又深刻的话题，可以帮助我们更
加清楚地了解逻辑推理在解决实际问题中的作用。
数字逻辑感悟心得体会(3篇)
第1篇随着科技的飞速发展，数字逻辑作为现代电子技术的基础，越来越受到人们的关注。
在我学习数字逻辑的过程中，我深刻体会到了这门学科的博大精深，以及它在实际应用中的重要性。
以下是我对数字逻辑的一些感悟和心得体会。
一、数字逻辑的基本概念数字逻辑是一门研究数字电路及其设计方法的学科，主要研究逻辑门、组合逻辑、时序逻辑、数字系统等方面。
在数字逻辑中，我们使用0和1两个数字来表示电路的开关状态，通过逻辑运算来实现各种功能。
数字逻辑在计算机、通信、消费电子等领域有着广泛的应用。
二、数字逻辑的学习方法1. 理解基本概念：在学习数字逻辑之前，首先要了解其基本概念，如逻辑门、逻辑运算、逻辑表达式等。
只有对这些概念有了清晰的认识，才能更好地理解和掌握数字逻辑。
2. 掌握逻辑电路原理：通过学习各种逻辑电路的原理，了解它们在数字系统中的应用。
例如，了解组合逻辑电路在数字系统中的应用，掌握时序逻辑电路的设计方法。
3. 练习电路设计：通过练习电路设计，提高自己的动手能力。
可以从简单的逻辑电路开始，逐步过渡到复杂的数字系统设计。
4. 学习数字系统设计：了解数字系统的设计流程，掌握数字系统设计的方法和技巧。
三、数字逻辑的感悟1. 数字逻辑的严谨性：数字逻辑是一门严谨的学科，要求我们在学习过程中严谨对待每一个概念和公式。
只有掌握了正确的概念和公式，才能在电路设计中避免错误。
2. 数字逻辑的实用性：数字逻辑在现实世界中有着广泛的应用，如计算机、通信、消费电子等。
学习数字逻辑，有助于我们更好地理解和应用这些技术。
3. 数字逻辑的挑战性：数字逻辑的学习过程中，会遇到许多挑战，如复杂的逻辑表达式、复杂的电路设计等。
但正是这些挑战，让我们在克服困难的过程中不断成长。
4. 数字逻辑的跨学科性：数字逻辑与其他学科如计算机科学、电子工程等密切相关。
学习数字逻辑，有助于我们拓宽知识面，提高综合素质。
四、数字逻辑的心得体会1. 数字逻辑的学习需要耐心和毅力：数字逻辑的学习过程中，会遇到许多困难和挑战。
数字逻辑知识点总结
1、三极管的截止条件是V BE ＜0.5V ，截止的特点是I b =I c ≈0；饱和条件是 I b ≥（E C -Vces ）/（β·R C ），饱和的特点是V BE ≈0.7V ，V CE =V CES ≤0.3V 。
2、逻辑常量运算公式3、逻辑变量、常量运算公式4、 逻辑代数的基本定律根据逻辑变量和逻辑运算的基本定义，可得出逻辑代数的基本定律。
①互非定律: A+A = l ，A • A = 0 ；1=+A A ，0=•A A ； ②重叠定律（同一定律）：A • A=A ， A+A=A ；③反演定律(摩根定律）：A • B=A+B 9 A+B=A • B B A B A •=+，B A B A +=•； ④还原定律: A A =ch2.1、三种基本逻辑是与、或、非。
2、三态输出门的输出端可以出现高电平、底电平和高阻三种状态。
1、组合电路的特点：电路任意时刻输出状态只取决于该时刻的输入状态，而与该时刻前的电路状态无关。
2、编码器：实现编码的数字电路3、译码器：实现译码的逻辑电路4、数据分配器：在数据传输过程中，将某一路数据分配到不同的数据通道上。
5、数据选择器：逻辑功能是在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号。
6、半加器：只考虑两个一位二进制数相加，而不考虑低位进位的运算电路。
7、全加器：实现两个一位二进制数相加的同时，再加上来自低位的进位信号。
8、在数字设备中，数据的传输是大量的，且传输的数据都是由若干位二进制代码0和1组合而成的。
9、奇偶校验电路：能自动检验数据信息传送过程中是否出现误传的逻辑电路。
10、竞争：逻辑门的两个输入信号从不同电平同时向相反电平跳变的现象。
11、公式简化时常用的的基本公式和常用公式有（要记住）： 1）()()C A B A BC A ++=+2）B A AB += B A B A +=+ (德.摩根定律） 3）B A B A A +=+4）B A AB BC B A AB +=++5）AB B A B A B A +=+ B A B A AB B A +=+12、逻辑代数的四种表示方法是真值表、函数表达式、卡诺图和逻辑图。
数字逻辑实验心得体会(多篇)
数字逻辑实验心得体会（多篇）第1篇：数字逻辑实验心得实验一心得第一次做的数字逻辑实验是全加器，那时什么都还不太了解，听老师讲解完了之后也还不知道从何下手，看到前面的人都开始着手做了，心里很着急可就是毫无头绪……老师说要复制一些文件辅助我们做实验（例如：实验报告模板、实验操作步骤、引脚等与实验有关的文件），还让我们先画原理图。
这时，关于实验要做什么心里才有了一个模糊的框架。
看到别人在拷贝文件自己又没有U盘只好等着借别人的用，当然在等的时候我也画完了全加器的原理图。
拷了文件之后有了实验操作步骤才开始慢慢跟着步骤操作，如此很不熟练的开始了第一次实验。
中途仿真编译等了好久终于激动的看到进度显示99%的时候突然就“无法响应”了！失落之余也只能关了重新做……时间很快就过去了，轮到第二组，实验还是没有完成。
花了一些时间终于下载好了结果也正确了，但由于是第二组实验的时间所以只能等下次再交给老师检查。
但是心里还是很开心！到最后通过自己的努力最终把第一个实验完成了，这是一个好的开始！但是我没想到的是，后来做第二三四个实验的时候都来不及给老师检查这第一个实验。
不过开心的是做完第五个实验的时候终于把第一次实验的尾收了，突然觉得原来认为很难做的第一个实验现在看来是那么的简单！真的发现实验的次数多了，熟练了，知道自己要做的是什么，明确了目标，了解了方向，其实也没有想象中那么困难。
实验二心得第二次做的实验是编码及译码器的应用，相对于第一次的实验难上了好几个层次。
而且之前记得的操作步骤现在几乎忘了，只能从零开始，看一眼操作步骤做一步。
在老师的指导下勉强把原理图画出来了，但是编译的时候还是发现了很多错误甚至少了一些器件。
在慢慢摸索的过程中也渐渐懂得了其中的原理。
该选什么器件？线怎么连？要选择那些引脚？等等。
虽然到最后结束两小时之后还是没能完成本次实验，但是心里有一种成就感，因为我终于开始理解了！毕竟这个实验对于我来说还是有一定挑战的。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
常用公式：
A A A
B =+
A A
B A B +=+ AB AB A += AB A
C BC AB A C ++=+
使用反演规则时，不属于单个变量上的反号应保持不变。
对偶与反演区别：对偶变量不作变化。
偶数个变量的异或和同或是是互反的，奇数个变量的异或和同或是相同的。
()A B C AB AC ⊕=⊕ ()()()A B C A B A C +=++
如果A B C ⊕=，则A C B ⊕=B C A ⊕=
如果A B C =，则A C B = B
C A = 121n A A A ⊕⊕⊕=
（1的个数为奇数） 120n A A A = （0的个数为奇数）
任意两个不相同的最小项的乘积为0
所有最小项的和为1
对于n 变量的逻辑函数，两个相邻的最小项之和，得到一个(n-1个变量的)乘积项,即消去一个变量。
相邻指两个最小项之间只有一个变量互反，其余相同。
任意两个最大项之和为1
全体最大项之积为0
i i M m =
标称电平：0V 5V
输出低电平U OL ：输入全为高电平时的输出电平。
（0.3V ）（灌电流负载）（提高电路驱动能力） 输出高电平U OH ：输入至少有一个为低电平时的输出电平。
（3.6V ）（拉电流负载：对后级负载有较强驱动）
开门电平: 记为U ON ，它是保证门导通时允许的输入最小值。
U ON 越小，在输入高电平时的抗干扰力越强。
关门电平: 记为U OFF ，它是保证门处于截止状态允许的输入最大值。
U OFF 越大，在输入低电平时的抗干扰力越强。
TTL: VCC=+5V; VL=0.2V; VH=3.6V
ECL: VEE=-5.2V ； VL=-1.6V ； VH=-0.8V
CMOS: VDD=+3V ～+18V ； VL=0V; VH= VDD
扇出系数N(带同类门个数):选N=10;工程上选N=6～8
闲置输入端的处理:
与门、与非门:
接“1”(VCC) 与信号端并接使用 闲置(TTL 门输入端闲置等效输入为“1”)
或门、或非门:
接“0”(地) 与信号端并接使用
CMOS 器件输入端闲置:
一般将与门、与非门的多余输入端接VDD ；或门、或非门的多余输入端接地
OC 输出：
必须外接上拉电阻RL(接V DD )
多个OC 门的输出可以连接在一起“线与”
TS 输出：
三态门可以把多个门的输出连接在一起，作为总线输出形式。
但任一时刻只允许一个门处于工作态，其余的必须处于高阻态。
TS 门不需外接上拉电阻.
用代数变换法(替代法)设计无反变量输入的“与非”逻辑电路的步骤为：
(a) 求出函数的最简“与或”式。
(b) 合并头部相同的“与”项，把函数整理成：
∑==n
i i E F 1的形式
(c) 选择合适的替代尾部因子。
例：
一、半加器(Half Adder)
二、全加器(Full Adder)
三、全减器(Full deductor)
完全译码器(设译码器有n 个输入和m 个输出,则m=2n)
ABC AC ABC B ABC AC ABC B C
B A A
C B C B A C B B A F ⋅=+=+=++=
使能端E除了用于控制译码器的工作外还可以：
1、用于译码器的扩展
用两片二线－四线译码器扩展成3线－8线译码器
2、构成译码／数据分配器
二－十进制译码器的功能是将8421BCD码翻译成十个不同点位的指定电平。
利用使能控制端S可以对数据选择器进行扩展。
若在输入变化而输出不应发生变化的情况下输出产生险象，称为静态险象。
若在输入变化而输出应该发生变化，输出在变化过程中产生的险象称动态险象。
若错误输出为负脉冲称“ 0 ”型险象。
若错误输出为正脉冲称“ 1 ”型险象。
判断时直接根据所给函数式，而不能把与非转或非，反之亦然。
化与或非门：
F=(B+D)(B+C)
()()F B D B C =+++
F B D B C =⋅+⋅
F B D B C =⋅+⋅
基本RS 触发器
1n n Q S RQ +=+ 约束：R 1S +=（与非） 0RS =（或非）
RS 同时起作用，Q Q 、
失效 电平型D 触发器（锁存器）
当CP ＝1时，Q 跟随D 变化，只有当CP 下降沿到来时，才将内容锁存 边沿型D 触发器
上升沿
主从JK 触发器
主触发器在CP ＝1期间只能变化一次，变化可能出现在上升沿、中间、下降沿 边沿JK 触发器
1n n n Q JQ KQ +=+
T 触发器
1n n Q T Q +=⊕
等效的条件：
在输入的各种取值组合下:
第一，它们的输出完全相同。
第二，它们的次态满足下列条件之一：
(1) 次态相同；
(2) 次态交错(循环)；
(3) 次态保持原状态不变；
(4) 次态对等效
相容条件：
第一它们的输出完全相同，或者其中的一个(或二个)输出为任意值(d)。
第二它们的次态满足下列条件之一:
(1) 次态相同；
(2) 次态交错；
(3) 次态保持原状态不变；
(4) 其中一个(或两个)为任意值；
(5) 次态对相容。
相容状态无传递性。
检查闭合、覆盖及最小三个条件。