集成电路的电磁兼容测试.pdf-2018-09-29-14-17-40-598
电磁兼容测试资料
电磁兼容测试和控制技术 北京交通大学抗电磁干扰研究中心沙斐2008-3-10电磁兼容测试电磁兼容测试贯穿在产品的设计、开发生产、使用和维护的整个周期，对设备达到电磁兼容起到至关重要的作用。
电磁兼容测试按其目的可分为诊断测试和达标测试。
诊断测试的目的是调查产生电磁兼容问题的原因，确定产生噪声和被干扰的具体部位，从而为采取抑制措施做准备。
达标测试是根据有关电磁兼容标准规定的方法对设备进行测试，评估其是否达到标准提出的要求。
产品在定型和进人市场之前必须进行达标测试。
电磁骚扰发射测试电磁骚扰发射（EMI）包括辐射发射（RE）和传导发射（CE），所以测试也应分两部分进行。
一、骚扰的辐射发射测试辐射发射测试是测量受试设备（EUT）通过空间传播的骚扰辐射场强，标准要求在开阔场地上进行，测试布置如图3所示。
测试天线和被测设备（EUT）之间的距离标准规定为3、10m或30m。
测试天线接收到噪声后由同轴电缆送至骚扰测量仪进行测量，测量频率一般为30～1000MHz。
随着设备内时钟频率的加快，测量频率现在有上升的趋势，有些标准要求测到18GHz，甚至扩展到40GHz。
由于达标测试是测量EUT可能辐射的最大值，所以EUT应放在转台上（可360°旋转）以便寻找EUT的最大噪声辐射方向，EUT离地面高度通常为0.8m。
接收天线的高度应该在1～4m（如测试距离为3m或10m）或2～6m（如测试距离为30m）内扫描。
记录最大辐射场强。
EUT的辐射电磁波到达天线有两条途径，如图4所示。
一条是直达波A，一条是通过地面的反射波B，天线接收到的总场强为直达波和反射波的矢量和，即B A +=由于二条路径长度不同，电磁波到达天线所需时间不同，因此A 和B 有一定相位差Δφ，总场强与Δφ有关．如果A 和B 同相，则两者相加，总场强最大。
如果A E 和B E 反相，则两者相减，总场强最小。
而Δφ与天线高度有关，所以接收天线应该在1～4m 之间变化，以寻找并记录最大场强。
emc电磁兼容测试标准
emc电磁兼容测试标准
电磁兼容性（EMC）测试标准是一组用于评估电子设备在电磁环境中的性能和可靠性的标准。
这些标准涉及到设备的电磁干扰（EMI）发射和电磁敏感度（EMS）的测量，以及电磁辐射和传导的测试。
不同的国家和地区有不同的EMC测试标准，其中一些最广泛使用的标准包括：
1. CISPR 22：这是一个国际标准，适用于计算机设备和类似设备的辐射和传导骚扰测量。
2. CISPR 25：这是一个汽车电子设备的EMC测试标准，包括电磁兼容性和电子设备的可靠性测试。
3. EN 55022：这是一个欧洲标准，适用于计算机设备和类似设备的辐射和传导骚扰测量。
4. EN 55024：这是一个欧洲标准，适用于所有电子设备的免疫性测试。
5. FCC Part 15：这是美国联邦通信委员会的规定，适用于计算机设备和类似设备的辐射和传导骚扰测量。
6. IEC 61000-4-2：这是一个国际标准，适用于电子设备的ESD（静电放电）测量。
7. IEC 61000-4-3：这是一个国际标准，适用于电子设备的辐射测量。
8. IEC 61000-4-4：这是一个国际标准，适用于电子设备的瞬态传导骚扰测量。
9. IEC 61000-4-5：这是一个国际标准，适用于电子设备的瞬态电压骚扰测量。
10. IEC 61000-4-6：这是一个国际标准，适用于电子设备的有源和无源传导骚扰测量。
以上是一些常见的EMC测试标准，但并不是全部。
在进行电磁兼容性测试时，应选择适合特定设备和应用的适当标准。
集成电路电磁兼容测试方法标准化概述
集成电路电磁兼容测试方法标准化概述作者：周志屈省源来源：《数字技术与应用》2016年第02期摘要：集成电路（ICs）的电磁兼容性（EMC）的测试方法正受到越来越多的关注，它的标准化测量过程的需要对不同设备一致的评估和比较。
本文讨论了标准化的需求，描述了IEC TC47/SC47A工作组9（WG9）标准化关于IC的EMC测试方法之发射及抗干扰的工作过程，并概述了IC EMC的趋势。
关键词：集成电路电磁兼容电磁辐射标准化中图分类号：TN406 文献标识码：A 文章编号：1007-9416（2016）02-0000-00对集成电路ICs的电磁兼容性EMC特性表征的需求由半导体制造商、用户和技术趋势的不同要求所推动。
IC的EMC测试方法的标准化不会降低工艺进步或推动封装工艺的速度。
而且，标准化的方法可为工艺进步和封装性能的评估提供一个一致性的基准。
国际电气技术委员会（IEC）的IC EMC标准由IEC专业委员会（SC）47A-集成电路主持，它是IEC技术委员会（TC）47-半导体设备的一部分。
SC47A创建了工作组WG9去准备测试过程和测量方法的国际标准以评估ICs的EMC。
WG9的工作程序包括射频（RF）辐射和射频抗干扰的一系列标准。
并尽可能的将其为标准化的测试方法的准备与行业内及国内标准组织标准化的方法相协调，包括但不局限于，美国自动化工程师组织（SAE）和德国VDE标准协会。
1 IEC 之IC辐射测量标准对IC的传导或辐射的射频干扰的测量，可得到一个应用中关于射频辐射的可能性和严重性的有用信息。
SC47A WG9开展了IEC 61967标准课题。
该标准包括六部分：一个总体的指引文件和五个辐射测试方法。
IEC 61967的每个部分在以下内容中描述并在表1中汇总。
2 IEC61967标准辐射测试方法介绍2.1 辐射干扰，横电磁波TEM和宽带横电磁波室TEM cell方法IEC 61967的第二部分定义了一个IC辐射电磁干扰的测量方法。
集成电路电磁兼容测试技术概述
集成电路电磁兼容测试技术概述作者：王媛媛许琼童军来源：《硅谷》2008年第19期[摘要]随着电子工业的发展，集成电路的功能要求日趋多样化，内部结构日趋复杂化，越来越多的功能，甚至是一个完整的片上系统都能够被集成到单个芯片之中，包含模拟、数字等多种形式的工作电路于一体。
这种发展趋势使得芯片级的电磁兼容问题显得尤为突出。
主要介绍集成电路电磁发射测量技术的发展状况。
[关键词]集成电路电磁兼容测试中图分类号：TN407 文献标识码：A 文章编号：1671－7597（2008）1010034－01一、引言随着电子技术的快速发展，各类电子电器设备已经广泛应用于人们的日常生活之中。
这些电子设备在提高人们生活品质的同时，也带来了大量的电磁污染。
过去，集成电路生产商关心的重点是研究集成电路的设计技术、研制和生产成本、应用领域和使用性能，几乎很少需要考虑电磁兼容的问题。
但是现在，集成电路设计技术的发展使得电磁兼容性问题越来越突出，直接影响芯片功能的实现，因此也越来越受到重视。
集成电路的电磁兼容性能有两方面考虑：一、集成电路器件在预定工作场所的电磁环境下工作时，不会影响临近其他器件的工作；二、自身工作性能也不会被其他器件所影响。
这样，才能认为该器件满足此电磁环境下的电磁兼容性要求。
目前，世界上众多国家和国际王媛媛许琼童军（西安科技大学电气与控制工程学院陕西西安710054）组织已经针对电子电气产品制定出相应的EMC（Electromagnetic Compatibility）标准。
电磁兼容性要求已成为系统工作可靠性的重要考察内容。
二、集成电路的电磁兼容标准制定机构由于集成电路的电磁兼容是一个相对较新的学科，尽管对于电子设备及子系统已经有了较详细的电磁兼容标准，但对于集成电路来说其测试标准却相对滞后。
国际电工委员会第47A 技术分委会(IEC SC47A)早在1990年就开始专注于集成电路的电磁兼容标准研究。
此外，北美的汽车工程协会也开始制定自己的集成电路电磁兼容测试标准SAE J 1752，主要是发射测试的部分。
集成电路测试
第一章集成电路的测试1.集成电路测试的定义集成电路测试是对集成电路或模块进行检测，通过测量对于集成电路的输出回应和预期输出比较，以确定或评估集成电路元器件功能和性能的过程，是验证设计、监控生产、保证质量、分析失效以及指导应用的重要手段。
.2.集成电路测试的基本原理 输入X 输出回应Y 被测电路DUT （Device Under Test ）可作为一个已知功能的实体，测试依据原始输入x 和网络功能集F （x ），确定原始输出回应y ，并分析y 是否表达了电路网络的实际输出。
因此，测试的基本任务是生成测试输入，而测试系统的基本任务则是将测试输人应用于被测器件，并分析其输出的正确性。
测试过程中，测试系统首先生成输入定时波形信号施加到被测器件的原始输入管脚，第二步是从被测器件的原始输出管脚采样输出回应，最后经过分析处理得到测试结果。
3.集成电路故障与测试集成电路的不正常状态有缺陷（defect ）、故障（fault ）和失效（failure ）等。
由于设计考虑不周全或制造过程中的一些物理、化学因素，使集成电路不符合技术条件而不能正常工作，称为集成电路存在缺陷。
集成电路的缺陷导致它的功能发生变化，称为故障。
故障可能使集成电路失效，也可能不失效，集成电路丧失了实施其特定规范要求的功能，称为集成电路失效。
故障和缺陷等效，但两者有一定区别，缺陷会引发故障，故障是表象，相对稳定，并且易于测试；缺陷相对隐蔽和微观，缺陷的查找与定位较难。
4.集成电路测试的过程1.测试设备测试仪：通常被叫做自动测试设备，是用来向被测试器件施加输入，并观察输出。
测试是要考虑DUT 的技术指标和规范，包括：器件最高时钟频率、定时精度要求、输入\输出引脚的数目等。
要考虑的因素：费用、可靠性、服务能力、软件编程难易程度等。
1.测试界面测试界面主要根据DUT 的封装形式、最高时钟频率、A TE 的资源配置和界面板卡形等合理地选择测试插座和设计制作测试负载板。
电磁兼容性要求及测试
2.15 （电磁）兼容裕量 （Electromagnetic） Compatibility Margin 装置、设备或系统的抗扰度限值与骚扰源的发射限值之间的 差值。 下图给出了它们之间的关系。
三.电磁兼容测试标准的标准体系及通过通用 标准看电子电气产品对电磁兼容性测量的要 求
根据不同电磁兼容标准在电磁兼容测试中的 不同地位，电磁兼容标准（体系）可分为四 级，分别是：
Immunity Level 用规定的方法注入在特定装置、设备或系统上不会出现运行 性能降低的某给定电磁骚扰的最大电平。
2.12 抗扰度限值 Immunity limit 要求的最小抗扰度电平。 “限值”是人为指定的参数。 2.13 发射裕量 Emission Margin 电磁兼容电平与发射限值的差值。 2.14 抗扰度裕量 Immunity Margin 抗扰度限值与电磁兼容电平的差值。
2.7 （对骚扰的）抗扰度 Immunity （to a Disturbance） 在存在电磁骚扰的情况下，装置、设备或系统具有 不降低其运行性能的能力。 2.8 （电磁）敏感性 Electro-Magnetic Susceptibility （EMS） 在存在电磁骚扰的情况下，装置、设备或系统没有 不降低其运行性能的能力。 敏感性即缺乏抗扰度。 无论抗扰度还是敏感性都是反应装置、设备或系统 的抗干扰能力，仅仅是两者观察的角度不同而己。 在军标体系中常用敏感性这一术语；而在民标体系 中惯用抗扰度一词。
从字面理解看，设备的电磁兼容性包含了两方面的意思：首 先，设备要有一定的抗干扰能力，使其在电磁环境中能够正 常工作；其次，设备工作中自身产生的电磁骚扰应抑制在一 定水平下，不能对同处于一个电磁环境中的任何事物构成不 能承受的电磁骚扰。
芯片集成电路电磁兼容测试技术
芯片集成电路电磁兼容测试技术摘要：当今，集成电路的电磁兼容性越来越受到重视，芯片电磁兼容(EMC)技术关乎整机电子系统及其周围电子器件的运行的安全可靠性，电磁兼容性。
电子设备和系统的生产商努力改进他们的产品以满足电磁兼容规范，降低电磁发射和增强抗干扰能力,集成电路（IC）的电磁兼容性（EMC）的测试方法正受到越来越多的关注,文章基于国内外资料调研和课题组的研究成果,介绍了器件级(IC)EMC测试方面的发展现状，测试标准，详细介绍了器件级(IC)主要的电磁兼容测试方法。
关键词：标准集成电路电磁兼容电磁辐射GTEM小室TEM小室1、集成电路电磁兼容项目背景近年来，世界范围内电子产品正在以无线、便携、多功能和专业化的趋势快速发展，集成电路在数字电子产品与电子系统中越来越重要，使用的程度也在随着集成电路产业的发展不断加深，从摩尔定律提出至今，集成电路就基本保持每2年集成度翻一倍、但是价格却减半的发展趋势。
尤其是近些年来，IC芯片的频率越来越高，所集成的晶体管数目越来越多，IC芯片自身的供电电压越来越低，加工芯片的特征尺寸进一步减小，越来越多的功能，甚至是一个完整的系统都能够被集成到单个芯片之中。
图1IC发展总体趋势图2IC性能发展趋势根据SEMI的分析报告，全球半导体市场从2015到2025年的预期份额，包括了各类型芯⽚所占的份额。
相⽚2015年的3427亿美元，预计在2025的市场份额将会达到6556亿美元，复合增长率为6.7%。
集成电路的快速发展，这为集成电路的大范围、多层次应用奠定了基础。
尤其在消费类产品领域，这种发展趋势尤为明显，各种数码类产品的普及就是很好的说明。
图3各类型芯⽚所占的份额图4各尺寸芯⽚所占的份额这种快速发展也造成了电子系统电磁兼容性问题的日益突出，芯⽚复杂性、IO口的数量、⽚作频率、瞬态电流都会有所增加，这些发展均使得芯片级电磁兼容显得尤为突出，更高的集成度和使用密度，是片内和片外耦合的发生几率大大提高。
电磁兼容性(EMC)仿真.pdf
设计早期对电磁兼容性(EMC)问题的考虑随着产品复杂性和密集度的提高以及设计周期的不断缩短，在设计周期的后期解决电磁兼容性（EMC）问题变得越来越不切合实际。
在较高的频率下，你通常用来计算EMC的经验法则不再适用，而且你还可能容易误用这些经验法则。
结果，70%～90%的新设计都没有通过第一次EMC测试，从而使后期重设计成本很高，如果制造商延误产品发货日期，损失的销售费用就更大。
为了以低得多的成本确定并解决问题，设计师应该考虑在设计过程中及早采用协作式的、基于概念分析的EMC仿真。
较高的时钟速率会加大满足电磁兼容性需求的难度。
在千兆赫兹领域，机壳谐振次数增加会增强电磁辐射，使得孔径和缝隙都成了问题；专用集成电路（ASIC）散热片也会加大电磁辐射。
此外，管理机构正在制定规章来保证越来越高的频率下的顺应性。
再则，当工程师打算把辐射器设计到系统中时，对集成无线功能（如Wi-Fi、蓝牙、WiMax、UWB）这一趋势提出了进一步的挑战。
传统的电磁兼容设计方法正常情况下，电气硬件设计人员和机械设计人员在考虑电磁兼容问题时各自为政，彼此之间根本不沟通或很少沟通。
他们在设计期间经常使用经验法则，希望这些法则足以满足其设计的器件要求。
在设计达到较高频率从而在测试中导致失败时，这些电磁兼容设计规则有不少变得陈旧过时。
在设计阶段之后，设计师制造原型并对其进行电磁兼容性测试。
当设计中考虑电磁兼容性太晚时，这一过程往往会出现种种EMC问题。
对设计进行昂贵的修复通常是唯一可行的选择。
当设计从系统概念设计转入具体设计再到验证阶段时，设计修改常常会增加一个数量级以上。
所以，对设计作出一次修改，在概念设计阶段只耗费100美元，到了测试阶段可能要耗费几十万美元以上，更不用提对面市时间的负面影响了。
电磁兼容仿真的挑战为了在实验室中一次通过电磁兼容性测试并保证在预算内按时交货，把电磁兼容设计作为产品生产周期不可分割的一部分是非常必要的。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
集成电路的电磁兼容测试当今，集成电路的电磁兼容性越来越受到重视。
电子设备和系统的生产商努力改进他们的产品以满足电磁兼容规范，降低电磁发射和增强抗干扰能力。
过去，集成电路生产商关心的只是成本，应用领域和使用性能，几乎很少考虑电磁兼容的问题。
即使单片集成电路通常不会产生较大的辐射，但它还是经常成为电子系统辐射发射的根源。
当大量的数字信号瞬间同时切换时便会产生许多的高频分量。
尤其是近年来，集成电路的频率越来越高，集成的晶体管数目越来越多，集成电路的电源电压越来越低，加工芯片的特征尺寸进一步减小，越来越多的功能，甚至是一个完整的系统都能够被集成到单个芯片之中，这些发展都使得芯片级电磁兼容显得尤为突出。
现在，集成电路生产商也要考虑自己产品电磁兼容方面的问题。
集成电路电磁兼容的标准化由于集成电路的电磁兼容是一个相对较新的学科，尽管对于电子设备及子系统已经有了较详细的电磁兼容标准，但对于集成电路来说其测试标准却相对滞后。
国际电工委员会第47A 技术分委会(IEC SC47A)早在 1990 年就开始专注于集成电路的电磁兼容标准研究。
此外，北美的汽车工程协会也开始制定自己的集成电路电磁兼容测试标准 SAE J 1752，主要是发射测试的部分。
1997 年，IEC SC47A 下属的第九工作组 WG9 成立，专门负责集成电路电磁兼容测试方法的研究，参考了各国的建议，至今相继出版了150kHz－1GHz的集成电路电磁发射测试标准IEC61967 和集成电路电磁抗扰度标准IEC62132 。
此外，在脉冲抗扰度方面，WG9 也正在制定对应的标准 IEC62215。
目前，IEC61967 标准用于频率为 150kHz 到 1GHz 的集成电路电磁发射测试，包括以下六个部分：第一部分：通用条件和定义(参考 SAE J1752.1)；第二部分：辐射发射测量方法——TEM 小室法(参考 SAE J1752.3)；第三部分：辐射发射测量方法——表面扫描法(参考 SAE J1752.2)；第四部分：传导发射测量方法——1Ω/150Ω直接耦合法；第五部分：传导发射测量方法——法拉第笼法 WFC(workbench faraday cage)；第六部分：传导发射测量方法——磁场探头法。
IEC62132 标准，用于频率为 150kHz 到 1GHz 的集成电路电磁抗扰度测试，包括以下五部分：第一部分：通用条件和定义；第二部分：辐射抗扰度测量方法—— TEM 小室法；第三部分：传导抗扰度测量方法——大量电流注入法(BCI) ；第四部分：传导抗扰度测量方法——直接射频功率注入法(DPI) ；第五部分：传导抗扰度测量方法——法拉第笼法(WFC)。
IEC62215 标准，用于集成电路脉冲抗扰度测试，包括以下三部分，但尚未正式出版：第一部分：通用条件和定义；第二部分：传导抗扰度测量方法——同步脉冲注入法；第三部分：传导抗扰度测量方法——随机脉冲注入法参考(IEC61000-4-2 和IEC61000-4-4) 。
下文主要针对 IEC61967 和 IEC62132 的测试方法进行讲解。
集成电路电磁兼容测试方法电磁发射测试标准——IEC61967第一部分：通用条件和定义传感器：TEM 小室、场探头等；频谱仪或接收机：频率范围覆盖 150kHz-1GHz，峰值检波、带最大值保持功能，分辨率带宽的设置如下表：表一分辨率带宽的选择电源：用电池供电或采用低射频噪声的电源；测试温度：23℃±5℃；环境噪声：除被测 IC 外其余外围电路供电时，所测到的背景噪声低于限值至少 6dB，必要时可采用前置放大器；测试电路板：通常集成电路测试需要安装在一块印制电路板上，为提高测试的方便性与重复性，标准规定了电路板的规格，如下图所示，标准电路板的大小与TEM 小室顶端的开口大小匹配，板上既可以集成IEC61967 发射测试需要的1Ω/150Ω直接耦合法阻抗匹配网络，磁场探头法测试用的迹线，也可以集成 IEC62132-4 用到的耦合电容。
图一标准集成电路测试板第二部分：辐射发射测量方法——TEM 小室法图二 TEM 小室法辐射发射测试示意图TEM 小室其实就是一个变型的同轴线：在此同轴线中部，由一块扁平的芯板作为内导体，外导体为方形，两端呈锥形向通用的同轴器件过渡，一头连接同轴线到测试接收机，另一头连接匹配负载，如下图所示。
小室的外导体顶端有一个方形开口用于安装测试电路板。
其中，集成电路的一侧安装在小室内侧，互连线和外围电路的一侧向外。
这样做使测到的辐射发射主要来源于被测的 IC 芯片。
受测芯片产生的高频电流在互连导线上流动，那些焊接引脚、封装连线就充当了辐射发射天线。
当测试频率低于 TEM 小室的一阶高次模频率时，只有主模 TEM 模传输，此时 TEM 小室端口的测试电压与骚扰源的发射大小有较好的定量关系，因此，可用此电压值来评定集成电路芯片的辐射发射大小。
第三部分：辐射发射测量方法——表面扫描法图三表面扫描法测试图IEC 61967 标准中的这一部分可测试集成电路表面电场和磁场的空间分布状态，测试示意图如下所示：使用电场探头或磁场探头机械地扫过集成电路的表面，记录每次的频率、发射值和探头的空间位置，通过软件进行后处理，各频率点场强的空间分布图可用有色图谱形象地表示出来。
这种方法所能达到的效果与机械定位系统的精度及所用探头的尺寸密切相关。
此方法可以用于一般的 PCB 板，所以未必要采用 IEC61967-1 中推荐的标准测试电路板。
通过对集成电路表面进行电场和磁场扫描，可以准确地定位集成电路封装内电磁辐射过大的区域。
标准推荐使用部分屏蔽的微型电场探头和单匝的微型磁场探头，这两种近场探头都可用 0.5mm 的半刚体同轴电缆制作。
第四部分：传导发射测量方法——1Ω/150Ω直接耦合法图四 1Ω/150Ω直接耦合法测试示意图IEC61967－4 分为两种方法：1Ω测试法和 150Ω测试法。
1Ω测试法用来测试接地引脚上的总骚扰电流，150Ω测试法用来测试输出端口的骚扰电压。
离开芯片的射频电流汇流到集成电路的接地引脚，因此对地回路射频电流的测量可较好地反映集成电路的电磁骚扰大小。
用 1Ω的电阻串联在地回路中，一方面可用来取得地环路的射频电流；另一方面，可实现测试设备与接地引脚端的阻抗匹配。
150Ω测试法可用来测试单根或多根输出信号线的骚扰电压，150Ω阻抗代表线束共模阻抗的统计平均值。
为实现150Ω共模阻抗与50Ω的测试系统阻抗的匹配，必须采用阻抗匹配网络。
测试示意图如前所示。
第五部分：传导发射测量方法——法拉第笼法(WFC)图五法拉第笼法发射测试示意图法拉第笼法可测试电源线和输入输出信号线上的传导骚扰电压。
将装有集成电路的标准电路板或应用电路板放入法拉第笼中，电源线和信号线进出法拉第笼都要经过滤波处理，法拉第笼上测试端口接测试仪器，待测端口接50Ω匹配负载，较好的屏蔽环境降低了测试的背景噪声，测试路径串联 100Ω电阻用来实现 150Ω共模阻抗与 50Ω射频阻抗的匹配，测试原理图如前所示。
第六部分：传导发射测量方法——磁场探头法图六磁场探头法测试示意图磁场探头法是通过测试PCB 板导线上的电流来评定集成电路的电磁发射。
芯片引脚通过PCB 板上的导线与电源或外围电路相连，因而它产生的射频电流可用一个靠近的磁场探头获取，由电磁感应定律，探头输出端的电压正比于导线上的射频电流。
磁场探头的结构细节和推荐尺寸在标准中有详细描述，测试示意图如前所示：集成电路电磁抗扰度测试方法——IEC62132第一部分：通用条件和定义为了评定芯片的抗扰度性能，需要一个易于实现且可复现的测试方法。
芯片的抗扰度可分为辐射抗扰度和传导抗扰度，需要得到集成电路发生故障时的射频功率大小。
抗扰度测试将集成电路工作的性能状态分为五个等级，测试时，连续波和调幅波测试要分别进行，调制方式也是采用1kHz 80％调制深度的峰值电平恒定调幅，这些要求都与汽车零部件的抗扰度测试标准 ISO11452 相似。
第二部分：辐射抗扰度测量方法—— TEM 小室法图七 TEM 小室法法辐射抗扰度测试示意图IEC61967-2 中的 TEM 小室也可以用来进行抗扰度的测试，小室一端将接收机换成信号源和功放，小室另一端接适当的匹配负载。
在小室中建立起来的 TEM 波与远场的 TEM 波非常类似，因而适合用来进行电磁抗扰度的测试。
此外，为了实时地监视集成电路的工作状态，还需要配套的状态监视设备。
测试示意图如前。
第三部分：传导抗扰度测量方法——大量电流注入法(BCI)图八 BCI 测试示意图本方法是对连接到集成电路引脚的单根线缆或线束注入干扰功率，通过注入探头被测电缆由于感性耦合而产生干扰电流，此电流的大小可由另一个电流探头测出。
这种方法其实是由汽车电子抗扰度测试发展而来的,可参见 ISO11452-4，测试示意图如下所示：第四部分：传导抗扰度测量方法——直接射频功率注入法(DPI)图九 DPI 测试示意图与 BCI 方法采用感性注入相对应，DPI 方法采用容性注入。
射频信号直接注入在芯片单只引脚或一组引脚上，耦合电容同时起到了隔直的作用，避免了直流电压直接加在功放的输出端，测试示意图如下所示：第五部分：传导抗扰度测量方法——法拉第笼法 WFC图十法拉第笼法抗扰度测试示意图法拉第笼传导抗扰度测量法采用IEC61967－5 的法拉第笼，只须将接收机替换成信号源和功放，测试示意图如下所示。
屏蔽的结构和良好的滤波使得射频干扰信号被限制在法拉第笼内部，可有效地保护测试操作人员。
R&S 公司的测试系统解决方案针对 IEC61967 的各项测试，R&S 公司采用认证型的接收机 R&S ESCI，结合各种附件，即可完成集成电路电磁发射测试标准。
R&S ESCI 同时具有接收机和频谱仪的功能，完全符合标准 CISPR16-1-1。
工作频率范围是 9kHz-3GHz，内置预选器和 20dB 的预放，带有峰值、准峰值、有效值、线性平均和 CISPR 平均检波器，各检波器可以用条形图显示，且带有峰值保持功能，通过 GPIB 总线接口可由 R&S EMC32 软件包实现远程控制，发射测试配置如下图所示：图十一集成电路电磁发射测试配置图针对 IEC62132 的各项抗扰度测试，R&S 公司采用集成测试系统 R&S IMS，结合各种附件，即可完成所有的集成电路抗扰度测试。
R&S IMS 是一款紧凑型的测试设备，覆盖频率 9 kHz 到3 GHz，内置了信号源、切换开关、功率计和功放，同时也可控制外置功放；通过GPIB 总线接口可由 R&S EMC32 软件包实现远程控制，抗扰度测试配置如下图所示。