极小嵌入式系统中闪存转换层的设计与实现

第3 6卷第2期2017年 6月成都大学学报(自然科学版）Journal of Chengdu University (Natural Science Edition)V ol .36 No .2Jun . 2017文章编号：1004 - 5422(2017)02 - 0168 - 04极小嵌入式系统中闪存转换层的设计与实现任小平，万瑞里，罗正华，黄建刚(成都大学信息科学与工程学院，四川成都610106)摘要：为解决极小嵌入式系统中大数据量的存储问题，在对嵌入式设备广泛采用的N A N D Flash 的特点进行深入研究的基础上，设计了 一种极小嵌入式设备N A N D Flash 存储系统的解决方案.说明了其系统分层结构和 功能用途，详细阐述了闪存转换层中地址映射、糾错、坏块管理、磨损均衡及垃圾收集等算法的设计与实现，并 在S T M 32微控制器上实现了 N A N D Flash 的驱动和管理，验证了设计的可行性和有效性.关键词：极小嵌入式系统；闪存转换;磨损均衡;地址映射;坏块管理 中图分类号:TR333文献标志码:A0引言嵌入式系统主要由微控制器、存储设备、系统总线及I /O 外设等结构组成[1].嵌入式系统的存储能 力决定了系统的可定制性、模块化程度和可编程能力.NAND Flash因其存储容量大、相对成本低、对机 械振动耐受程度高等特点，成为嵌入式设备的主要 存储解决方案[1].随着智能互联的发展，在极小嵌入 式系统中引入N A N D Flash存储设备已经成为趋势. 由于极小嵌入式系统的资源严重受限（R A M < 20 K B ，R 0M < 128 K B )，因此，系统在弓|入 N A N D Flash 时需要设计高效的管理算法，并提高N A N D Flash的 纠错能力，增强系统的可靠性和掉电恢复能力.目前，N A N D Flash的管理算法[2]分为2种:一种 是设计专用的Flash文件系统，这样具有开销小、吞 吐量大且对Flash友好的特点，但此种方式无法兼容 广泛流行的传统磁盘文件系统，并且移植困难;另一 种是通过设计N A N D Flash和传统磁盘文件系统之 间的转换层（f l a s h t r a n s l a t i o n layer，FTL )来解决上述 专用Flash文件系统存在的问题.第2种方式虽然开 销相对较大，但其可兼容磁盘文件系统，方便文件交 流，并且对系统改动较小，移植方便，因而得到了广 泛的认可和应用.本研究基于STM32F103C8T6微控 制器和 G D 5F1G Q4UAYIG N A N D Flash(规格为 1 024 块，每块64页，每页2 112 Byte)的硬件平台，设计了 FTL层，实现了在极小嵌入式系统中N A N D Flash存 储系统的有效管理.1 NAND Flash 存储系统结构NAND Flash 存储系统总体框图如图1所示.硬件部分由NAND Flash 器件及其辅助电路组成;软件 部分分为用户层、文件系统层、F I L 层与存储技术设备（memory technology device ，MTD)层.图1存储系统框图系统的用户层主要为用户提供文件访问服务.文件系统层由通用的文件系统实现（如FAT16/ FAT32等），主要完成文件管理和为用户层提供服务 接口 .FTL层主要实现逻辑的数据读取与地址管理 等功能，对上层提供类似磁盘的固定512 Byte的扇 区式操作接口 .另外，由于N A N D Flash的存储原理 和制造工艺，在设计F T L 层时，还需要考虑坏块的 检测、管理与维护、碎片回收、磨损均衡及异常恢复 等情况[3] . M T D 层实现对Flash类设备的抽象化管 理，对上层提供读、写、擦除及拷贝页等功能接口，对收稿日期：2017-05-02.作者简介：任小平(1990 —），男，硕士，从事嵌入式系统与无线自组织网络研究.第2期任小平，等:极小嵌入式系统中闪存转换层的设计与实现•169 •下层实现硬件的操作，是系统内最底层的驱动程序.2 NAND Flash FTL的实现从功能上划分，F T L层主要完成地址映射、纠错、坏块管理、磨损均衡及垃圾收集等.2.1地址映射地址映射方式有多种，大体上可以分为3类:页 映射、块映射及混合映射[4].综合考虑R A M开销与 系统I/O开销，可以采用以下几种方法实现地址映 射:使用树状页映射，如M-F I L等;使用缓存映射表 算法，如D F I L等；使用混合映射算法，如BAST、LAST、FAST、KAST 及 Super Block 等[5].在极小嵌入式系统中，受限于系统资源，选择 BAST算法较为合适，同时，也可以通过对B A S T算 法进行针对化的优化，使其效率得到有效提高.本设计中，保留5%的物理空间，以3%的数据 块作为日志块（即32块）.在初始无坏块的情况下，N A N D Flash的用户空间容量为120 M B.块地址映射 表将包含972个条目，一共2 K B.映射表数据结构如 表1所示.表1映射表数据结构类型意义u in tl6_tL B N逻辑块号u in tl6_ tPBN日志块物理块号uint8_ t Table [64]逻辑页一物理页映射表单个日志块的映射表大小为64 Byte,则32个日 志块的映射表大小为2 K B.米用二叉查找树(binary search tree,BST)构建查找表，地址映射部分仅占用4 K B内存，很好地平衡了内存开销和I/O调用，满足 了设计要求.2.2纠错算法N A N D Flash由于工艺上的限制，位翻转的问题 较N O R Flash和EEPR0M严重.因此，设计FT L层时 必须考虑纠错算法.本设计采用G D5F1GQ4UAYIG 数据手册中建议的E C C码，通过使用芯片本身内置 的Hamming E C C引擎来实现数据的纠错.其数据结 构如表2所示.表2每页数据结构用途大小/Byte起始地址扇区0200H0H扇区1200H200H扇区2200H400H扇区3200H600H页内偏移1H804H逻辑块号2H805H擦除次数3H807H(仅0页）块类型1H80AH块序号1H80BH 2.3坏块管理与保留块在初始化N A N D Flash时，由于N A N D Flash厂商 保证第0块为好块，因此F T L将选择第0块及后续 完好的一块作为保留块，写入坏块表和擦写次数等 信息，并在系统初始化时载入内存.每块占用2 bit,块状态定义如表3所示.表3块状态表编码意义00坏块11空块10数据块/日志块01系统块作为嵌入式系统，稳定性和可靠性应为系统的 最基本要求.若系统在运行过程中出现坏块率大于 阈值(2%)或平均擦除次数接近N A N D Flash理论擦 写总次数的5/6时，系统将自动进行写保护，并将出 现的不稳定情况通知上层文件系统N A N D Flash.2.4磨损均衡G D5F1G Q4UAYIG N A N D Flash 为 SLC 结构，单块仅10 000次的擦写寿命，因此需要对其实现动态 磨损均衡功能，避免对常用块的频繁擦写而出现坏 块.常用的磨损均衡算法可参见文献[6]所述.与其 他算法相比，H W L算法在内存较低的情况下拥有更 好的磨损均衡效果，故本研究选择H W L算法来实现 磨损均衡管理.H W L算法本身是不确定性算法，所 以在实现该算法时，本研究通过使用在擦除块/重写 块时统计每个块的擦除次数并写入该块的方法来统 计Flash的预期寿命，进而实现磨损均衡管理.2.5垃圾回收算法根据实际情况，本设计在实现垃圾回收时设定 垃圾回收的阈值为系统日志块的1/2.当日志数量大 于日志块容量的1/2时，系统监视进程将依据H W L 算法的计算结果选取相对最“冷”的日志块与其数据 块进行合并.当系统的日志块数量接近用完时，程序 设计为在写扇区过程中自动进行日志块的整理.被动垃圾回收操作由文件系统实现.文件系统在 删除文件后调用FIL层的删除扇区命令，然后FIL层 将计算扇区范围和删除扇区的开销，若满足含有1个 或多个连续块的情况，则会启动垃圾回收算法.2.6读写操作在读操作时，依次对块映射表和页映射表的内 容进行判断.如果逻辑地址不存在于块映射表中，则 返回空数据，否则对页映射表进行判断.如果逻辑基 站不存于页映射表中，则返回块映射表内容，否则返 回页映射表中对应内容.其流程图如图2所示.•170 •成都大学学报（自然科学版)第36卷图2读操作流程图在写操作时，由于应用层以512 Byte作为扇区的大小，而N A N D Flash每页的容量为2 048 Byte,所以程序先将数据写入缓冲区，在下列情况之一发生时，执行写入操作:系统刷新周期;应用层要求回读;向其他扇区写数据，会破坏缓冲区原本数据内容.具体在写操作时，先读取块映射表，若块映射表无此逻辑块的映射信息，则由H W L算法选择一个空块，在指定偏移处写入数据并修改映射表.若块映射表中有此逻辑块的映射信息，则判断此偏移页是否为空.如果逻辑地址偏移页为空，则写入数据，否则，判断此逻辑块的映射信息是否存在于页映射表中.如果逻辑块的映射信息存在于页映射表中，则判断日志块是否有空页，否则，以H W L算法分配空块，并新建页映射条目.若日志块的映射状态为完全连续的状态，则擦除数据块，并将原映射块标记为数据块.若出现日志块满的情况，则启动垃圾回收.其流程图如图3所示.2.7 F T L接口实现根据系统工作原理，本研究针对不同的功能，软件分模块实现为不同的函数.各函数接口名称和功能如表4所示.表4 F IL函数定义及功能说明函数定义函数功能ftl_ read(ftl_ t * ftl, sector, t sector,size _ t size, void * buffer)，读扇区ftl_ write(ftl_ t * ftl, sector, t sector,size _ t size, void * buffer)’写扇区ftl _ init( ftl _ t * ftl，mtd _ t dev)FIL层初始化F IL的空闲函数，在系统空闲时调用，完成系统的垃圾回收和页刷新等任务ftl _ sync( ftl _ t * ftl)刷新FIL的缓冲区，保证M已同步ftl_ ioctl(ftl_ t* ftl,int cmd,*"*)F IL的控制函数，完成如被动垃圾 回收、安全擦除、获取平均擦除次 数及完全垃圾回收等用户手动调 用的任务ftl _ deinit( ftl _ t * ftl)卸载FIL层，写回数据已缓冲的写操作图3写操作流程图3 MTD子系统的实现M T D子系统实现对Flash的实际操作，具体函 数定义及功能说明如表5所示.表5 f f l D函数定义及功能说明__________________函数定义__________________mtd _ init( mtd _ t * dev)mtd _ info( mtd _ t * dev, info _ t * info)mtd_ write (mtd_ t * dev, page, t page, size, tsize, void * buffer)mtd_ read (mtd_ t * dev, page, t page, size, tsize，offset _ t offset，void * buffer)mtd _ erase(mtd _ t * dev，block _ t block)mtd_ deinit(mtd_ t*dev)mtd _ init( mtd _ t * dev)函数功能初始化存储设备获取存储设备的规格和容量向存储设备写入1页读出存储设备1页擦除存储设备1块关闭存储设备初始化存储设备4测试与结果测试在 STM32F103C8T6 与 G D5F1G Q4UAYIG 组 合的硬件平台上完成，设置通信速率为18 Mibit/s，以保证不影响N A N D Flash的读写性能，其硬件实物 如图4所示.图4硬件实物图第2期任小平，等:极小嵌入式系统中闪存转换层的设计与实现•171 •在硬件平台上运行整个软件系统，共占用8 KB S R A M与20 KB R O M(包括调试符号），实现了在极 小嵌入式系统中大容量存储系统的高效访问.同时，对存储系统进行大块数据访问的情况下进行测试，其测试结果如图5所示.1.8 r1.61- 霸_f__欄曝1.4丨.圖 圓圓1.2i图5大块数据访问测试结果由图5可知，随着Flash剩余存储容量的减少，对Flash访问速度并未受到影响，系统工作正常.最后，对系统进行掉电测试，其测试条件为系统 正在写入日志/数据或垃圾回收时，关断系统电源. 测试结果表明，在循环进行1 000次后，系统可顺利 回滚到上一状态，没有出现数据破坏或数据结构损 坏的情况.5结论在资源极度受限的极小嵌入式系统中，本研究 通过合理设计F T L层实现了大容量存储器的访问，为设备的智能互联提供了可能.后续的研究可进一 步从主动垃圾回收和应用新的页/日志搜索树的方式等方面来进一步提升系统的吞吐量和实时性能，实现在极小嵌入式系统中以较低的资源消耗达到类 似N A N D Flash专用文件系统的效果.参考文献：[1] 秦晓康，徐惠民.嵌入式设备N A N D Flash存储系统的设计与实现[J].计算机工程与设计，2010,31(3) :514-517. [2] Park G, Gheon W,Kang J, e t al. A reconfigurable FTL {flashtranslation layer) architecture fo r NAND flash-based applications[J] .A C M Trans E m b Comp Sys,2008,7(4) ：202- 208.[3 ]Chung T S,Park D J,Park S,e t al. A survey o f Flash TranslationL a y e r U].J Syst Arch,2009,55(5 - 6) ：332 - 343.[4] Gupta A, Kim Y, Urgaonkar B. D FTL：a flash translation layeremploying demand-based selective caching o f page-level address mappings[ C]//Proceedings o f the \A th Intematioanl Conference on Architectural Support fo r Programming Languages and Operat­ing System s. Washington, DC, U S A： A C M Press, 2009： 229 -240.[5] Lee Y G,Jung D,Kang D,et al. j u l-F T L：a memory-efficient flashtranslation layer supporting multiple mapping granularities[G]// ACM International Conference on Embedded Software,EMSOFT 2008. Atlanta,G A,U S A：A C M Press,2008 ：21 - 30.[6] Chang L P. On efficient wear leveling fo r large-scale flash-memo­ry storage sy stem s[C]ff SA C f 01 Proceedings o f the 2007 ACM Symposium on Applied Computing. Seoul, Korea： A C M Press, 2007:1126- 1130.Design and Implementation of Flash Translation Layerin Small Embedded SystemREN Xiaoping，WAN Ruigang，LUO Zhenghua，HUANG Jiangang(School of Information Science and Engineering, Chengdu University, Chengdu 610106, China)Abstract：In order t o meet the demands of i n t e l l i g e n t interconnection development and t o deal with the problems of big data s t or a g e i n small embedded system，the paper’based on a thorough study of the f e a t u r e s of the widely used N A N D Flash i n embedded device，designs a s o l u t i o n t o deal with the problems i n N A N D f l a s h s to r a g e system i n small device system.The paper a l s o introduces the hiera rch ical s t r u c t u r e of the sys­tem and i t s functions,giving d eta iled account of the design and implementation of the address mapping,er­r o r correction,bad block management,wear leveling,and garbage c o l l e c t i o n i n f l a s h t r a n s l a t i o n layer.Mean-while,the driving and management of N A N D Flash are r e a l i z e d on a STM32F103 board.Furthermore,the study v e r i f i e s the e f f i c i e n c y and f e a s i b i l i t y of t h i s design.Key words： small embedded system;f l a s h t r a n s l a t i o n layer;wear leveling;address mapping;bad blockmanagement。