《数字集成电路》期末考试卷A(含问题详解)
《数字集成电路》期末试卷(含答案)
浙江工业大学 / 学年第一学期 《数字电路和数字逻辑》期终考试试卷 A姓名 学号 班级 任课教师一、填空题（本大题共10小题，每空格1分，共10分）请在每小题的空格中填上正确答案。
错填、不填均无分。
1．十进制数（68）10对应的二进制数等于 ；2．描述组合逻辑电路逻辑功能的方法有真值表、逻辑函数、卡诺图、逻辑电路图、波形图和硬件描述语言（HDL ）法等，其中 描述法是基础且最直接。
3．1A ⊕可以简化为 。
4．图1所示逻辑电路对应的逻辑函数L 等于 。
A B L≥1&CYC图1 图25．如图2所示，当输入C 是（高电平，低电平） 时，AB Y =。
6．两输入端TTL 与非门的输出逻辑函数AB Z =，当A =B =1时，输出低电平且V Z =0.3V ，当该与非门加上负载后，输出电压将(增大，减小) 。
7．Moore 型时序电路和Mealy 型时序电路相比， 型电路的抗干扰能力更强。
8．与同步时序电路相比，异步时序电路的最大缺陷是会产生 状态。
9．JK 触发器的功能有置0、置1、保持和 。
10．现有容量为210×4位的SRAM2114，若要将其容量扩展成211×8位，则需要 片这样的RAM 。
二、选择题（本大题共10小题，每小题2分，共20分）在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
11．十进制数（172）10对应的8421BCD 编码是 。
【 】A ．（1111010）8421BCDB ．（10111010）8421BCDC ．（000101110010）8421BCD D ．（101110010）8421BCD12．逻辑函数AC B A C B A Z +=),,(包含 个最小项。
【 】A ．2B ．3C ．4D ．513．设标准TTL 与非门AB Z =的电源电压是+5V ，不带负载时输出高电平电压值等于+3.6V ，输出低电平电压值等于0.3V 。
数字电路期末试题及答案
数字电路期末试题及答案1. 选择题（每题2分，共30题，总分60分）(1) 以下哪种逻辑门的输出为低电平时，输入端需全为高电平？A. 与门B. 或门C. 非门D. 异或门答案：C(2) 下列选项中，哪个是数码管的常见类型？A. BCD码B. 七段码C. 格雷码D. 码编码答案：B(3) 在数字电路中，把输入引脚作为输出引脚使用的器件是？A. 复用器B. 反相器C. 编码器D. 解码器答案：D(4) 单位延时器可用于延时输入信号，它的作用是？A. 放大延时信号B. 过滤延时信号C. 产生延时信号D. 编码延时信号答案：C(5) 下面哪个是D触发器的输出特性？A. 同步输出B. 反转输出C. 清零输出D. 使能输出答案：B(6) 在四位二进制加法器电路中，超过位数范围的进位称为？A. 高位进位B. 低位进位C. 溢出进位D. 数据进位答案：C...2. 填空题（每空2分，共10空，总分20分）(1) 由三个反相器构成的分频电路称为_______。
答案：三分频(2) 一个四位二进制数可以表示_______个不同的状态。
答案：16...3. 简答题（每题10分，共6题，总分60分）(1) 请简要说明译码器（Decoder）的工作原理及其应用场景。
答案：译码器是一种组合逻辑电路，用于将输入的编码信号转换为输出的解码信号。
它根据特定的逻辑关系来解码输入信号，并且只有一个输出端口被激活，其他输出均为低电平。
常见的应用场景包括数码管显示、地址解码、信号传递等。
(2) 请简要说明触发器（Flip-flop）的工作原理以及它与时序电路的关系。
答案：触发器是一种存储器件，用于在时序电路中存储和传输信息。
它有两个稳定的输出状态，分别称为"Set"和"Reset"。
触发器能够根据控制信号的变化来决定是否改变输出状态，从而实现信息的存储和传输。
触发器在时序电路中起着重要的作用，用于实现存储、计数和时序控制等功能。
《数字集成电路》期末试卷B(含答案)
浙江工业大学 / 学年第一学期 《数字电路和数字逻辑》期终考试试卷B姓名 学号 班级 任课教师一、填空题（本大题共10小题，每空格1分，共10分）请在每小题的空格中填上正确答案。
错填、不填均无分。
1．（1011111．01）2=（ ）102．若10010110是82421BCD 码的一组代码，则它对应的十进制数是________。
3．逻辑函数B A AB F +=的反函数F =________。
4．不会出现的变量取值所对应的最小项叫做 。
5．组合逻辑电路任何时刻的稳定输出仅仅只决定于__________各个输入变量的取值。
6．描述时序逻辑电路的逻辑表达式有驱动方程、________________和输出方程。
7．1K ×4位ROM ，有 位地址输入。
8．要把模拟量转化成数字量一般要经过四个步骤，分别称为采样、保持、________、编码。
9．D/A 转换器的主要参数有 、转换时间和转换精度。
10．集成单稳态触发电路的暂稳态维持时间取决于 。
二、选择题（本大题共10小题，每小题2分，共20分）在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
11．若已知Y XY YZ Z Y XY +=++，判断等式=+++))()((Z Y Z Y Y X Y Y X )(+成立的最简单方法是依据 规则。
【 】A ．代入规则B ．对偶规则C ．反演规则D ．互补规则12．F (A ,B ,C )的任意两个最小项之积等于 。
【 】 A ．0 B ．1 C ．ABC D ．ABC13．+0+1A A A ⋅⋅等于 。
【 】 A ．0 B ．1 C ． A D ．A 14．将TTL 与非门正常使用时，多余的输入端应 。
【 】 A ．全部接高电平 B ．部分接高电平，部分接地 C ．全部接地 D ．部分接地，部分悬空 15． S R 触发器不具有 功能。
2011年数字集成电路设计期末考试试卷_中国科技大学
Digital Integrated CircuitsFinal Exam, Fall 2011School of Software EngineeringUniversity of Science and Technology of China(19:00pm–21:00 pm November24th, 2011)Name:Student ID:Score:1. Which of the following two circuits is better in terms of speed? Why?(5 points)2. Describe at least two methods to reduce power dissipation of digital integrated circuits. (5 points)3. What are the advantage and disadvantage of using the transistor M r in the figure below? (4 points)4.Reconstruct the following circuit logically to avoid glitches.Describe at least one other method to avoid glitches. (5 points)5.Sketch a transistor-level circuit for a 6-Transistor SRAM. Describe how to size transistors to ensure writing reliability and reading stability.What is the purpose of having PMOS transistors? (10 points)6.Consider a 24-bit, 6 stage carry-bypass adder with the following delays: t setup=4, t carry=1, t sum=4, t bypass=2.b) Consider the setup delay and carry propagation of the2nd, 3rd, and 4th stages.It is not on the critical path and can be made slower without affecting performance. If each stage is allowed to handle a different number of bits,how many bits would you assign to each of the first four stages to minimize the delay from inputs to the carry outputfor the first16 bits of the adder?(6 points)c)Given the condition that the number of bits in the last two stages is 8, how many bits would you assign to each of the last two stages to minimize the delay of the adder?(4 points)7. Assume the registers in the following figure are edge triggered with t clk-q, max= 4ns, t clk-q, min = 2ns, t setup = 1ns, and t hold= 1ns:CLK(a) What is the maximum operating frequency of this system if there is no skew and jitter? (8 points)(b) What is the maximum random clock skew that this system can tolerate? (6 points)8.Throughout this problem assume that the drain capacitance in the following figure,C D = 0.a) Assuming P(A=0）= P(B=0) = P(C=0) = P(D=0)=0.5, what are the activity factors (i.e.,α0→1) at each of the nodes n0– n3?(6 points)b) Assuming the circuit operates with a supply voltage V DD and a clock frequency f, what is the total dynamic power consumed by this circuit as a function of Cin, C1, C2, and C L (as labeled above)? Note that you should include the power dissipated by driving the A, B, C, and D inputs.(7 points)c)Using the method of logical effort, calculate the delay from A to n2 ((in units of t inv) as a function of Cin, C1, C2, and CL.(5 points)9. Sketch a transistor-level circuit for a master-slave positive edge-triggered register which consists of transmission gates. Express t setup and t hold in terms of t pd_inv(the delay of an inverter) and t pd_tx (the delay of a transmission gate). (7 points）10.What is the logic function performed by this circuit? What is the purpose of having the transistor M1? (4 points)11. Assume that the threshold voltage of NMOS transistors V TN = 0.4V. Calculate the voltage of nodes A and B respectively? (4 points)12.Consider the figure below. During the precharge phase, the output node is precharged to V DD. Assume that all inputs are set to zeros during precharge, and that the capacitance C a is discharged。
数电期末考试试卷及答案
一．填空题（1分/空，共24分）1)十进制数(99.375)10＝（1100011.011）2＝（63.6）16。
2)数字电路按照其结构和工作原理分为两大类：组合逻辑电路和时序逻辑电路。
3)以下类型门电路多余的输入端应如何处理：TTL 与非门：接高电平或者悬空或者并联，CMOS 与非门：接高电平或者并联。
4）逻辑函数Y=AB+BC+CA 的与非-与非式为((AB)’(BC)’(CA)’)’。
5)三态输出门在普通门电路输出状态的基础上增加的状态为__高阻态___。
6)TTL 反相器的阈值电压为V TH =1.4V 。
若CMOS 反向器的V DD =10V 则其阈值电压为V TH =5V。
7)RS 触发器的特性方程为：Q*=S+R’Q ，(约束条件：SR=0)，T 触发器的特性方程为：Q*=T’Q+TQ’。
8)16选1数据选择器的地址端有4位，n 个触发器构成计数器的最大计数长度为2n 。
9)如图(1-1)所示触发器电路中，当A=1时，输出状态为____Q=1___，如图（1-2）所示计数器电路为___6___进制计数器。
10）触发器三种触发方式分别为：电平触发，脉冲触发（主从触发），边沿触发，其中边沿触发的触发器抗干扰能力最强。
11）在多谐振荡器，单稳态触发器，施密特触发器中，施密特触发器中常用于波形的变换和整形，单稳态触发器常用于定时及延时，多谐振荡器常用于产生脉冲波形。
图（1-3）中555定时器接成的是施密特触发器。
√二.将下列逻辑函数化简为最简与-或形式(方法不限)(每小题5分,共15分，按步骤酌情给分)1）CDACD ABC AC Y +++=''2）求Y=BC AC C A B A +++))'')('((的反函数并化简=AC’+C(AB+AD’+D)Y’=[(A’B+AC’)’+(A’+C’)](B’+C’)=AC’+C(A+D)=[(A+B’)(A’+C)+A’+C’](B’+C’)=AC’+AC+CD =(AC+A’B’+B’C+A’+C’)(B’+C’)=A+CD=B’+C’3）356710(,,,)(,,,,)Y A B C D m m m m m =∑，给定约束条件：012480m m m m m ++++=。
数字集成电路模拟集成电路考试题库
1、在数字集成电路中，以下哪个元件常用于存储二进制信息？A、电阻B、电容C、触发器D、电感（答案：C）2、模拟集成电路中，用于放大电信号的主要元件是？A、二极管B、晶体管C、电阻D、电容（答案：B）3、以下哪种逻辑门电路可以实现“与”运算？A、NOT门B、OR门C、AND门D、XOR门（答案：C）4、在数字电路中，时钟信号的主要作用是？A、提供电源B、控制信号同步C、放大信号D、转换信号格式（答案：B）5、模拟集成电路中，常用于稳定输出电压的元件是？A、运算放大器B、比较器C、稳压二极管D、晶体管（答案：C）6、数字集成电路中，D触发器的输出在何时更新？A、时钟信号上升沿B、时钟信号下降沿C、随时更新D、根据输入信号变化（答案：A，注：也可能是B，具体取决于触发器类型，但此题通常按常见上升沿触发考虑）7、以下哪种电路常用于将模拟信号转换为数字信号？A、放大器B、滤波器C、模数转换器（ADC）D、数模转换器（DAC）（答案：C）8、在模拟集成电路中，用于产生稳定电流源的元件或电路是？A、电流镜B、电压源C、电阻网络D、电容器（答案：A）9、数字集成电路中，用于实现计数功能的电路是？A、加法器B、寄存器C、计数器D、译码器（答案：C）10、以下哪种电路或元件在模拟集成电路中常用于信号的滤波？A、放大器B、比较器C、滤波器D、振荡器（答案：C）。
数字电路期末复习试题和答案解析(20201128145041)
数字电路期末复习题及答案一、填空题1数字信号的特点是在时间上和幅值上都是断续变化的,其高电平和低电平常用1 _ 和_0 ___ 来表示。
2、分析数字电路的主要工具是逻辑代数，数字电路又称作逻辑电路。
3、逻辑代数又称为布尔代数。
最基本的逻辑关系有与、或、非三种。
常用的几种导出的逻辑运算为与非或非与或非同或异或。
4、逻辑函数的常用表示方法有逻辑表达式真值表逻辑图。
5、逻辑函数F=A BCD +A+B+C+ __________ 。
6、逻辑函数F=A B A B A B AB = ________ 0 _______ 。
7、OC门称为集电极开路门，多个OC门输出端并联到一起可实现丄与功能。
8、TTL与非门电压传输特性曲线分为饱和区、转折区、线性区、截止区。
9、触发器有2 个稳态，存储8位二进制信息要__8 ________________________个触发器。
1 0、一个基本RS触发器在正常工作时，它的约束条件是R+S=1，则它不允许输入S = 0且R= 0的信号。
11、一个基本RS触发器在正常工作时，不允许输入R=S= 1的信号，因此它的约束条件是RS=0 。
1 2、在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的空翻，触发方式为主从式或边沿式的触发器不会出现这种现象。
13、施密特触发器具有回差现象，又称电压滞后特性；单稳触发器最重要的参数为脉宽。
14、半导体数码显示器的内部接法有两种形式：共阴接法和共阳接法。
15、对于共阳接法的发光二极管数码显示器，应采用低电平驱动的七段显示译码器。
16、寄存器按照功能不同可分为两类：移位寄存器和数码寄存器。
17、时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。
、选择题1 一位十六进制数可以用 C 位一进制数来表示。
A 1B . 2 C.4D162、十进制数25用8421BCD码表示为 B 。
A 10 101B . 0010 0101 C.100101 D .101013、以下表达式中符合逻辑运算法则的是D。
数字电路与系统期末题及答案两套2009-2011年。30P
《考研专业课高分资料》大连理工大学《数字电路与系统》期末题北京总部考研专业课教研中心《考研专业课高分资料》之期末题細:餓+期末试题 (3)大连理工大学2010—2011学年寃1学期期末考试 ................ : . (3)(A) .................................... : (3)数字电路与系_试试题(A)参考答案 (12)人-连理工大学2009—2010学年第1学期期末考试 (17)(A) (17)者萨培避与襄^试试题(A)参考答案 (26)3/29 . . • •• - • -考研专业课研发中心:第四模块期末试题I ■I I I \I i 大连理工大学2010-2011学年第1学期期末考试I 1 I ti 龄猶絲鑛试试题(A )I 1 I：所有答案必须做在答案题纸上，做在试题纸上无效！以下各题，皆只有一个答案是正确的，请选择：(1分*10)1.下图是某一逻辑门的内部结构图，请固答：+5VV(1) .若输入信号X=1且¥=0,则输出信号Z 应为 ：A ： 1. B: 0C:.不确定 D ：皆有可能’(2) .该逻辑门电路的逻辑符号为■:A: - B ：CO-D ：与)(3) .在正逻辑体制下，孩.逻辑门的等效逻辑符号为：：上二ID-c ；-D ：-I I■'2.请完成以下计窣制的转换：58in =A ： 00101011B ； 01011010C ： 00111011D ： 0.0111010 3. 请完.成以下分数制的转换：10110010，= ■■ ，/- -'• ■ - -八：By B: A2 C： Al D： Bli- : m负載的CMOS反相器（即非门），若萬输入逻辑值为1,则其输出逻辑值为」A: 1 B：0 C：不确定 D：皆有可能扬出端有电流流入，请问：该电流是::；-■, ■：.B：灌电流i-；l ii:； iii 力 - ________ :...B:负值5 - ■：'■! b门屯路如下所示，则输出信号F= _________________________■；. 4电路和组合逻辑电路在功能上有何区别？1任意吋刻输出状态是否跟输入信号作用前的状态有关仃无输出信号::.勹令’（！分45）1-矿幵关代数（也称为布尔代数）中1 + 1=2.利周反演规则（也称为德•摩根定理），写出逻函数F=Y J- Z+X'' Y的反函数为（无需化简）：F, =3:将逻辑函数G=X -Y+Y -Z+X *Z改写为最小项之和的形式：F=S X.Y.Z（）和最大项之积的形式：F=JI». t. “ ）4.在四变量的卡诺图中，W-X* ^Y*Z的四个相邻项为：5.写出以下电路的输出表达式:Fl= 、F2= 、F3=6.J -K 触发器的特性方程为： D 触发器的特性方程为：若使用D 触发器来设计一个模为十的计数器，请问至少需要几个D 触发器？7.利用卡诺图化简函数的结果是不是唯一的？三.某一逻辑函数 F=2,.I .r.z （ 2, 3,6, 7, 9,-12,13）,回答问题（5 分*2）: 1.画出该函数的卡诺图，并将菡数值填入该卡诺图：......2. 宣接在上面的卡诺图中，将可以合并的1单元圈起来，并写出该函数的最简与或式:四.集成电'路74X139包含两个二线至四线的译码器，其逻辑符号如下图所示，请回答以下问题（3分*5〉:1，.74X139中的两个二线至'四线译码德若要IE 常译码，其使能控制端EN_L 的有效逻辑值应为什么？ ++ . - . 5/2?；' 、‘.• 考研专业澡研发中心F2X O T1 FiEN A BENLL -L -LL-L-L-L74X139刊奶幻妁罚们72736/291ENABCID0IDIID2D3D4D5D6D7考研专业课研发中心所奋输出端的有效电平为高电平还是低电平？JiivoZ间是何种逻辑关系？i：出苏中一个输出端Y3.L的逻辑表达式:也•• •A 74X139组成的电路如图所示，请写出输出端F的表达式:五，集成电路74X151是一个八选一的数椐选择器，其中C、B、A是3位选择变量，DO〜D7是八个数据输入端I £11.是低电平有效的使能控制端，请回答以下问题（共10分）：74X151,0 ---------- ----- 9-1.在实噓屮，若使74X151正常工作，实现其数据选择的功能，使能端EN_L应如何连线？请直接在上图 f涵出（2分），2.请根据上图填写下面的数据选择表（8分）:六.某一同步时序逻辑电路如下图所示（5分*3〉:1.请写出各触发器的激励方程（也称为存储器的输入方程）：- Dl-= •- . • •.，曇“•. L F L•-.考研专业课研发中心《考研专业课高分资料3之期末题谞•^出该电路的次态方程（也称为状态方程）:01 =调的输出方程:;）UT:-i::::组方程填写状态转换表:3.请究成该屯路的状态图，并标注状态转换时的输入输出值（X/OUT）：《考研专业锞髙分资料》之期末题七.7虹163是集成的四位计数器电路，其组成的不足模计数电路如下图所示（10分h74X163->C3X <2 CLR ■o LD -ENP —ENTQAQB QC QD RCO1. •请画出该计 环图（7分乂2.该计数器电路是模几的计数器？（3分）Vcc=+5Vj — 数电路的状态循《考研专业课高分资料》之期末题A.在举重比赛中，有A、B、C三名裁判，其中A为主裁判，当两名或者两名以上裁判（且必须包括A在上举合格后，才可发出合格信号,请按照以下步骤实现丄述要求的逻辑电路（15分）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
工业大学 / 学年第一学期
《数字电路和数字逻辑》期终考试试卷 A
学号 班级 任课教师
一、填空题（本大题共10小题，每空格1分，共10分）
请在每小题的空格中填上正确答案。
错填、不填均无分。
1．十进制数（68）10对应的二进制数等于 ；
2．描述组合逻辑电路逻辑功能的方法有真值表、逻辑函数、卡诺图、逻辑电路图、波形图和硬件描述语言（HDL ）法等，其中 描述法是基础且最直接。
3．1
A ⊕可以简化为 。
4．图1所示逻辑电路对应的逻辑函数L 等于 。
A B L
≥1
&
C
Y
C
图1 图2
5．如图2所示，当输入C 是（高电平，低电平） 时，AB Y =。
6．两输入端TTL 与非门的输出逻辑函数AB Z =，当A =B =1时，输出低电平且V Z =0.3V ，当该与非门加上负载后，输出电压将(增大，减小) 。
7．Moore 型时序电路和Mealy 型时序电路相比， 型电路的抗干扰能力更强。
8．与同步时序电路相比，异步时序电路的最大缺陷是会产生 状态。
9．JK 触发器的功能有置0、置1、保持和 。
10．现有容量为210×4位的SRAM2114，若要将其容量扩展成211×8位，则需要 片这样
的RAM 。
二、选择题（本大题共10小题，每小题2分，共20分）
在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号。
错选、多选或未选均无分。
11．十进制数（172）10对应的8421BCD 编码是 。
【 】
A ．（1111010）8421BCD
B ．（10111010）8421BCD
C ．（0）8421BCD
D ．（101110010）8421BCD
12．逻辑函数AC B A C B A Z +=),,(包含 个最小项。
【 】
A ．2
B ．3
C ．4
D ．5
13．设标准TTL 与非门AB Z =的电源电压是+5V ，不带负载时输出高电平电压值等于+3.6V ，输出低电平电压值等于0.3V 。
当输入端A 、B 电压值V A =0.3V ，V B =3.6V 和V A =V B =3.6V 两种情况下，输出电压值V Z 分别为 。
【 】
A ．5V ，5V
B ．3.6V ，3.6V
C ．3.6V ，0.3V
D ．0.3V ，3.6V
14．图3所示电路的输出逻辑函数1Z 等于 。
【 】
A ．ABCD
B ．AB +CD
C ．C
D AB +
D ．CD AB +
A B C D
2-4译码器
Z 1
Z 2
图3 图4
15．图4电路是由二进制译码器组成的逻辑电路，输出Z 2等于 。
【 】
A ．A
B AB ⋅
B ．AB AB +
C ． AB AB +
D ．AB AB ⋅
16．图5所示所示时序电路中，实现n n Q Q =+1 的电路是 。
【
】
CP
CP
CP
A A
B
D
C 图5
17．最能直观反映时序电路状态变化关系的是 【 】
A ．逻辑电路图
B ．时序图
C ．状态真值表
D ．状态转移图 18．可以对脉冲波形整形的电路是（ ）。
【 】
A ．施密特触发器
B ．T 触发器
C ．多谐振荡器
D ．译码器
19．同样分辨率和时钟脉冲下，并行比较型A/D 转换器、逐次逼近型A/D 转换器和双积分
型A/D 转换器中完成一次模数转换时间最长的是 转换器。
【 】 A ．双积分型 B ．逐次逼近型 C ．并行比较型 D ．都一样
20．某十位D/A 转换器满量程输出电压为5.115V ，则当输入D=（010*******）2时，输出
电压为（ ）伏。
【 】 A ．5.115V B ．1.44V C ．2.34V D ．0.44V 三、分析题（本大题共6小题，21-26每小题6分，27小题12分，共48分） 21．已知逻辑函数Z （A ,B ,C ,D ）=∑m （0,2,3,7,8,9）+ ∑d （10,11,12,13,14,15），求逻辑函数
Z 的最简“与或”表达式。
22．分析图6所示电路输出Z 的最简与或逻辑函数表达式。
A
C
B
Z
图6
23．图7是用4选1数据选择器设计的一个逻辑电路，试写出输出逻辑函数Z 的最简与或表达式。
表1 4选1数据选择器功能表
图7
24．设正边沿D 触发器初态为0，试画出图8所示CP 和输入信号作用下触发器Q 端的波形。
CP D Q “1”“0”
图8
25．移位寄存器CC40194功能如表2所示。
设CC40194初态为Q 3Q 2Q 1Q 0＝0000，电路如图9，试画出十个以上CP 脉冲作用下移位寄存器的状态转移图。
图9
表2 CC40194功能表
26．CMOS 集成定时器555组成的电路如图10所示，试问： （1）说出电路的名称；
（2）画出v C 和v O 输出电压波形（设输入v I 低电平宽度足够窄）。
00t
t
v I
v O v I v 0
t
v O
图10
27．已知某同步时序电路如图11所示，试：
（1）分析电路的状态转移图，并要求给出详细分析过程。
（2）电路逻辑功能是什么，能否自启动？
（3）若计数脉冲f CP 频率等于700Hz ，从Q 2端输出时的脉冲频率是多少?
图11
四、设计题（本大题共3小题，第28小题10分，第29小题12分，共22分）
28．如图12所示，为一工业用水容器示意图，图中虚线表示水位，A 、B 、C 电极被水浸没时会有信号输出，试用与非门构成的电路来实现下述控制作用：水面在A 、B 间，为正常状态，亮绿灯G ；水面在B 、C 间或在A 以上为异常状态，点亮黄灯Y ；面在C 以下为危险状态，点亮红灯R 。
要求写出设计过程。
图12
29．某四位二进制加／减计数器的逻辑符号如图13（a ）所示，功能表如表3所示。
（1）用该集成计数器和少量与非门计一个8421BCD 编码的6进制加法计数器。
（2）分析图13（b ）电路的逻辑功能，并画出完整的状态转移图。
1CP
1
（a ） （b ）
图13 表3
数字电路与数字逻辑试卷A 答案及评分参考
一、填空题（本大题共10小题，每空格1分，共10分） 1．（1000100）2 2．真值表 3．A
4． L =（A +B ）C 5．低电平。
6．增大 7．Moore 8．过渡 9．翻转
10．4
二、选择题（本大题共10小题，每小题2分，共20分）
11．C 12．B 13．C 14．C 15．B 16．C 17．D 18．A 19．A 20．B 三、分析题（本大题共6小题，每小题6分，共36分） 21． 解：（1）卡诺图（3分）
10110010××××1
1
×
×
0001111000011110
AB
CD
Z
简化结果：Z A CD BD =++（3分） 22．解：（1）分析过程（4分）
A =1，Z
B
C =⋅ A =0，01Z C =⋅=
（2）最简与或形式（2分）：=+=++Z A BC A A B C ⋅
23．（1）分析过程（4分）
10Z ABC ABC AB AB =++⋅+⋅
（2）最简与或形式（2分）：Z ABC ABC AB A C AB =++=+ 24．解：（6分）
CP
D Q
25．解：（6分）
Q 0Q 1Q 2Q 3
26．（1）单稳触发电路（2分） （2）波形（共4分，各2分）
+6V
+6V 000
t
t
t v I v C +4V v
27．解：（1）各触发器驱动方程（3分）
FF0：0210,1J Q Q K == FF1：10120,J Q K Q Q ==+ FF2：2102,1J Q Q K == （2）状态真值表（6分）
（3）状态转移图（1分）
（4）4位加法计数，能自启动（1分） （5）700Hz/4=175Hz （1分）
四、设计题（本大题共2小题，第28小题10分，第29小题12分，共22分） 28
（2）卡诺图化简（3分）
A
0BC
1
00011110
Y
010××
×
×
A
0BC
10001
11
10
G 0
01××
×
×
B
A B A G ==1
A
C B A C B Y ⋅=+=
A
0BC
1
00011110
R 100××
×0
×
G
C
R =Y
R
（3）逻辑图（3分）
29．解
（1）六进制加法计数器设计（6分）
（2）功能说明（3分）：九进制减法计数器 状态转移图（3分）。