数字逻辑-第四章习题-759
数字逻辑_习题四_答案
习题四部分习题参考答案4.1 将下列函数简化，并用与非门和或非门画出逻辑电路图。
& （3）C B C A D C A B A D C B A F +++=),,,( 解：化简得F=C B C A B A ++F 的与非式为：F=C B C A B A •• ，逻辑电路图如图1所示。
F 的或非式为：F=C B A C B A C B A ABC F +++++=+=，逻辑电路图如图2所示。
图1 图2 4.3分析图4.59所示的逻辑电路图，并说明其逻辑功能。
解：（1）由逻辑电路图写出逻辑表达式并化简可得：DC D B D C D B F D BC D C B D C A D BC D C B D C A F CDABD CD ABD F +=⋅=++=⋅⋅=+=⋅=012（2）根据逻辑表达式，其逻辑功能如表所示。
1 C1&1&&&& &&ABF≥1 0 ≥1≥1≥1ACB ≥1≥1F由真值表可知，DCBA 表示的二进制数，当该值小于等于5，F0＝1，当当该值小于等于10，大于5，F1＝1，当该值小于等于15，大于10，F2=1。
4.4 试分析图4.60 所示的码制转换电路的工作原理答：①写出逻辑表达式001G B B =⊕ 112G B B =⊕ 223G B B =⊕ 33G B =D C B A F2 F1 F0 输 入 输 出0 00 0 0 1 0 0 0 1 0 0 1 0 0 1 0 0 0 1 0 0 1 1 0 0 1 0 1 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 1 1 0 1 0 1 0 0 0 0 1 0 1 0 0 1 0 1 0 1 0 1 0 0 1 0 1 0 1 1 1 0 0 1 1 0 0 1 0 0 1 1 0 1 1 0 0 1 1 1 0 1 0 0 1 1 1 1 1 0 0③由真值表可以发现，任意相邻的两个代码之间只有一位不同，而其余各位均相同。
数字逻辑设计第三版第四章答案
WX 00 YZ
W
01
11
⋅ Z 01 1 1 1 Z 11 10 d 1 Y W⋅X⋅Y X F = W ′ ⋅ Y′ ⋅ Z + W ′ ⋅ X′ ⋅ Z + W ⋅ X ⋅ Y + W′ ⋅ X′ ⋅ Y′ or X′ ⋅ Y′ ⋅ Z′ X′ + Y + Z 01 0 (a) W + X′ + Z X′ + Y′ + Z′ WX 00 YZ 00 01 11 10 W 11 0 0 0 0 X d 10 d 0 Z 0 W′ + Y W′ + X (b) W + X′ + Y′ Y 0 0 X + Y′ + Z W′ + Z W + Y′ + Z F = (W + X′ + Y′) ⋅ (X′ + Y + Z) ⋅ (W′ + Z′) ⋅ (X + Y′ + Z)
X 01 11 1 1 Y F=X⋅Y+Z (b) 1 1 Z Z 10 X⋅Y YZ W′ ⋅ Y′ ⋅ Z 00 01 11 Y 10 1 X F = W′ ⋅ X + X′ ⋅ Y′ ⋅ Z + X ⋅ Y 1 X⋅Y 1 W 01 1 1 1 1 1 Z 11 10 W′ ⋅ X X′ ⋅ Y′ ⋅ Z′
4.28
X Y
4.29
课
4.31
4.35
w.
4.39
ww
4.37 Figure 3–4(d) is more appropriate, since electrically a TTL NOR gate is just the wired-AND of inverters. (a) True. If A ⋅ B = 0 then either A = 0 or B = 0 . If A + B = 1 then either A = 1 or B = 1 . Therefore,
数字逻辑设计习题参考答案(第4章)
第4章 组合逻辑电路4—1 分析下图所示电路的逻辑功能，写出输出的逻辑表达式，列出真值表，说明其逻辑功能。
C B)⊙(⊕=A Y经过真值表分析其逻辑功能为当A 、B 、C 三个输入信号中有且只有两个为1时输出为1，其他为0。
4—2 逻辑电路如下图所示： 1、写出S 、C 、P 、L 的函数表达式；2、当取S 和C 作为电路的输出时，此电路的逻辑功能是什么？X Z Y S ⊕⊕= YZ X Z Y C +⋅⊕=)(Z Y P ⊕= Z Y L ⋅=当取S 和C 作为电路的输出时，此电路的逻辑功能是1位全加器，其中X 为低位的进位，S 为当前位的和，C 为进位。
（由真值表可C 与YZ X Z Y +⋅+)(完全一致。
）ZB CBA ⋅CB)⊙(⋅A Z)(Z Y X ⊕⋅ZY X ⊕⋅)(Z Y X ⊕⋅ZY ⋅12344—3 下图是由三个全加器构成的电路，试写出其输出1F ，2F ，3F ，4F 的表达式。
Z Y X F ⊕⊕=1 Z Y X F ⋅⊕=)(2Z XY Z XY F +⋅=3 XYZ F =44—4 下图是由3线/8线译码器74LS138和与非门构成的电路，试写出1P 和2P 的表达式，列出真值表，说明其逻辑功能。
ABC C B A m m m m Y Y P +⋅⋅=+=⋅=⋅=70707016543216543212m m m m m m Y Y Y Y Y Y P +++++=⋅⋅+⋅⋅=C B C A B A ++=P1的逻辑功能为当三个输入信号完全一致时输出为1。
P2的逻辑功能为当上输入信号不完全一致时输出为1。
4—5使用74LS138 译码器及少量门电路对三台设备状态进行监控，由不同指示灯进行指示。
当设备正常工作时，指示灯绿灯亮；当有一台设备出故障时，指示灯红灯亮；当有两台设备出故障时，指示灯黄灯亮；当有三台设备出故障时，指示灯红灯和黄灯都亮。
1234解：设输入变量A 、B 、C 分别对应三台设备的状态，0表示故障，1表示正常；输出变量X 、Y 、Z 表示绿、黄、红三个灯的亮灭，0表示灭，1表示亮，根据题意可得真值表如下：设ABC 分别连入74LS138的A 2A 1A 0 由真值表得 42104210Y Y Y Y m m m m Y ⋅⋅⋅=+++=6530Y Y Y Y Z ⋅⋅⋅=4—6 下图3.6是由八选一数据选择器构成的电路，试写出当1G 0G 为各种不同的取值时的输出Y 的表达式。
第四章1 《数字逻辑》(第二版)习题答案
第四章1．分析图1所示的组合逻辑电路，说明电路功能，并画出其简化逻辑电路图。
图1 组合逻辑电路解答○1根据给定逻辑电路图写出输出函数表达式CA B CBA B CAA B CF⋅+⋅+⋅=○2用代数法简化输出函数表达式CBA ABC CBA ABC C)B(A ABCCABCBABCAABCF+ =+ ++ =+ +=⋅+⋅+⋅=○3由简化后的输出函数表达式可知，当ABC取值相同时，即为000或111时，输出函数F的值为1，否则F的值为0。
故该电路为“一致性电路”。
○4实现该电路功能的简化电路如图2所示。
图24．设计一个组合电路，该电路输入端接收两个2位二进制数A=A2A1,B=B2B1。
当A＞B时，输出Z=1，否则Z=0。
解答○1根据比较两数大小的法则，可写出输出函数表达式为○2根据所得输出函数表达式，可画出逻辑电路图如图6所示。
图66．假定X=AB代表一个2位二进制数，试设计满足如下要求 (2) Y=X3(Y也用二进制数表示。
)○1假定AB表示一个两位二进制数，设计一个两位二进制数立方器。
由题意可知，电路输入、输出均为二进制数，输出二进制数的值是输入二进制数AB的立方。
由于两位二进制数能表示的最大十进制数为3，3的立方等于27，表示十进制数27需要5位二进制数，所以该电路应有5个输出。
假定用TWXYZ表示输出的5位二进制数，根据电路输入、输出取值关系可列出真值表如表4所示。
由真值表可写出电路的输出函数表达式为T=AB,====BWAB,ZA,Y0,X根据所得输出函数表达式，可画出用与非门实现给定功能的逻辑电路图如图9所示。
图98．设计一个“四舍五入”电路。
该电路输入为1位十进制数的8421码，当其值大于或等于5时，输出F 的值为1，否则F 的值为0。
解答○1 根据题意，可列出真值表如表5所示。
表5○2 由真值表可写出输出函数表达式为 F(A,B,C,D)=∑m(5~9)+∑d(10~15)经化简变换后，可得到最简与非表达式为○3逻辑电路图如图11所示。
数字逻辑课后答案 第四章
第四章 习题答案1.设计4个寄存器堆。
解：2. 设计具有4个寄存器的队列。
解：3．设计具有4个寄存器的堆栈解：可用具有左移、右移的移位寄存器构成堆栈。
寄存器组输入数据输出数据4．SRAM 、DRAM 的区别解：DRAM 表示动态随机存取存储器，其基本存储单元是一个晶体管和一个电容器，是一种以电荷形式进行存储的半导体存储器，充满电荷的电容器代表逻辑“1”，“空”的电容器代表逻辑“0”。
数据存储在电容器中，电容存储的电荷一般是会慢慢泄漏的，因此内存需要不时地刷新。
电容需要电流进行充电，而电流充电的过程也是需要一定时间的，一般是0.2-0.18微秒（由于内存工作环境所限制，不可能无限制的提高电流的强度），在这个充电的过程中内存是不能被访问的。
DRAM 拥有更高的密度，常常用于PC 中的主存储器。
SRAM 是静态的，存储单元由4个晶体管和两个电阻器构成，只要供电它就会保持一个值，没有刷新周期，因此SRAM 比DRAM 要快。
SRAM 常常用于高速缓冲存储器，因为它有更高的速率；5. 为什么DRAM 采用行选通和列选通解：DRAM 存储器读/写周期时，在行选通信号RAS 有效下输入行地址，在列选通信号CAS 有效下输入列地址。
如果是读周期，此位组内容被读出；如果是写周期，将总线上数据写入此位组。
由于DRAM 需要不断刷新，最常用的是“只有行地址有效”的方法，按照这种方法，刷新时，是在RAS 有效下输入刷新地址，存储体的列地址无效，一次选中存储体中的一行进行刷新。
每当一个行地址信号RAS 有效选中某一行时，该行的所有存储体单元进行刷新。
6. 用ROM 实现二进制码到余3码转换 解： 真值表如下：8421码 余三码B B BG G G栈顶SR 1SR 2SR 3输入数据输出数据压入弹出3232BG0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 110 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 0最小项表达式为： G=G=G=G=阵列图为：7. 用ROM 实现8位二进制码到8421码转换10103∑)9,8,7,6,5(2∑)9,4,3,2,1(1∑)8,7,4,3,0(0∑)8,6,4,2,0(G 3G 2G 1G 0B 3B 2B 1B B 0解：输入为8位二进制数，输出为3位BCD码，12位二进制数，所以，所需8ROM的容量为：2*12=30728.ROM、EPROM和EEPROM的区别解：ROM 指的是“只读存储器”，即Read-Only Memory。
第四章 《数字逻辑》(第二版)习题答案
第四章1．分析图1所示的组合逻辑电路，说明电路功能，并画出其简化逻辑电路图。
图1 组合逻辑电路解答○1根据给定逻辑电路图写出输出函数表达式CABCBABCAABCF⋅+⋅+⋅=○2用代数法简化输出函数表达式CBA ABC CBA ABC C)B(A ABCCABCBABCAABCF+ =+ ++ =+ +=⋅+⋅+⋅=○3由简化后的输出函数表达式可知，当ABC取值相同时，即为000或111时，输出函数F的值为1，否则F的值为0。
故该电路为“一致性电路”。
○4实现该电路功能的简化电路如图2所示。
图22． 分析图3所示的逻辑电路，要求：(1) 指出在哪些输入取值下，输出F 的值为1。
(2) 改用异或门实现该电路的逻辑功能。
图3 组合逻辑电路解答分析给定逻辑电路，可求出输出函数最简表达式为 C B A C B A F ⊕⊕=⊕⊕=○1 当ABC 取值000、011、101、110时，输出函数F 的值为1； ○2 用异或门实现该电路功能的逻辑电路图如图4所示。
图43．析图5所示组合逻辑电路，列出真值表，并说明该电路的逻辑功能。
图5 组合逻辑电路= 1 = 1 = 1 A W B C D X Y Z . . .解答○1 写出电路输出函数表达式如下： D C Z C,B Y B,A X A,W ⊕=⊕=⊕==○2 列出真值表如表1所示。
表1ABCD WXYZ ABCD WXYZ 0000 0001 0010 0011 0100 0101 0110 0111 0000 0001 0011 0010 0110 0111 0101 0100 1000 1001 1010 1011 1100 1101 1110 1111 1100 1101 1111 1110 1010 1011 1001 1000○3 由真值表可知，该电路的功能是将四位二进制码转换成Gray 码。
4．设计一个组合电路，该电路输入端接收两个2位二进制数A=A 2A 1,B=B 2B 1。
数字电路逻辑设计课后习题答案第四章
Q4
4-10
解：由右图写出各触发器的特征方程，有：
Q1
n +1
= [ D ] ⋅ CP ↑= ⎡ Q1n + Q 2n ⎤ ⋅ CP ↑＝⎡ Q1n Q 2n ⎤ ⋅ CP ↑ ⎣ ⎦ ⎣ ⎦
⎡ ⎤ Q 2 = [ D ] ⋅ CP ↓= ⎣ Q1n ⎦ ⋅ CP ↓
n +1
根据特征方程，可以画出在下列所示CP波形作用下 Q1和Q2的工作波形：
n +1
4-16（续） Q1 = ⎡ Q 2 ⎤ ⋅ A ↑ ⎢ ⎥ ⎣ ⎦
n +1 n
Q2
n +1
⎡Q n ⎤ ⋅ B ↑ = 1 ⎢ ⎥ ⎣ ⎦
Q1
Q2
4-17
解：由上图写出各触发器的特征方程，有：
⎧Qn+1 = ⎡JQn + KQn ⎤ ⋅ CP ↓⎫ 1⎥ ⎪ 1 ⎢ 1 ⎪ ⎣ ⎦ ⎪ ⎪ n n+1 ⎪ ⎪ ⎡(A⊕Qn )Qn + BQn ⎤ ⋅ CP ↓= ⎡ AQn + BQn ⎤ ⋅ CP ↓ ⎨J = A⊕Q ⎬ ⇒Q = ⎢ 1 1 1 1 1⎥ 1⎥ ⎢ 1 ⎣ ⎦ ⎣ ⎦ ⎪ ⎪ ⎪K = B ⎪ ⎪ ⎪ ⎩ ⎭
4-3 解： 边沿触发器在CP下跳时接收输入信号并可能 改变状态。 主从触发器CP下降沿从触发器接收主触发器 状态，并在CP＝0期间保持不变，而主触发 器被封锁，状态保持不变。
4-4
解： 由两个或非门组成的基本触发器可以看出： 当RD=SD=0时，触发器状态保持不变，即Qn+1=Qn； 当RD=0、SD=1时，Qn+1=1，Q n+1 = 0 ，触发器置1； 当RD=1、SD=0时，Qn+1=0，Q n+1 = 1 ，触发器置0； 当RD=SD=1时，Qn+1=Qn=0，若同时跳变为0，则出现状态不定的 情况。 将以上分析结果用表格的形式列出，得到该基本触发器的状态转 移真值表如下 RD 0 0 1 1 SD 0 1 0 1 Qn+1 Qn 1 0 不允许
数字逻辑第四章答案
1 第4章 作业答案1、某工厂有三个车间，每个车间各需1kW 电力。
这三个车间有两台发电机组供电，一台是1kW ，另一台是2kW 。
三个车间经常不同时工作，有时共有1个车间工作，有时两个或三个车间同时工作。
为了节省能源又能保证电力供应，请设计一个逻辑电路，能自动完成供电分配任务。
（所需要的门电路输入引脚个数和类型无限制要求，但是尽量用与非门和异或门实现）。
解：设A 、B 、C 分别为三个车间工作时的电力需求情况，1为工作，需要用电，0为不工作不需要电力供应；输出为两个F 1、F 2，F 1=1表示需要1Kw 的发电机供电，F 2=1表示需要2Kw 的发电机供电，根据题意列阵真值根据真值表得F 1和F 2的逻辑函数为：电路图为：2、分析下面逻辑电路图的功能。
解：根据电路图写出布尔表达式为：BC A BC A F +=∙=根据真值表可知，当A 为1或B 、C 同时为1时，输出F=1；此电路可看作一个表决电路，A 为主裁判，B 、C 为副裁判，规则为：当主裁判通过或两个副裁判同时通过时，最终表决结果F 为通过。
3、使用74138和与非门（输入引脚数目无限制）实现函数BC A F +=解：将函数扩展成为最小项表达式：也可以如下操作：4、使用74151和逻辑门实现下列逻辑函数。
（1）∑=)7,3,1,0(),,(m C B A F解：7766554433221100D m D m D m D m D m D m D m D m Y +++++++=令输入D 0、D 1、D 3、D 7为1，D 2、D 4、D 5、D 6为0，可得：（2）∑=)14,11,9,5,4,3,1(),,,(m D C B A F （可参考课本P89 例解：ABC D A B B D F ++++++=设ABC 为输入地址，则有：D 2输入1，D 3、D 6输入0，D 0、D 1、D 4、D 5输入变量D ，D 7输入D。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
4-1 试分析图题4-1中各电路的逻辑功能。
图题4 - 1
4-2 试分析图题4-2中各电路的逻辑功能。
图题4 - 2
4-3 分析图题4-3所示逻辑电路,写出其简化的逻辑表达 式,并用与非门改进设计。
图题4 - 3
4-4 分析图题4-4所示逻辑电路,写出其简化的逻辑表 达式。
图题4 - 4
4-5 分析图题4-5所示逻辑电路的逻辑功能,写出函数 的逻辑表达式,并用最简线路实现它。
4-16 举重比赛有3个裁判,一个是主裁判A,2个是辅 裁判B和C,杠铃完全举上的裁决由每个裁判按一下自己 面前的按钮来决定。只有2个基本点以上裁判(其中必须 有主裁判)判明成功时,表示成功的灯才亮。试设计此逻 辑电路。
4-17 试用与非门设计一个无反变量输入的最简三级 线路,以实现下列函数。
(1)F(A ,B,C)= Σ m(3,5,6) (2)F(A ,B,C,D)= Σm(1,4,5,8,12)+
Σd(3,6,9,15) (3)F(A ,B,C,D)= Σ m(0,6,10,11,14) (4)F(A ,B,C)= AB + AC + AB 4-18 试用8选1多路选择器组成64选1多路选择器。 4-19 试用中规模集成4位二进制比较器组成18位二 进制数字比较器。 4-20 试用中规模集成4位二进制比较器组成20位二 进制数字比较器。
4-10 设二进制补码[x]补= x0. x1 x2 x3 x4 ,分别写出下 列要求的判断条件:
(1)(1/2≤ x)或(x < - 1/2) (2)(1/4≤ x <1/2)或(- 1/2≤ x < - 1/4) (3)(1/8≤ x <1/4)或(- 1/4≤ x < - 1/8) (4)(0≤ x <1/8)或(- 1/8≤ x <0) 4-11 设输入ABCD是按余3码编码的二进制数码,其相 应的十进制数路如图题4-6 所示,其中A和B为输入变量 ,F为输出函数。试说明当S3 、S2 、S1 、S0 作为控制信 号时,F 与A、B 的逻辑关系。
图题4 - 6
4-7 试分析图题4-7所示的码制转换电路的工作原理 。下标0表示最低位,下标3表示最高位。
图题4 - 7
4-8 分别用与非门、或非门设计如下电路: (1)三变量的非一致电路; (2)三变量的偶数电路; (3)全减器。 4-9 设A,B,C 和D 代表4 位二进制数码, 且x=8A + 4B + 2C + D,写出下列问题的判断条件: (1)4 < x≤15; (2)1≤ x≤9。
4-25 试用异或门设计一个能在4 个不同地方均可独 立控制路灯亮灭的电路。
4-26 试设计一个8 位相同数字比较器,当两数相等时, 输出L = 1,否则L = 0。
4-27 一优先编码器逻辑图如图题4-27所示。 (1)列出使能输入端EN 和优先状态标志位G及A0 A1 A2 的真值表。 (2)说明I7～I0 的优先级别。
4-37 试用与非门设计一个译码器,译出对应ABCD = 0010、1010、1110 状态的3个信号。要求低电平有效 。
4-38 试用4线- 16线译码器和4线- 10线译码器组成 128路输出的译码器。
4-39 试用与或非门设计一个格雷码七段显示译码器, 设七段显示器为共阴极接法。
4-40 试用与非门实现下列函数,要求消除可能存在的竞 争冒险。 (1)L = BC +BC + AC + ABC + ABC (2)L = ABC + ABCD + ABCD + ABC + ABC + ABCD 4-41 用多路选择器实现下列逻辑函数。 (1)L = ABC + ABC + ABC + ABC + ABC + ABC (2)L = ACD + ACD + AB + A B C 4-42 用数据分配器实现下列逻辑函数。 (1)L = AC + ABC (2)L = ABC + ABD + ABCD + BD
图题4 - 27
4-28 试用8线-3线优先编码器集成块组成32线-5线优
先编码器。
4-29 为了使CT54/74138译码器Y6输出低电平,试标
出各输入端应加的电平。
4-30 用3线-8线译码器作地址译码器,要求8位地址为
C0H～C7H时,译码器的Y0～Y7依次输出有效信号。译码 器的输入应如何连接?连接时可以使用必要的逻辑门,品种
x = 8A + 4B + 2C + D – 3 0≤ x ≤9 要求用与非门设计当x ≤2 或x≥7 时,输出F = 1的逻辑电 路。
4-12 要求用与非门设计一个将余3码转换成七段数字 显示器代码的转换电路。
4-13 设x和y均为4位二进制数,它们分别为一个逻辑电 路的输入及输出,要求当0≤x≤4,时,y = x;当5≤x≤9时,y = x + 3,且x 不大于9,试用与非门设计此电路。
4-35 设计一个8421BCD 码乘以5的组合电路,其输出 也是8421BCD 码,并证明实现该功能不需要使用任何门 电路。
4-36 设计一个四输入的检测电路,输入信号A,B,C,D 为8421BCD 码,当输入的BCD数可以被2和3整除时,输 出为1。请列出电路的真值表并进行简化。分别用与非门 和用4选1数据选择器及少量逻辑门实现此电路。
4-14 已知[]原设计一个逻辑电路,以原码作为输入,要求 当AB = 00时,其输出为12;当AB = 01时,其输出反码;当 AB = 10时,其输出补码。
4-15 试为某水坝设计一个水位报警控制器,设水位高 度用4 位二进制数提供。当水位上升到8米时,白指示灯 开始亮;当水位上升到10米时,黄指示灯开始亮;当水位上 升到12米时,红指示灯开始亮,其他灯灭;水位不可能上升 到14米。试用或非门设计此报警器的控制电路。
不限。地址信号为A7～A0 ,A7为高位,A0为低位。 4-31 设计一个能将输入原码x2 x1 x0在控制信号M的
作用下形成反码、补码输出y2 y1 y0的电路(控制信号M = 0时电路输出反码,M = 1时输出补码),并画出电路图。
4-32请用最简便的方法以1位二进制全加器为元件设计一
个4 位代码转换电路,实现由格雷码到二进制码的转换。
4-33 设计一转换电路,当K = 1时,将输入的4位二进制 代码转换为格雷码输出,当K = 0时,将输入的4位格雷码 变换为4位二进制代码输出。试用4选1多路选择器并辅 以与非门,异或门设计此电路,画出逻辑图并写出设计过程 。
4-34 若某工厂有3个车间,每个车间需1kW 的电力。 这3个车间由两组发电机组供电,一台是1kW,另一台是 2kW。此3个车间不一定同时开工。为了节省能源,又要 保证电力供应,需设计一个逻辑电路,以根据3个车间的开 工情况,启动相应的发电机供电,列出真值表,并用双4选1 数据选择器加以实现。
4-21 试设计一个将8421BCD转换为余3码逻辑电路。 4-22 试设计一个可逆的4位码变换器。当控制信号G = 1时,它将8421BCD 码转换为格雷码;G = 0时,它将格雷 码转换为8421BCD 码。 4-23 试设计一个用与非门实现的监测信号灯工作状态 的逻辑电路,一组信号灯由红、黄、绿3 盏灯组成,正常工 作情况,任何时刻只能点亮红或绿或黄或黄加绿灯。其他 情况为故障情况,要求发出故障信号。 4-24 某装置中装有4个传感器A、B、C、D,如果传感 器A 输出为1,同时B、C、D 3 个中至少有2个输出也为1, 则整个装置处于正常工作状态,否则装置工作异常,发出报 警,试用与非门设计逻辑电路。