数字逻辑设计第四章
四川大学数字逻辑第4章教材
❖ 数据选择器是一个多输入 ，单输出的组合逻辑电路 。
2选1数字多路器
真值表
输入数据（2路）
0
1
Select
D0
D1
选择变量决定将某个输入端的数据送至输出端。
2选1数字多路器
输入数据
Y D0 A'D1A 选择变量
❖举例 N-2n译码器， eg: 3线-8线译码器 N-M译码器，M<2n, eg: 4线-10线译码器
译码器模型
2-4译码器
Y0=(G’B’A’)’=G+B+A Y1=(G’B’A)’=G+B+A’ Y2=(G’BA’)’=G+B’+A Y3=(G’BA)’=G+B’+A’
74XX139
74XX138
显示
A=∑(1,10) B=∑(11,12) C=∑(8) D=∑(1,10,13) E=∑(1,9,10,11,13,15) F=∑(1,8,9,13) G=∑(0,1,13)
A=w’z+x’yz’ B=xy’z’+x’yz C=wx’y’z’ D=xy’z+x’yz’+w’z E=x’y+z F=wx’y’+yz G=w’+xy’z
译码器的级联
3-8译码器扩展成4-16译码器
一个2-4译码器及四个3-8译 码器实现一个 5-32 译码器
3-8译码器扩展成4-16译码器
片选信号 =>使能
片1译码 片2译码
W x y z D0～D7 D8～D15
0 0 0 0 0000
数字电路与逻辑设计第四章组合逻辑电路
第四章 组合逻辑电路
设计的一般过程：
●建立给定问题的逻辑描述 ●求出逻辑函数的最简表达式 ●选择器件并对表达式变换 ● 画出逻辑电路图
弄清楚变量及函数，得 到描述给定问题的逻辑 表达式。求逻辑表达式 有两种常用方法，即真
值表法和分析法。
求出描述设计问题的 最简表达式，使逻辑电路 中包含的逻辑门最少且连 线最少。
令： 逻辑变量A、B、C --- 分别代表参加表决的3个成员， 并约定逻辑变量取值为0表示反对，取值为1表示赞成；
逻辑函数 F---- 表示表决结果。F取值为0表示被否定，F 取值为1表示通过。
按照少数服从多数的原则可知，函数和变量的关系是：当3 个变量A、B、C中有2个或2个以上取值为1时，函数F的值为1， 其他情况下函数F的值为0。
注意：在化简这类逻辑函数时，利无关项用随意性往往 可以使逻辑函数得到更好地简化，从而使设计的电路达到更 简！
第四章 组合逻辑电路
例 设计一个组合逻辑电路，用于判别以余3码表示的1 位 十进制数是否为合数。
解 设输入变量为ABCD，输出函数为 F，当ABCD表示 的十进制数为合数(4、6、8、9)时，输出F为1，否则F为0。
目的：了解给定逻辑电路的功能，评价设计方案的优劣， 吸取优秀的设计思想、改进和完善不合理方案等。
一般步骤：
第四章 组合逻辑电路
1．写出输出函数表达式 ；
2．输出函数表达式化简；
3．列出输出函数真值表 ；
4．功能评述 。
第四章 组合逻辑电路
1. 写出输出函数表达式
根据逻辑电路图写输出函数表达式时，一般从输入端开始 往输出端逐级推导，直至得到所有与输入变量相关的输出函数 表达式为止。
数字逻辑(欧阳星明)第四章
第四章
组合逻辑电路
4.3.2 设计举例 例1 设计一个三变量“多数表决电路”。
解 分析：“多数表决电路”是按照少数服从多数的原则 对某项决议进行表决，确定是否通过。 令 逻辑变量A、B、C --- 分别代表参加表决的3个成员， 并约定逻辑变量取值为0表示反对，取值为1表示赞成； 逻辑函数 F --- 表示表决结果。F取值为0表示决议被否定， F取值为1表示决议通过。 按照少数服从多数的原则可知，函数和变量的关系是：当3 个变量 A、B、C中有 2 个或 2个以上取值为 1 时，函数F 的值为 1， 其他情况下函数F的值为0。
2
第四章
组合逻辑电路
4. 1 基 本 概 念
一．定义 组合逻辑电路：若逻辑电路在任何时刻产生的稳定输出 值仅仅取决于该时刻各输入值的组合，而与过去的输入值无 关，则称为组合逻辑电路。 二．结 构 组合逻辑电路的结构框图如下图所示。
输 X1 入X 2 信 号 Xn
组合 逻辑电路
信 号 Fm
F1 输 F2 出
第四章
组合逻辑电路
第
四
章
组
合
逻
辑
电
路
1
第四章
组合逻辑电路
数字系统中的逻辑电路按其结构可分为组合逻辑电路和 时序逻辑电路两大类型。 组合逻辑电路既可完成各种复杂的逻辑功能，又是时序 逻辑电路的组成部分，应用十分广泛。 本章知识要点： 组合逻辑电路分析和设计的基本方法； 组合逻辑电路设计中几个常见的实际问题及其处理； 组合逻辑电路中的竞争与险象问题。
图中， X1,X2 ， … ， Xn 是电路的 n 个输入信号， F1,F2,… ， Fm 是电路的m个输出信号。输出信号是输入信号的函数。
第四章1 《数字逻辑》(第二版)习题答案
第四章1．分析图1所示的组合逻辑电路，说明电路功能，并画出其简化逻辑电路图。
图1 组合逻辑电路解答○1根据给定逻辑电路图写出输出函数表达式CA B CBA B CAA B CF⋅+⋅+⋅=○2用代数法简化输出函数表达式CBA ABC CBA ABC C)B(A ABCCABCBABCAABCF+ =+ ++ =+ +=⋅+⋅+⋅=○3由简化后的输出函数表达式可知，当ABC取值相同时，即为000或111时，输出函数F的值为1，否则F的值为0。
故该电路为“一致性电路”。
○4实现该电路功能的简化电路如图2所示。
图24．设计一个组合电路，该电路输入端接收两个2位二进制数A=A2A1,B=B2B1。
当A＞B时，输出Z=1，否则Z=0。
解答○1根据比较两数大小的法则，可写出输出函数表达式为○2根据所得输出函数表达式，可画出逻辑电路图如图6所示。
图66．假定X=AB代表一个2位二进制数，试设计满足如下要求 (2) Y=X3(Y也用二进制数表示。
)○1假定AB表示一个两位二进制数，设计一个两位二进制数立方器。
由题意可知，电路输入、输出均为二进制数，输出二进制数的值是输入二进制数AB的立方。
由于两位二进制数能表示的最大十进制数为3，3的立方等于27，表示十进制数27需要5位二进制数，所以该电路应有5个输出。
假定用TWXYZ表示输出的5位二进制数，根据电路输入、输出取值关系可列出真值表如表4所示。
由真值表可写出电路的输出函数表达式为T=AB,====BWAB,ZA,Y0,X根据所得输出函数表达式，可画出用与非门实现给定功能的逻辑电路图如图9所示。
图98．设计一个“四舍五入”电路。
该电路输入为1位十进制数的8421码，当其值大于或等于5时，输出F 的值为1，否则F 的值为0。
解答○1 根据题意，可列出真值表如表5所示。
表5○2 由真值表可写出输出函数表达式为 F(A,B,C,D)=∑m(5~9)+∑d(10~15)经化简变换后，可得到最简与非表达式为○3逻辑电路图如图11所示。
数字逻辑第4章
X ·( X + Y ) = X
22
§4.1 Switching Algebra
18
§4.1 Switching Algebra
Example ：write out the complements of the following logic expressions F1’ and F2’ : F1 = A · (B + C) + C · D F2 = (A · B)’ + C · D · E’
2
Chapter 4 Combinational Logic Design Principles
教学要求: 掌握:
5. 组合电路的综合过程：将功能叙述表达为组合逻辑函数的表达形式、 使用与非门、或非门表达的逻辑函数表达式、逻辑函数的最简表达形 式及综合设计的其他问题：无关项(don’t-care terms)的处理、 多输出(multiple-output)逻辑化简的方法和定时冒险 （timing hazards）问题。 6. 学习使用QuatusII(MAX+plusII)工具，利用图形法和波形法进行 数字逻辑电路仿真；对定时冒险电路进行仿真分析，加强对定时冒险 现象的分析理解能力。
14
§4.1 Switching Algebra
4.1.4 n-Variable Theorems
DeMorgan’s theorems(摩根定理) —— complement theorems(反演定理)
' ' ' [ F ( X 1 , X 2 ,, X n ,,)]' F ( X 1 , X 2 ,, X n ,,＋ )
For any logic expression F, if “.” ←→ “+”, 0 ←→ 1, variable ←→ complement variable, and primary operation order keeps unchanged.
数字电路逻辑设计(王毓银)第 4 章 组合逻辑电路
特点
组合逻辑电路特点:
(1)从电路结构上看，基本由逻辑门电路组成； (2)不存在反馈，不包含记忆元件 (触发器)。
从逻辑功能上看,任一时刻的输出仅仅与该时
刻的输入有关，与该时刻之前电路的状态无关。
即时输入决定即时输出。
常用组合模块
常用组合模块（中规模集成电路）:
编码器、译码器、加法器、 数据选择器、数值比较器、 奇偶校验器等。
函数 F ( A, B, C, D)
m(4,5,6,7,8,9,10,11,12,13,14)
解
用卡诺图对函数进行化简，如图所示 化简结果为
F AB AB BC AD
例
F AB AB BC AD
两次求反，得
F AB AB BC AD
若既有原变量， 又有反变量输入， 则得逻辑电路图:
例
F1 (A,B,C) =Σm(1，3，4，5，7) F2 (A,B,C) =Σm(3，4，7)
AB 00 C
0 01 11 10
AB 00 C
0
01
11
10
1
1 1 1
1
1
1
1
1
1
F 1 C A B
F 2 BC A BC
例
F 1 C A B
CA B
C A B A B C B C F2
F1
F2
Fm
组合逻辑电路
A1 A2
An
例
2、多输出函数组合逻辑电路的特殊点?
多输出函数电路是一整体，从“局部”观点看，每个单独
输出电路最简，从“整体”看未必最简。因此从全局出发，应 确定各输出函数的公共项，以使整个逻辑电路最简。
数字逻辑第四章(修改后)
数字逻辑
华南理工大学出版社
4.1 时序电路概述
数字逻辑电路可分为两大类： 组合逻辑电路 时序逻辑电路 组合电路的输出仅由当前输入决定。 时序电路是指它的输出不仅取决于当前输入，而且也取 决于过去的输入序列，即过去输入序列不同，则在同一 当前输入的情况下，输出也可能不同。
数字逻辑
华南理工大学出版社
Q0
串行输入Di
D
SET
Q1
D
SET
Q2
D
SET
Q3
D
SET
Q Q
Q Q
Q Q
Q Q
Do
串行输出
D0
CLR
D1
CLR
D2
CLR
D3
CLR
移位时钟CP
设在CP的4个周期内串行输入端输入的代码为1010，寄存器的初始状态为 Q0Q1Q2Q3=0000，那么在移位时钟信号CP的作用下，在以后4个周期内存储器的 状态如表4-11所示。
SD
CP
J
J
0 0
K
0 1 0 1
(c)功能表
Qn+1 Qn
0 1
J
SET
Q
Q
J K
K
K
RD
CLR
Q
Q
1 1
(d)波形图
Q
(b)图形符号
Qn
JK触发器特征方程: Q n1 J Q n KQ n
数字逻辑
华南理工大学出版社
K
Q1
Q
CP
主
从
J
Q1
Q
(a)逻辑图
数字逻辑
华南理工大学出版社
4.2.4 T触发器
《数字电路与数字逻辑》第四章(3)
2021/7/6
30
1. 二进C 制编码器 2n个互不一样的状态 (1) 8—3线普通编码器
I0～I7：输入端
B
A、B、C：输出端
2n个代码 (共需n位码元)
I0 1
I1 1
I2
1
I3 1
I4
1
I5
1
I6
1
I7
1
&
C
&
B &A
图 4.2.1
2021/7/6
31
表4.2.1 3位二进制编码器真值表
输
入
输出
I0 I1 I2 I3 I4 I5 I6 I7 10 0 0 0 000 01 0 0 0 000 00 1 0 0 000 00 0 1 0 000 00 0 0 1 000 00 0 0 0 100 00 0 0 0 010 00 0 0 0 001
ABC
000 001 010 011 100 101 110 111
AB 00 01 10 11
CS 00 01 01 10
2021/7/6
7
因此，此电路完成半加运算，是一个一位半加器 。半加器的逻辑符号如以下图所示。
CO
图 4.1.1 (b) 在进展信息传输时，为检测信息是否出错，常 在信息后附加一个校验局部：校验和 。
2021/7/6
8
例如，传输的信息为“ China “，那么校验和的求
YEX：输出有效标志端；
简化符号
YEN：输出使能端；
74148各输入端、输出端都是低电平有效。
2021/7/6
33
表4.2.2 8—3线优先编码器74148功能表
使能 输入
蒋立平数字逻辑电路与系统设计第4章习题及解答
第4章习题及解答4.1 用门电路设计一个4线—2线二进制优先编码器。
编码器输入为3210A A A A ，3A 优先级最高，0A 优先级最低，输入信号低电平有效。
输出为10Y Y ，反码输出。
电路要求加一G 输出端，以指示最低优先级信号0A 输入有效。
题4.1 解：根据题意，可列出真值表，求表达式，画出电路图。
其真值表、表达式和电路图如图题解4.1所示。
由真值表可知3210G A A A A =。
(a)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0 1 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10000000000000000000000000010100011111010110000103A 2A 1A 0A 1Y 0Y G真值表1Y 3A 2A 1A 0Y GA 00 01 11 100010001111000000001101113A 2A 1A 0A 03231Y A A A A =+00 01 11 1000000011110001000011103A 2A 1A 0A 132Y A A =(b) 求输出表达式(c) 编码器电路图图 题解4.14.3 试用3线—8线译码器74138扩展为5线—32线译码器。
译码器74138逻辑符号如图4.16（a ）所示。
题4.3 解：5线—32线译码器电路如图题解4.3所示。
ENA 0A 1A 2A 3A 4图 题解4.34.5写出图P4.5所示电路输出1F 和2F 的最简逻辑表达式。
译码器74138功能表如表4.6所示。
&01234567BIN/OCTEN &CB A 421&F 1F 2174138图 P4.5题4.5解：由题图可得：12(,,)(0,2,4,6)(,,)(1,3,5,7)F C B A m A F C B A m A====∑∑4.7 试用一片4线—16线译码器74154和与非门设计能将8421BCD 码转换为格雷码的代码转换器。
数字逻辑第4章-1
从简化后的逻辑函数表达式可以看出，
该电路的设计方案并不是最佳的，可画出比 原逻辑电路更简单、清晰的逻辑电路，以实 现同样的逻辑功能，如图4.4所示。
图4.4 给定逻辑电路图的等效逻辑电路图
图4.5 给定的逻辑电路图
例3 分析图4.5所示的逻辑电路。 解：第一步，根据给定的逻辑电路图写 出逻辑函数表达式。
解：第一步根据逻辑要求建立真值表。
根据提出的逻辑问题，要判别X>Y，应 依据 x1x2和y1y2的取值并对它们进行比较。 因此，x1，x2，y1，y2看作输入变量，F为输 出值。假定当X>Y时，F取值为1，否则F的值 为0。
图4.1 组合逻辑示意图
输出信号的一般逻辑表达式可以写成：
z1 f1(x1, x2, , xn )
z2 f2 (x1, x2, , xn )
……
zm fm (x1, x2, , xn )
4.1.2 组合电路的分析步骤 组合逻辑电路的分析，是指根据给定的
组合逻辑电路，写出逻辑函数的表达式，以 此来描述它的逻辑功能，确定输出输入关系。 必要时，对逻辑电路设计是否合理进行评价， 发现原电路设计的不足之处，可以进一步完 善和改进电路。
第二步：根据真值表写出逻辑函数表达式
有了真值表，就可以写出逻辑函数的表 达式。当然，对于某些简单的逻辑问题，也 可以不列出真值表，而是直接根据问题的文 字描述写出其函数表达式。
第三步：化简逻辑函数
由真值表得到的逻辑函数一般都不是最 简的，要进一步化简，方法可以采用介绍过 的任何一种。
第四步：根据实际要求把函数表达式转换成适 当的形式。
从输入端开始，由前级到后级，依次写 出各级逻辑门的函数表达式，得到给定电路 的逻辑函数表达式。