飞思卡尔单片机 DG128 Timer寄存器说明
手把手教你写xs128程序22
>
手把手教你写S12XS128程序(22)--Timer寄存器说明4
时间:2010-01-09 23:35来源:电子设计吧作者:dzsj8 点击:274次
6、IC／OC 选择寄存器(TIOS)
IC 还是OC 方式。
当某位IOSn=0 时，对应的通道n 为输入捕捉(1C)通道，否则当IOSn=1 时，通道n 为输出比较(OC)通道。
其中的各位可以在任何时候写入或读出。
【说明】上电后该寄存器默认为$00，TSCR 中的TEN 默认也为0，这时所有通道处于通用I／O 方式，将TEN 置位后各个通道进入IC 方式，要将某些通道设置成OC 方式，必须对TIOS 进行设置，即将有关位置1。
设置成OC 的通道其引脚具有降功率驱动功能，设置成IC 的通道具有内部上拉功能，但上电后均处于关闭状态，可以根据需要启用。
7、IC／OC 寄存器(TC0-TC7)
每个IC 或OC 通道都设置有一个16 位的寄存器，对于IC(输入捕捉)通道，当通道的边沿探测器检测到由EDGnA、EDGnB 指定的条件时，将自由定时器的值捕捉到寄存器TCn，随后程序可以读取和处理；对于OC(输出比较)通道，程序将预定的时刻写入到TCn，当自由定时器的值与其相等时，触发由OMn、OLn 所指定的输出动作。
定时器模块共有TC7-TC0 等8 个16 位IC／OC 寄存器。
TC0
TC1
TC2
TC3
TC4
TC5
TC6
TC7。
飞思卡尔单片机快速上手指南说明书
Freescale Semiconductor, Inc.Document Number: 用户指南 Rev. 0, 09/2014Confidentiality statement, as appropriate to document/part status.___________________________________________________________________飞思卡尔单片机快速上手指南作者：飞思卡尔半导体IMM FAE 团队飞思卡尔半导体是全球领先的单片机供应商，其单片机产品包含多种内核，有数百个系列。
为支持用户使用这些产品，飞思卡尔提供了丰富的网站资源、文档及软硬件工具，另外，我们还有众多的第三方合作伙伴及公共平台的支持。
对于不熟悉飞思卡尔产品和网站的初学者来说，了解和使用这些资源这无疑是一个令人望而生畏的浩瀚工程。
本指南的目的，就是给初学者提供一个指导，让他们不被这些海量信息淹没；用户根据本指导提供的操作步骤，能迅速找到所需的资源，了解如何使用相关的工具。
在本指南中，我们以飞思卡尔的新一代Kinetis 单片机K22系列为例，介绍了如何获取与之相关的资源，如何对其进行软硬件设计和开发。
实际上，这些方法也适用于其它的单片机系列。
当然，对于其它有较多不同之处的产品，我们也会继续推出相应的文档，供广大用户参考。
目录1 如何获取技术资料与支持 ..........................................................2 2 如何选择产品、申请样片及购买少量芯片和开发工具 ........... 93 飞思卡尔单片机的开发环境、开发工具和生态系统 ............. 224 如何阅读飞思卡尔的技术文档 ................................................ 45 5 飞思卡尔单片机硬件设计指南 ................................................ 55 6飞思卡尔单片机软件开发指南 (67)飞思卡尔单片机快速上手指南, Rev. 1, 09/20142Freescale Semiconductor, Inc.1 如何获取技术资料与支持1.1 概述当用户使用飞思卡尔单片机芯片时，如何获取芯片的数据手册（Datasheet ）、参考设计（Reference Manual ）和官方例程等资源呢？另外当用户遇到了技术问题该如何获得帮助和解答呢？这里以Kinetis 的K22系列芯片为例为大家介绍如何解决这些问题。
飞思卡尔16位单片机寄存器总结
一、输入输出端口寄存器I/O接口包括PORTA、B、E、K、T、S、M、P、H、J、AD。
其中PORTA、B、E、K属于复用扩展总线接口，单片机在扩展方式下工作时，作为总线信号。
1、PORTT、S、M、P、H、JI/O寄存器PTx如果对应位数据方向寄存器DDRx为“0”，输入，读取该寄存器返回引脚值；“1”，输出，读取该寄存器返回I/O寄存器的内容。
数据方向寄存器DDRx决定对应引脚为输出还是输入，“0”为输入，“1”为输出，复位后，默认为输入。
上拉/下拉使能寄存器PERx选择使用内置上拉/下拉器件，“1”允许，“0”禁用。
中断使能寄存器PIExPORTP、H、J三个端口具有中断功能。
“1”对应引脚允许中断，“0”禁止，复位后，所有端口中断关闭。
中断标志寄存器PIFxPORTP、H、J三个端口具有中断功能。
“1”对应引脚允许中断，“0”禁止，复位后，所有端口中断关闭。
2、PORTA、B、E、KI/O寄存器Px若某端口的引脚被定义为输出，写入I/O寄存器中的数值会从对应引脚输出；输入，通过I/O寄存器读取对应引脚电平。
数据方向寄存器DDRx决定对应引脚为输出还是输入，“0”为输入，“1”为输出，复位后，默认为输入。
PORTE最低两位只能为输入。
上拉电阻控制寄存器PERx第7、4、1、0位分别控制K、E、B、A端口，“1”允许使用对应端口的上拉电阻，“0”禁止，复位后，PK、PE端口使能，PB、PA禁止。
二、中断系统中断控制寄存器INTCR第7位IRQE，中断电平/边沿有效选择，0为低电平有效，1为下降沿有效；第6位IRQEN，外部中断IRQ中断请求使能，0关闭，1允许。
三、PWM模块PWM允许寄存器PWME对应每一位PWMEx，1启动输出，0停止输出，读写任意时刻。
PWM预分频时钟选择寄存器PWMPRCLK为Clock A和B选择独立的预分频因子，读写任意时刻。
Clock B对应6、5、4三位，Clock A对应2、1、0三位，分别可以实现2、4、8、16、32、64、128分频。
飞思卡尔智能车dg128单片机控制程序代码
void AD_Init(void)
{
ATD0CTL2=0xC0; //AD模块上电, 快速清零, 无等待模式, 禁止外部触发, 中断禁止
ATD0CTL3=0x44; //每次转换8个序列, FIFO, Freeze模式下继续转
ATD0CTL4=0x02; //10位精度, 采样时间为2个AD时钟周期,ATDClock=4MHz
//设置舵机
PWMCTL_CON01=1; //使得通道0，1成为16位pwm
PWMPER0 =0x75;
PWMPER1 =0x30; //舵机的频率是： 24M/8/30000=100Hz,T=10ms
PWMDTY01=4500; // 对应为4500/30000的占空比,待调整
Infrared_detect();
data_handle();
motor_ctl();
steer_ctl();
}
}
void interrupt 26 MDC_ISR(void)
{
static unsigned int number_count=0; static unsigned int start=0; static
go=2;
if(begin>=150)
go=3;
}
}
}
//-----系统初始化-----------------------
void system_init(void) //system initiat
void speed_ctl(void); //速度控制
void motor_ctl(void); //电机控制
void PACBInit(void);
飞思卡尔16位单片机的资源配置
以MC9S12XS128MAL为例，其实DG128之类的类似。
如图一，128代表的是单片机中的FLASH大小为128K Byte，同理64代表的是单片机中的FLASH大小为64 K Byte，256代表的是单片机中的FLASH大小为256 K Byte。
但是S12(X)所使用的内核CPU12(X)的地址总线为16位，寻址范围最大为2^16 =64K Byte，而这64K Byte的寻址空间还包括寄存器、EEPROM （利用Data Flash模拟）、RAM等，因此不是所有的64K Byte都是用来寻址FLASH。
所以在S12(X)系列单片机中，很多资源是以分页的形式出现的，其中包括EEPROM、RAM、FLASH。
EEPROM的每页大小为1K Byte，RAM的每页大小为4K Byte，FLASH的每页大小为16K Byte。
因此XS128中EEPROM的页数为8K/1K = 8页，RAM的页数为8K/4K = 2页，Flash的页数为128K/16K = 8页。
图一图二在单片普通模式中，复位后，所有内存资源的映射如图二所示，其中从0x0000-0x07FF 的2K范围内映射为寄存器区，如I/O端口寄存器等，当然寄存器没有那么多，后面的一部分其实没有使用；从0x0800-0x0BFF，共1K的空间，映射为EEPROM区，由上面的分析，XS128中共有8页的共8K的EEPROM，所以这8页的EEPROM都是以分页的形式出现的，可以通过设置寄存器EPAGE选择不同的页并进行访问；从0x0C00到0x0FFF的1K空间为保留区（其实这里面也有学问，以后探讨）；从0x1000到0x3FFF的12K空间为RAM区，分为三页，但是和前面所说的EEPROM不同，这三页中有2页（对于XS128和XS256）或一页（对于XS64）为固定页，位于12K空间的后一部分，以XS128为例，其内部的RAM资源为8K，所以其三页中的最后两页（0x2000-0x3FFF）为固定页，第一页（0x1000-0x1FFF）为窗口区，通过设置寄存器RPAGE来映射其他分页的RAM，当然在单片普通模式下，XS128内部已经没有其他的RAM了，所以这一页其实也没有用。
Timer寄存器说明
Timer寄存器说明1、定时器/计数器系统控制寄存器1（TSCR1）TSCR1 寄存器是定时器模块的总开关，它决定模块是否启动以及在中断等待、BDM 方式下的行为，还包括标志的管理方式。
其各位的意义如下：TEN：定时器使能位，此外它还控制定时器的时钟信号源。
要使用定时器模块的IC／OC 功能，必须将TEN 置位。
如果因为某种原因定时器没有使能，脉冲累加器也将得不到ECLK／64 时钟，因为ECLK／64 是由定时器的分频器产生的，这种情况下，脉冲累加器将不能进行引脚电平持续时间的累加。
0：定时器/计数器被禁止，有利于降低功耗。
1：定时器/计数器使能，正常工作。
TSWAI：等待模式下计时器关闭控制位。
【注意】定时器中断不能用于使MCU 退出等待模式。
0：在中断等待模式下允许MCU 继续运行。
1：当MCU 进入中断等待模式时，禁止计时器。
TSFRZ：在冻结模式下计时器和计数器停止位。
0：在冻结模式下允许计时器和计数器继续运行。
1：在冻结模式下禁止计时器和计数器，用于仿真调试。
【注意】TSFRZ 不能停止脉冲累加。
TFFCA：定时器标志快速清除选择位。
0：定时器标志普通清除方式。
1：对于TFLGl($0E)中的各位，读输入捕捉寄存器或者写输出比较寄存器会自动清除相应的标志位CnF。
对于TFLG2($0F)中的各位，任何对TCNT 寄存器($04、$05)的访问均会清除TOF 标志；任何对PACN3 和PACN2 寄存器（$22,$23）的访问都会清除PAFLG 寄存器($21)中的PAOVF 和PAIF 位。
任何对PACN1 和PACN0 寄存器（$24,$25）的访问都会清除PBFLG 寄存器($21)中的PBOVF 位。
【说明】这种方式的好处是削减了另外清除标志位的软件开销。
此外，必须特别注意避免对标志位的意外清除。
2、计时器系统控制寄存器2(TSCR2)寄存器偏移量：$000DTOI:定时器/计时器溢出中断使能。
HCS12微控制器MC9S12DG128系统使用说明
MC9S12DG128实验使用手册目录第一章概述 (2)第二章硬件电路原理 (4)2.1子板硬件原理 (4)2.1.1、MCU引脚接口部分 (5)2.1.2、串口通信部分 (6)2.1.3、电源部分 (6)2.1.4、复位电路部分 (6)2.1.5、I/O端口电路部分 (7)2.1.6、晶振电路与BDM插头部分 (7)2.2母板硬件原理 (8)2.2.1、电源部分 (9)2.2.2、MC9S12DG128开发板与各接口部分 (9)2.2.3、串口通信部分 (11)2.2.4、LED数码管显示部分 (12)2.2.5、8位数字量输入输出部分 (13)2.2.6、红外发射接收部分 (15)2.2.7、LCD显示部分 (15)2.2.8、模拟量输入部分 (15)2.2.9、蜂鸣器和喇叭部分 (15)2.2.10、键盘输入部分 (16)2.2.11、继电器部分 (16)2.2.12、打印机部分 (17)2.2.13、CAN总线部分 (17)第三章MC9S12DG128教学平台快速入门 (18)3.1硬件连接 (18)3.2软件应用 (20)第一章概述天津工业大学Freescale MCU/DSP研发中心开发的DG128实验系统，其功能基本上和美国MCUSLK系统相同，而且根据中国的教学情况重新设计了一些功能、力求达到更好的实验效果。
DG128实验系统由主板和独立的MCU子板构成。
DG128实验系统的主板插槽和美国的MCUSLK系统相互兼容，主板的插槽可以插包括S12、S08、 HC08各系列MCU子板。
MCU子板可以单独调试运行，也可以插在主板上调试，充分利用主板丰富的硬件资源。
MC9S12DG128具有16位中央处理器（HCS12 CPU）、128KB Flash EEPROM、8KB RAM、2KB EEPROM，以及定时器通道、键盘中断和A/D通道等接口。
MC9S12DG128实验系统可以直接与CodeWarrior相连，具有下载程序、在线单步运行、断点调试、连续运行、修改寄存器和存储单元等特点，可以很方便的进行教学。
飞思卡尔单片机_DG128_Timer寄存器说明
Bit15 Bit14 Bit13 Bit12 Bit7 Bit6 Bit5 Bit4
TC5 寄存器偏移量：$001A-$001B Bit15 Bit14 Bit13 Bit12 Bit7 Bit6 Bit5 Bit4
TC6 寄存器偏移量：$001C-$001D Bit15 Bit14 Bit13 Bit12 Bit7 Bit6 Bit5 Bit4
TC7 寄存器偏移量：$001E-$001F Bit15 Bit14 Bit13 Bit12 Bit7 Bit6 Bit5 Bit4
Bit11 Bit3
Bit11 Bit3
Bit8 Bit0
Bit8 Bit0
Bit8 Bit0
Bit8 Bit0
Bit8 Bit0
Bit8 Bit0
8、定时器核心寄存器(TCNT) 寄存器偏移量：$0004-$0005
Bit15 Bit14 Bit13 Bit12 Bit11 Bit10 Bit9 Bit8
Bit7 Bit6
Bit5
Bit4
所示的 TFLG1、TFLG2 为中断标志寄存器，其中 TFLG1 对应 8 个 IC／OC 通道，当某 CnF=1 时说明对应的 IC／OC 通道有动作，表明该通道有中断事 件发生。TFLG2 只有一个标志位 TOF，作为核心计数器的中断请求标志。当 TOF=1 时说明核心计数器溢出。要清除某个标志位，只需向该位写 1，向某位 写 0 不影响该位的状态。当 TSCR 中的 TFFCA 位置位时，读 IC 通道或写 OC 通道 ($10-$1F)将自动清除该通道标志 CnF，对 TCNT 的任何访问将自动清 除 TFLG2。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Timer寄存器说明
1、定时器/计数器系统控制寄存器1（TSCR1）
TSCR1 寄存器是定时器模块的总开关，它决定模块是否启动以及在中断等待、BDM 方式下的行为，还包括标志的管理方式。
其各位的意义如下：
TEN：定时器使能位，此外它还控制定时器的时钟信号源。
要使用定时器模块的IC／OC 功能，必须将TEN 置位。
如果因为某种原因定时器没有使能，脉冲累加器也将得不到ECLK／64 时钟，因为ECLK／64 是由定时器的分频器产生的，这种情况下，脉冲累加器将不能进行引脚电平持续时间的累加。
0：定时器/计数器被禁止，有利于降低功耗。
1：定时器/计数器使能，正常工作。
TSWAI：等待模式下计时器关闭控制位。
【注意】定时器中断不能用于使MCU 退出等待模式。
0：在中断等待模式下允许MCU 继续运行。
1：当MCU 进入中断等待模式时，禁止计时器。
TSFRZ：在冻结模式下计时器和计数器停止位。
0：在冻结模式下允许计时器和计数器继续运行。
1：在冻结模式下禁止计时器和计数器，用于仿真调试。
【注意】TSFRZ 不能停止脉冲累加。
TFFCA：定时器标志快速清除选择位。
0：定时器标志普通清除方式。
1：对于TFLGl($0E)中的各位，读输入捕捉寄存器或者写输出比较寄存器会自动清除相应的标志位CnF。
对于TFLG2($0F)中的各位，任何对TCNT 寄存器($04、$05)的访问均会清除TOF 标志；任何对PACN3 和PACN2 寄存器（$22,$23）的访问都会清除PAFLG 寄存器($21)中的PAOVF 和PAIF 位。
任何对PACN1 和PACN0 寄存器（$24,$25）的访问都会清除PBFLG 寄存器($21)中的PBOVF 位。
【说明】这种方式的好处是削减了另外清除标志位的软件开销。
此外，必须特别注意避免对标志位的意外清除。
2、计时器系统控制寄存器2(TSCR2)
寄存器偏移量：$000D
TOI:定时器/计时器溢出中断使能。
0：中断被禁止。
1：当TOF 标志被置位时发出硬件中断请求。
【注意】TOF标志位在TFLG中
TCRE：定时器/计数器复位使能。
该位在通道7 成功输出比较之后允许时钟计数器复位。
该操作模式类似于递增型计数器。
0：计数器复位禁止，计数器自由计数。
1：通道7 成功输出比较后计数器将被复位。
【说明】如果TC7=$0000 并且TCRE=1,TCNT 将继续保持$0000。
如果TC7=$FFFF 并且TCRE=1,当TCNT 从$FFFF 到$0000 之间被复位后TOF 将永远不被置位。
PR2,PR1,PR0:计数器预分频选择。
【说明】新设定的分频因子不会立即起作用，直到下一个触发沿到来那里所有预分频计数器值均为零。
3、控制寄存器（TCTLl-TCTL4）
TCTLl-TCTL4 分为两组，分别对IC 和OC 电路进行设定，每组16 个二进制位，每两个二进制位管理一个通道。
其中TCTLl、TCTL2 设定各个OC 通道匹配时的动作，包括切断OC 与输出引脚的联系，而TCTL3、TCTL4 设定IC 响应引脚的何种动作，包括禁止IC 的响应。
OMn、OLn 分别设定输出方式和输出电平，这8 对控制位(OM7、OL7---OMO、OL0)编码后用于指定通道比较成功后的输出动作。
如果每对当中至少有一个为1，对应引脚就固定为相应通道的输出，而与DDRT 中的对应位无关。
当二者同时为0 时，OC 与输出引脚断开。
输出比较动作设置
TCTL3 寄存器偏移量：$000A
TCTL4 寄存器偏移量：$000B
各个控制位的作用如下：
EDGnB、EDGnA 输入捕捉边沿控制位，这8 对控制位(EDG7B、EDG7A—EDG0B、EDG0A)对输入捕捉的边沿检测电路进行设置。
当二者同时为0 时，IC 与输入引脚断开。
【注意】为了使OMn、OLn 指定的引脚动作有效，OC7M 中的对应位必须清0。
若要使用16 位脉冲累加器A 和B，并使它们分别独立于IC／OC7 和IC／OC0，必须设置对应的IOSn：1、OMn=0、OLn=0，同时寄存器OC7M 中的OC7M7、OC7M0 位必须清0。
4、主定时器中断标志寄存器(TFLG1、TFLG2)
所示的TFLG1、TFLG2 为中断标志寄存器，其中TFLG1 对应8 个IC／OC 通道，当某CnF=1 时说明对应的IC／OC 通道有动作，表明该通道有中断事件发生。
TFLG2 只有一个标志位TOF，作为核心计数器的中断请求标志。
当TOF=1 时说明核心计数器溢出。
要清除某个标志位，只需向该位写1，向某位写0 不影响该位的状态。
当TSCR 中的TFFCA 位置位时，读IC 通道或写OC 通道($10-$1F)将自动清除该通道标志CnF，对TCNT 的任何访问将自动清除TFLG2。
CnF：IC／OC 通道中断请求标志。
0：上次清除标志以来，IC／OC 通道没有有效动作。
1：IC／OC 通道已经出现动作。
将寄存器ICSYS($2B)中的TFMOD 位和ICOVW 寄存器($2A)联合使用，可以使定时器在两次捕捉后才产生中断，而不是每次捕捉均产生动作。
两次捕捉结果分别在捕捉和保持寄存器里面。
TOF：定时器溢出标志，当16 位自由定时器从$FFFF 回滚到$0000 时，该位置位。
将$80 写入到TFLG2 将自动清除该位（写1清零）。
详见前面关于TMSK2 中TCRE 控制位的解释。
5、计时器中断使能寄存器（TIE）
可在任何时候读或写。
TIE 寄存器中的位与状态寄存器TFLG1 中的标志位相对应。
如果将TIE 中的某位清0，相应的标志位就不能引起硬件中断。
如果被置1，相应的标志位就可以引起中断。
C7I-C0I:输入捕捉/输出比较“x”中断使能。
6、IC／OC 选择寄存器(TIOS)
IC 还是OC 方式。
当某位IOSn=0 时，对应的通道n 为输入捕捉(1C)通道，否则当IOSn=1 时，通道n 为输出比较(OC)通道。
其中的各位可以在任何时候写入或读出。
【说明】上电后该寄存器默认为$00，TSCR 中的TEN 默认也为0，这时所有通道处于通用I／O 方式，将TEN 置位后各个通道进入IC 方式，要将某些通道设置成OC 方式，必须对TIOS 进行设置，即将有关位置1。
设置成OC 的通道其引脚具有降功率驱动功能，设置成IC 的通道具有内部上拉功能，但上电后均处于关闭状态，可以根据需要启用。
7、IC／OC 寄存器(TC0-TC7)
每个IC 或OC 通道都设置有一个16 位的寄存器，对于IC(输入捕捉)通道，当通道的边沿探测器检测到由EDGnA、EDGnB 指定的条件时，将自由定时器的值捕捉到寄存器TCn，随后程序可以读取和处理；对于OC(输出比较)通道，程序将预定的时刻写入到TCn，当自由定时器的值与其相等时，触发由OMn、OLn 所指定的输出动作。
定时器模块共有TC7-TC0 等8 个16 位IC／OC 寄存器。
TC0
TC1
TC2
TC3
TC4
TC5
TC6
TC7
8、定时器核心寄存器(TCNT)
TCNT 是递增计数器，它不停地对内部时钟信号计数、程序可随时读取，但在普通模式下禁止写入。
TCNT 应按字访问，分别访问高、低字节可能得到错误的结果。
【说明】在特殊模式下，TCNT 可写，但因为写操作与预分频器时钟不同步，TCNT寄存器写入后，其第一个周期可能是一个不同的值。
9、输出比较通道7 屏蔽寄存器(OC7M)
可在任何时候读或写。
前面已经说明，OC7 具有特殊地位，它匹配时可以直接改变其他7 个输出引脚的状态，并覆盖各个引脚原来的匹配动作结果，寄存器OC7M 决定哪些通道将处于OC7 的管理之下。
OC7M 中的各位与PORTT 口寄存器的各位一一对应。
当通过TIOS 将某个通道设定为输出比较时，将OC7M 中的相应位置1，对应
的引脚就是输出状态，与DDR 中的对应位的状态无关。
但OC7Mn 并不改变DDR 相应位的状态。
OC7M 具有更高的优先级，它优于通过TCTL1 和TCTL2 寄存器中的OMn 和OLn 设定的引脚动作，若OC7M 中某个位置1，就会阻止相应引脚上由OM 和OL 设定的动作。
10、输出比较通道7 数据寄存器(OC7D)
可在任何时候读或写。
OC7M 对于其他OC 输出引脚的管理限于将某个二进制值送到对应引脚，这个值保存在寄存器OC7D 中的对应位中。
当OC7 匹配成功后，若某个
OC7Mn=1，则内部逻辑将OC7Dn 送到对应引脚。
OC7D 中的各位与PORTT 口寄存器的各位一一对应。
当通道7 比较成功时，如果OC7M 中的某个位为1，OC7D 中的对应位将被输出到PORTT 的对应引脚。
当OC7M 中的某个位为1 时，通道7 匹配成功的动作如果与通道6-0 的动作发生在同一个周期，前者将覆盖后者。
因此各个通道的动作将依赖于OC7D中各个位的设置。